本發(fā)明涉及顯示裝置領(lǐng)域，具體地，涉及一種信號(hào)反轉(zhuǎn)模塊、一種包括該信號(hào)反轉(zhuǎn)模塊的移位寄存單元、一種包括該移位寄存單元的移位寄存器和一種包括該移位寄存的顯示裝置。

背景技術(shù)：

為了減小顯示裝置的邊框，通常在陣列基板上設(shè)置由移位寄存單元級(jí)聯(lián)而成的移位寄存器，從而對(duì)顯示裝置進(jìn)行逐行掃描。

現(xiàn)有技術(shù)中的移位寄存器大都只能對(duì)顯示裝置進(jìn)行單向掃描，即，在顯示一幀圖像時(shí)，從第一行掃描至最后一行。在顯示下一幀圖像時(shí)，繼續(xù)從第一行掃描至最后一行。

當(dāng)然，也已經(jīng)出現(xiàn)的可以實(shí)現(xiàn)雙向掃描的移位寄存器，即，顯示相鄰兩幀圖像時(shí)，一幀從第一行掃描至最后一行，另一幀從最后一行掃描至第一行。

目前，多使用相位互補(bǔ)的雙時(shí)鐘信號(hào)對(duì)移位寄存單元進(jìn)行驅(qū)動(dòng)。但是，在現(xiàn)有的進(jìn)行雙向掃描的移位寄存器中，需要提供兩個(gè)時(shí)鐘信號(hào)發(fā)生器，從而提供兩組不同的雙時(shí)鐘信號(hào)，使得顯示裝置結(jié)構(gòu)復(fù)雜，并提高了顯示裝置的成本。

因此，如何以較低的成本實(shí)現(xiàn)雙向掃描成為本領(lǐng)域亟待解決的技術(shù)問題。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于提供一種信號(hào)反轉(zhuǎn)模塊、一種包括該信號(hào)反轉(zhuǎn)模塊的移位寄存單元、一種包括該移位寄存單元的移位寄存器和一種包括該移位寄存的顯示裝置。所述信號(hào)反轉(zhuǎn)模塊能夠?qū)r(shí)鐘信號(hào)進(jìn)行反轉(zhuǎn)，從而使得包括所述信號(hào)反轉(zhuǎn)模塊的移位寄存器可以實(shí)現(xiàn)對(duì)顯示裝置的正向掃描和反向掃描。

為了實(shí)現(xiàn)上述目的，作為本發(fā)明的一個(gè)方面，提供一種信號(hào)反轉(zhuǎn)模塊，其中，所述信號(hào)反轉(zhuǎn)模塊包括第一選通子模塊、第二選通子模塊、控制信號(hào)端、第一時(shí)鐘信號(hào)端、第二時(shí)鐘信號(hào)端、第一信號(hào)輸入端和第二信號(hào)輸入端，

所述第一選通子模塊的控制端與所述控制信號(hào)端相連，所述第一選通子模塊的第一輸入端與所述第一時(shí)鐘信號(hào)端相連，所述第一選通子模塊的第二輸入端與所述第二時(shí)鐘信號(hào)端相連，當(dāng)所述控制信號(hào)端輸入第一電平信號(hào)時(shí)，所述第一選通子模塊的第一輸入端與該第一選通子模塊的第一輸出端導(dǎo)通，所述第一選通子模塊的第二輸入端與該第一選通子模塊的第二輸出端導(dǎo)通，當(dāng)所述控制信號(hào)端輸入第二電平信號(hào)時(shí)，所述第一選通子模塊的第一輸入端與該第一選通子模塊的第二輸出端導(dǎo)通，所述第一選通子模塊的第二輸入端與該第一選通子模塊的第一輸出端導(dǎo)通；

所述第二選通子模塊的第一輸入端與所述第一信號(hào)輸入端相連，所述第二選通子模塊的第二輸入端與所述第二信號(hào)輸入端相連，所述第二選通子模塊的第三輸入端與所述第一時(shí)鐘信號(hào)端相連，所述第二選通子模塊的第四輸入端與所述第二時(shí)鐘信號(hào)端相連，當(dāng)所述第一信號(hào)輸入端、所述第一時(shí)鐘信號(hào)端接收到第一電平信號(hào)且所述第二信號(hào)輸入端、所述第二時(shí)鐘信號(hào)端接收到第二電平信號(hào)時(shí)，所述第二選通子模塊的第一輸入端與所述第二選通子模塊的第一輸出端導(dǎo)通，并將第二電平信號(hào)傳輸至所述第二選通子模塊的第二輸出端，當(dāng)所述第一信號(hào)輸入端、所述第二時(shí)鐘信號(hào)端接收到第二電平信號(hào)且所述第二信號(hào)輸入端、所述第一時(shí)鐘信號(hào)端接收到第一電平信號(hào)時(shí)，所述第二選通子模塊的第二輸入端與該第二選通子模塊的第一輸出端導(dǎo)通，并將第二電平信號(hào)傳輸至所述第二選通子模塊的第二輸出端，其中，

所述第一電平信號(hào)和所述第二電平信號(hào)中的一者為高電平信號(hào)，另一者為低電平信號(hào)。

優(yōu)選地，所述第一選通子模塊包括第一選通晶體管、第二選通晶體管、第三選通晶體管和第四選通晶體管，

所述第一選通晶體管的柵極和所述第二選通晶體管的柵極相連，且均與所述第一選通子模塊的控制端相連，所述第一選通晶體管的第一極和所述第二選通晶體管的第一極與所述第一選通子模塊的第一輸入端相連，所述第一選通晶體管的第二極與所述第一選通子模塊的第二輸出端相連，所述第二選通晶體管的第二極與所述第一選通子模塊的第一輸出端相連，所述第一選通晶體管形成為所述控制信號(hào)為第二電平信號(hào)時(shí)導(dǎo)通，所述第二選通晶體管形成為當(dāng)所述控制信號(hào)為第一電平信號(hào)時(shí)導(dǎo)通；

所述第三選通晶體管的柵極和所述第四選通晶體管的柵極相連，且均與所述第一選通子模塊的控制端相連，所述第三選通晶體管的第一極和所述第四選通晶體管的第一極與所述第一選通子模塊的第二輸入端相連，所述第三選通晶體管的第二極與所述第一選通子模塊的第一輸出端相連，所述第四選通模塊的第二極與所述第一選通子模塊的第二輸出端相連，所述第三選通晶體管形成為所述控制信號(hào)為第二電平信號(hào)時(shí)導(dǎo)通，所述第四選通晶體管形成為當(dāng)所述控制信號(hào)為第一電平信號(hào)時(shí)導(dǎo)通；

所述第二選通子模塊包括第五選通晶體管、第六選通晶體管，第七選通晶體管、第八選通晶體管、第九選通晶體管和第十選通晶體管，

所述第五選通晶體管的第一極和柵極與所述第二選通子模塊的第一輸入端相連，所述第五選通晶體管的第二極與所述第九選通晶體管的第一極相連，所述第五選通晶體管的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通；

所述第六選通晶體管的第一極和柵極與所述第二選通子模塊的第二輸入端相連，所述第六選通晶體管的第二極與所述第七選通晶體管的第一極相連，所述第六選通晶體管的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通；

所述第七選通晶體管的柵極與所述第二選通子模塊的第三輸入端相連，所述第七選通晶體管的第二極與所述第二選通子模塊的第二輸出端相連，所述第七選通晶體管在柵極接收到第一電平信號(hào)時(shí)導(dǎo)通；

所述第八選通晶體管的第一極與所述第六選通晶體管的第二極相連，所述第八選通晶體管的柵極與所述第十選通晶體管的柵極相連，所述第八選通晶體管的第二極與所述第二選通子模塊的第一輸出端相連，所述第八選通晶體管在柵極接收到第一電平信號(hào)時(shí)導(dǎo)通；

所述第九選通晶體管的柵極與所述第二選通子模塊的第三輸入端相連，所述第九選通晶體管的第二極與所述第二選通子模塊的第一輸出端相連，所述第九選通晶體管的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通；

所述第十選通晶體管的柵極與所述第二選通子模塊的第四輸入端相連，所述第十選通晶體管的第一極與所述第九選通晶體管的第一極相連，所述第十選通晶體管的第二極與所述第二選通子模塊的第二輸出端相連，所述第十選通晶體管的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通。

優(yōu)選地，所述第一選通子模塊包括正向信號(hào)傳輸單元和反向信號(hào)傳輸單元；

所述正向信號(hào)傳輸單元的控制端與所述控制信號(hào)端相連，所述正向信號(hào)傳輸單元的第一輸入端與所述第一時(shí)鐘信號(hào)端相連，所述正向信號(hào)傳輸單元的第一輸出端與所述第一選通子模塊的第一輸出端相連，所述正向信號(hào)傳輸單元的第二輸出端與所述第一選通子模塊的第二輸出端相連，所述正向信號(hào)傳輸單元的控制端接收到第一電平信號(hào)時(shí)，所述正向信號(hào)傳輸單元的第一輸入端與所述正向信號(hào)傳輸單元的第一輸出端導(dǎo)通，所述正向信號(hào)傳輸單元的第二輸入端與所述正向信號(hào)傳輸單元的第二輸出端導(dǎo)通，當(dāng)所述正向信號(hào)傳輸單元的控制端接收到第二電平信號(hào)時(shí)，所述正向信號(hào)傳輸單元的第一輸入端與該正向信號(hào)傳輸單元的第一輸出端之間斷開，所述正向信號(hào)傳輸單元的第二輸入端與該正向信號(hào)傳輸單元的第二輸出端之間斷開；

所述反向信號(hào)傳輸單元的控制端與所述控制信號(hào)端相連，所述反向信號(hào)傳輸單元的第一輸入端與所述第一時(shí)鐘信號(hào)端相連，所述反向信號(hào)傳輸單元的第二輸入端與所述第二時(shí)鐘信號(hào)端相連，所述反向信號(hào)傳輸單元的第一輸出端與所述第一選通子模塊的第一輸出端相連，所述反向信號(hào)傳輸單元的第二輸出端與所述第一選通子模塊的第二輸出端相連，當(dāng)所述反向信號(hào)傳輸單元的控制端接收到第一電平信號(hào)時(shí)，所述反向信號(hào)傳輸單元的第一輸入端、所述反向信號(hào)傳輸單元的第二輸入端均與所述反向信號(hào)傳輸單元的第一輸出端、第二輸出端斷開，當(dāng)所述反向信號(hào)傳輸單元的控制端接收到第二電平信號(hào)時(shí)，所述反向信號(hào)傳輸單元的第一輸入端與所述反向信號(hào)傳輸單元的第二輸出端導(dǎo)通，所述反向信號(hào)傳輸單元的第二輸入端與所述反向信號(hào)傳輸單元的第一輸出端導(dǎo)通；

所述第二選通子模塊包括第五選通晶體管、第六選通晶體管，第七選通晶體管、第八選通晶體管、第九選通晶體管和第十選通晶體管，

所述第五選通晶體管的第一極和柵極與所述第二選通子模塊的第一輸入端相連，所述第五選通晶體管的第二極與所述第九選通晶體管的第一極相連，所述第五選通晶體管的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通；

所述第六選通晶體管的第一極和柵極與所述第二選通子模塊的第二輸入端相連，所述第六選通晶體管的第二極與所述第七選通晶體管的第一極相連，所述第六選通晶體管的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通；

所述第七選通晶體管的柵極與所述第二選通子模塊的第三輸入端相連，所述第七選通晶體管的第二極與所述第二選通子模塊的第二輸出端相連，所述第七選通晶體管在柵極接收到第一電平信號(hào)時(shí)導(dǎo)通；

所述第八選通晶體管的第一極與所述第六選通晶體管的第二極相連，所述第八選通晶體管的柵極與所述第十選通晶體管的柵極相連，所述第八選通晶體管的第二極與所述第二選通子模塊的第一輸出端相連，所述第八選通晶體管在柵極接收到第一電平信號(hào)時(shí)導(dǎo)通；

所述第九選通晶體管的柵極與所述第二選通子模塊的第三輸入端相連，所述第九選通晶體管的第二極與所述第二選通子模塊的第一輸出端相連，所述第九選通晶體管的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通；

所述第十選通晶體管的柵極與所述第二選通子模塊的第四輸入端相連，所述第十選通晶體管的第一極與所述第九選通晶體管的第一極相連，所述第十選通晶體管的第二極與所述第二選通子模塊的第二輸出端相連，所述第十選通晶體管的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通。

優(yōu)選地，所述信號(hào)反轉(zhuǎn)模塊包括第二電平信號(hào)端，

所述正向信號(hào)傳輸單元包括第一正向傳輸晶體管和第二正向傳輸晶體管，所述第一正向傳輸晶體管和所述第二正向傳輸晶體管的柵極均與所述控制信號(hào)端相連，所述第一正向傳輸晶體管的第一極與所述正向信號(hào)傳輸單元的第一輸入端相連，所述第一正向傳輸晶體管的第二極與所述正向信號(hào)傳輸單元的第一輸出端相連，所述第二正向傳輸晶體管的第一極與所述正向信號(hào)傳輸單元的第二輸入端相連，所述第二正向傳輸晶體管的第二極與所述正向信號(hào)傳輸單元的第二輸出端相連，所述第一正向傳輸晶體管能夠在柵極接收到高電平信號(hào)時(shí)導(dǎo)通，所述第二正向傳輸晶體管能夠在柵極接收到高電平信號(hào)時(shí)導(dǎo)通；

所述反向信號(hào)傳輸單元包括第一反向傳輸晶體管、第二反向傳輸晶體管、第三反向傳輸晶體管、第四反向傳輸晶體管、第五反向傳輸晶體管、第六反向傳輸晶體管、第七反向傳輸晶體管、第八反向傳輸晶體管、第九反向傳輸晶體管、第十反向傳輸晶體管、第十一反向傳輸晶體管和第十二反向傳輸晶體管，

所述第一反向傳輸晶體管的第一極與所述第一時(shí)鐘信號(hào)端相連，所述第一反向傳輸晶體管的柵極與所述第七反向傳輸晶體管的第二極相連，所述第一反向傳輸晶體管的第二極與所述反向信號(hào)傳輸單元的第二輸出端相連；

所述第二反向傳輸晶體管的第一極與所述第二時(shí)鐘信號(hào)端相連，所述第二反向傳輸晶體管的柵極與所述第十二反向傳輸晶體管的第二極相連，所述第二反向傳輸晶體管的第二極與所述反向信號(hào)傳輸單元的第一輸出端相連；

所述第三反向傳輸晶體管的柵極與所述控制信號(hào)端相連，所述第三反向傳輸晶體管的第一極與所述第六反向傳輸晶體管的第一極相連，且與所述第一反向傳輸晶體管的柵極相連，所述第三反向傳輸晶體管的第二極與所述第二電平信號(hào)端相連；

所述第四反向傳輸晶體管的柵極與所述控制信號(hào)端相連，所述第四反向傳輸晶體管的第一極與所述第二電平信號(hào)端相連，所述第四反向傳輸晶體管的第二極與所述第二反向傳輸晶體管的柵極相連；

所述第五反向傳輸晶體管的柵極和第一極與所述第二時(shí)鐘信號(hào)端相連，所述第五反向傳輸晶體管的第二極與所述第四反向傳輸晶體管的第二極相連；

所述第六反向傳輸晶體管的第一極與所述第一反向傳輸晶體管的柵極相連，所述第六反向傳輸晶體管的柵極和第二極與所述第一時(shí)鐘信號(hào)端相連；

所述第七反向傳輸晶體管的柵極和第一極與所述第二時(shí)鐘信號(hào)端相連；

所述第八反向傳輸晶體管的柵極與所述第六反向傳輸晶體管的柵極相連，所述第八反向傳輸晶體管的第一極與所述第七反向傳輸晶體管的第二極相連，所述第八反向傳輸晶體管的第二極與所述第九反向傳輸晶體管的第一極相連；

所述第九反向傳輸晶體管的柵極與所述控制信號(hào)端相連，所述第九反向傳輸晶體管的第二極與所述第二電平信號(hào)端相連；

所述第十反向傳輸晶體管的柵極與所述控制信號(hào)端相連，所述第十反向傳輸晶體管的第一極與所述第二電平信號(hào)端相連，所述第十反向傳輸晶體管的第二極與所述第十一反向傳輸晶體管的第一極相連；

所述第十一反向傳輸晶體管的柵極與所述第五反向傳輸晶體管的柵極相連，所述第十一反向傳輸晶體管的第二極與所述第十二反向傳輸晶體管的第二極相連；

所述第十二反向傳輸晶體管的第一極和柵極與所述第一時(shí)鐘信號(hào)端相連。

作為本發(fā)明的第二個(gè)方面，提供一種移位寄存單元，所述移位寄存單元包括上拉模塊、下拉模塊和復(fù)位模塊，其中，所述移位寄存單元還包括信號(hào)反轉(zhuǎn)模塊，所述信號(hào)反轉(zhuǎn)模塊為本發(fā)明所提供的上述信號(hào)反轉(zhuǎn)模塊，

所述上拉模塊的輸入端與所述第一選通子模塊的第二輸出端相連，所述上拉模塊的控制端與所述第二選通子模塊的第一輸出端相連，所述上拉模塊的輸出端與所述移位寄存單元的信號(hào)輸出端相連，所述上拉模塊的控制端接收到第一電平信號(hào)時(shí)，所述上拉模塊的輸入端與所述上拉模塊的輸出端導(dǎo)通；

所述下拉模塊的輸入端與第二電平信號(hào)端相連，所述下拉模塊的輸出端與移位寄存單元的信號(hào)輸出端相連，所述下拉模塊的控制端與所述復(fù)位模塊的輸出端相連，所述下拉模塊的控制端接收到第一電平信號(hào)時(shí)，所述下拉模塊的輸入端與所述下拉模塊的輸出端導(dǎo)通；

所述復(fù)位模塊的第一輸入端與所述第一選通子模塊的第一輸出端相連，所述復(fù)位模塊的第二輸入端與所述第二電平信號(hào)端相連，所述復(fù)位模塊的第一控制端與所述上拉模塊的控制端相連，所述復(fù)位模塊的第二控制端與所述第二選通子模塊的第二輸出端相連，所述復(fù)位模塊的第一輸出端與所述上拉模塊的控制端相連，所述復(fù)位模塊的第二輸出端與所述下拉模塊的控制端相連，所述復(fù)位模塊的第三輸出端與所述下拉模塊的輸出端相連，當(dāng)所述復(fù)位模塊的第一控制端接收到第一電平信號(hào)時(shí)，所述復(fù)位模塊的第二輸出端與所述復(fù)位模塊的第二輸入端導(dǎo)通，當(dāng)所述復(fù)位模塊的第二控制端接收到第二電平信號(hào)時(shí)，所述復(fù)位模塊的第一輸出端與所述復(fù)位模塊的第二輸入端導(dǎo)通，所述復(fù)位模塊的第三輸出端與所述復(fù)位模塊的第二輸入端導(dǎo)通。

優(yōu)選地，所述上拉模塊包括上拉晶體管和存儲(chǔ)電容，所述上拉晶體管的柵極形成為所述上拉模塊的控制端，所述上拉晶體管的第一極形成為所述上拉模塊的輸入端，所述上拉晶體管的第二極形成為所述上拉模塊的輸出端，所述存儲(chǔ)電容的一端與所述上拉晶體管的柵極相連，所述存儲(chǔ)電容的另一端與所述上拉晶體管的第二極相連，所述上拉晶體管能夠在該上拉晶體管的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通。

優(yōu)選地，所述下拉模塊包括下拉晶體管，所述下拉晶體管的柵極形成為所述下拉模塊的控制端，所述下拉晶體管的第一極形成為所述下拉模塊的輸入端，所述下拉晶體管的第二極形成為所述下拉模塊的輸出端，所述下拉晶體管能夠在該下拉晶體管的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通。

優(yōu)選地，所述復(fù)位模塊包括第一下拉控制晶體管、第二下拉控制晶體管、第三下拉控制晶體管、第四下拉控制晶體管和第五下拉控制晶體管，

所述第一下拉控制晶體管的柵極與所述第二選通子模塊的第二輸出端相連，所述第一下拉控制晶體管的第一極與所述上拉模塊的控制端相連，所述第一下拉控制晶體管的第二極與所述第二電平信號(hào)端相連；

所述第二下拉控制晶體管的柵極與所述下拉模塊的控制端相連，所述第二下拉控制晶體管的第一極與所述上拉模塊的控制端相連，所述第二下拉控制晶體管的第二極與所述第二電平信號(hào)端相連；

所述第三下拉控制晶體管的柵極和第一極與所述第一選通子模塊的第一輸出端相連，所述第三下拉控制晶體管的第二極與所述下拉模塊的控制端相連；

所述第四下拉控制晶體管的柵極與所述上拉模塊的控制端相連，所述第四下拉控制晶體管的第一極與所述下拉模塊的控制端相連，所述第四下拉控制晶體管的第二極與所述第二電平信號(hào)端相連；

所述第五下拉控制晶體管的柵極與所述第二選通子模塊的第二輸出端相連，所述第五下拉控制晶體管的第一極與所述移位寄存單元的信號(hào)輸出端相連，所述第五下拉控制晶體管的第二極與所述第二電平信號(hào)端相連。

作為本發(fā)明的第三個(gè)方面，提供一種移位寄存器，所述移位寄存器包括級(jí)聯(lián)的多級(jí)顯示移位寄存單元，其中，所述移位寄存單元還包括第一復(fù)位移位寄存單元和第二復(fù)位移位寄存單元，所述顯示移位寄存單元為本發(fā)明所提供的上述移位寄存單元，從第二級(jí)顯示移位寄存單元開始，在任意相鄰兩級(jí)顯示移位寄存單元中，前一級(jí)顯示移位寄存單元的第二信號(hào)輸入端與下一級(jí)顯示移位寄存單元的信號(hào)輸出端相連，所述第一復(fù)位移位寄存單元的輸出端與第一級(jí)顯示移位寄存單元的第一信號(hào)輸入端相連，所述第二復(fù)位移位寄存單元的輸出端與最后一級(jí)顯示移位寄存單元的第二信號(hào)輸入端相連，所述第一復(fù)位移位寄存單元的信號(hào)輸入端與初始信號(hào)輸入線相連，所述第二復(fù)位移位寄存單元的復(fù)位端與所述初始信號(hào)輸入線相連。

作為本發(fā)明的第四個(gè)方面，提供一種顯示裝置，所述顯示裝置包括移位寄存器，其中，所述移位寄存器為本發(fā)明所提供的上述移位寄存器。

將本發(fā)明所提供的信號(hào)反轉(zhuǎn)模塊應(yīng)用于移位寄存單元中時(shí)，可以利用原有的時(shí)鐘信號(hào)發(fā)生裝置分別向第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端提供時(shí)鐘信號(hào)，不需要設(shè)置新的時(shí)鐘信號(hào)發(fā)生裝置即可實(shí)現(xiàn)正向掃描和反向掃描。因此，本發(fā)明所提供的信號(hào)反轉(zhuǎn)模塊有利于使得移位寄存單元實(shí)現(xiàn)正向和反向掃描，提高了移位寄存單元的應(yīng)用范圍。

附圖說明

附圖是用來(lái)提供對(duì)本發(fā)明的進(jìn)一步理解，并且構(gòu)成說明書的一部分，與下面的具體實(shí)施方式一起用于解釋本發(fā)明，但并不構(gòu)成對(duì)本發(fā)明的限制。在附圖中：

圖1是本發(fā)明所提供的信號(hào)反轉(zhuǎn)模塊的模塊示意圖；

圖2是本發(fā)明所提供個(gè)一種移位寄存單元的電路示意圖；

圖3是第一選通子模塊的一種實(shí)施方式的示意圖；

圖4是第二選通子模塊的一種實(shí)施方式的示意圖；

圖5是第一選通子模塊的另一種實(shí)施方式的示意圖；

圖6a是圖5中所示的第一選通子模塊在正向掃描時(shí)的等效電路圖；

圖6b是圖5中所示的第一選通子模塊在反向掃描時(shí)，第一時(shí)鐘信號(hào)端輸出的第一時(shí)鐘信號(hào)為第一電平信號(hào)、第二時(shí)鐘信號(hào)端CLK2輸出的第二時(shí)鐘信號(hào)為第二電平信號(hào)時(shí)的等效電路圖；

圖6c是圖5中所示的第一選通子模塊在反向掃描時(shí)，第一時(shí)鐘信號(hào)端輸出的第一時(shí)鐘信號(hào)為第一電平信號(hào)、第二時(shí)鐘信號(hào)端輸出的第二時(shí)鐘信號(hào)為第二電平信號(hào)時(shí)的等效電路圖；

圖7是本發(fā)明所提供的另一種移位寄存單元的示意圖；

圖8是本發(fā)明所提供的一種移位寄存器的示意圖；

圖9是本發(fā)明所提供的另一種移位寄存器的示意圖；

圖10是正向掃描時(shí)的信號(hào)時(shí)序圖；

圖11是反向掃描時(shí)的信號(hào)時(shí)序圖。

附圖標(biāo)記說明

100：第一選通子模塊 200：第二選通子模塊

300：上拉模塊 400：下拉模塊

500：復(fù)位模塊 110：正向信號(hào)傳輸單元

120：反向信號(hào)傳輸單元

具體實(shí)施方式

以下結(jié)合附圖對(duì)本發(fā)明的具體實(shí)施方式進(jìn)行詳細(xì)說明。應(yīng)當(dāng)理解的是，此處所描述的具體實(shí)施方式僅用于說明和解釋本發(fā)明，并不用于限制本發(fā)明。

作為本發(fā)明的一個(gè)方面，提供一種信號(hào)反轉(zhuǎn)模塊，如圖1所示，所述信號(hào)反轉(zhuǎn)模塊包括第一選通子模塊100、第二選通子模塊200、控制信號(hào)端Pol、第一時(shí)鐘信號(hào)端CLK1、第二時(shí)鐘信號(hào)端CLK2、第一信號(hào)輸入端I/O1和第二信號(hào)輸入端I/O2。

第一選通子模塊100的控制端與控制信號(hào)端Pol相連，第一選通子模塊100的第一輸入端與第一時(shí)鐘信號(hào)端CLK1相連，第一選通子模塊100的第二輸入端與第二時(shí)鐘信號(hào)端CLK2相連。當(dāng)控制信號(hào)端Pol輸入第一電平信號(hào)時(shí)，第一選通子模塊100的第一輸入端與該第一選通子模塊100的第一輸出端導(dǎo)通，第一選通子模塊100的第二輸入端與該第一選通子模塊100的第二輸出端導(dǎo)通。當(dāng)控制信號(hào)端Pol輸入第二電平信號(hào)時(shí)，第一選通子模塊100的第一輸入端與該第一選通子模塊100的第二輸出端導(dǎo)通，第一選通子模塊100的第二輸入端與第一選通子模塊100的第一輸出端導(dǎo)通。

第二選通子模塊200的第一輸入端與第一信號(hào)輸入端I/O1相連，第二選通子模塊200的第二輸入端與第二信號(hào)輸入端I/O2相連，第二選通子模塊200的第三輸入端與第一時(shí)鐘信號(hào)端CLK1相連，第二選通子模塊200的第四輸入端與第二時(shí)鐘信號(hào)端CLK2相連。當(dāng)?shù)谝恍盘?hào)輸入端I/O1、第一時(shí)鐘信號(hào)端CLK1接收到第一電平信號(hào)且第二信號(hào)輸入端I/O2、第二時(shí)鐘信號(hào)端CLK2接收到第二電平信號(hào)時(shí)，第二選通子模塊200的第一輸入端與所述選通模塊的第一輸出端導(dǎo)通，并將第二電平信號(hào)傳輸至第二選通子模塊的第二輸出端；當(dāng)?shù)谝恍盘?hào)輸入端I/O1、第二時(shí)鐘信號(hào)端CLK2接收到第二電平信號(hào)且第二信號(hào)輸入端I/O2、第一時(shí)鐘信號(hào)端CLK1接收到第一電平信號(hào)時(shí)，第二選通子模塊200的第二輸入端與該第二選通子模塊200的第一輸出端導(dǎo)通，并將第二電平信號(hào)傳輸至第二選通子模塊200的第二輸出端。

需要指出的是，本發(fā)明所提供的信號(hào)反轉(zhuǎn)模塊是移位寄存單元的一部分的，第一電平信號(hào)和第二電平信號(hào)中的一者是高電平信號(hào)，第一電平信號(hào)和第二電平信號(hào)中的另一者是低電平信號(hào)。

本領(lǐng)域技術(shù)人員容易理解的是，移位寄存單元可以包括上拉模塊、下拉模塊和復(fù)位模塊。上拉模塊的輸入端用于接入輸出時(shí)鐘信號(hào)CLK，下拉模塊的控制端用于接入控制時(shí)鐘信號(hào)CLKB。在本發(fā)明所提供的信號(hào)反轉(zhuǎn)模塊中，第一選通子模塊用于根據(jù)控制信號(hào)端輸入的控制信號(hào)的類型，將第一時(shí)鐘信號(hào)端CLK1輸入的信號(hào)和第二時(shí)鐘信號(hào)端CLK2輸入的信號(hào)中的一者作為輸出時(shí)鐘信號(hào)CLK輸送至上拉模塊的輸入端，并將第一時(shí)鐘信號(hào)端CLK1輸入的信號(hào)和第二時(shí)鐘信號(hào)端CLK2輸入的信號(hào)中的一者作為控制時(shí)鐘信號(hào)CLKB輸送至下拉模塊的控制端。

本領(lǐng)域技術(shù)人員還容易理解的是，上拉模塊的控制端用于在移位寄存單元的充電階段接收輸入信號(hào)，并存儲(chǔ)該輸入信號(hào)；復(fù)位模塊的控制端用于在復(fù)位階段接收復(fù)位信號(hào)。因在本發(fā)明所提供的信號(hào)反轉(zhuǎn)模塊中，第二選通子模塊用于根據(jù)第一時(shí)鐘信號(hào)輸入端CLK1的輸入順序、第二時(shí)鐘信號(hào)端CLK2的輸入順序控制充電階段將第一信號(hào)輸入端I/O1和第二信號(hào)輸入端I/O2中接收到第一電平信號(hào)的一者與上拉模塊的控制端導(dǎo)通、通過第二選通子模塊向復(fù)位模塊的控制端提供第二電平信號(hào)，并且第二選通子模塊還用于根據(jù)第一時(shí)鐘信號(hào)輸入端CLK1的輸入順序、第二時(shí)鐘信號(hào)端CLK2的輸入順序控制復(fù)位階段將將第一信號(hào)輸入端I/O1和第二信號(hào)輸入端I/O2中接收到第一電平信號(hào)的一者與復(fù)位模塊的控制端導(dǎo)通。

可以利用時(shí)鐘信號(hào)發(fā)生器分別向第一時(shí)鐘信號(hào)端CLK1和第二時(shí)鐘信號(hào)端CLK2提供時(shí)鐘信號(hào)，需要注意的是，第一時(shí)鐘信號(hào)端CLK1輸入的第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)端CLK2輸入的第二時(shí)鐘信號(hào)的相位是互補(bǔ)的。第一信號(hào)輸入端I/O1和第二時(shí)鐘信號(hào)輸入端I/O2用于與和該信號(hào)反轉(zhuǎn)模塊共同使用的移位寄存單元進(jìn)行級(jí)聯(lián)。

具體地，所述信號(hào)反轉(zhuǎn)模塊設(shè)置在移位寄存單元中，移位寄存單元的第一輸入端I/O1與前一級(jí)移位寄存單元的第二輸入端I/O2相連，移位寄存單元的第二輸入端I/O2與后一級(jí)移位寄存單元的第一輸入端I/O1相連。

下面先介紹需要正向掃描時(shí)所述信號(hào)反轉(zhuǎn)模塊的工作原理。

向信號(hào)反轉(zhuǎn)模塊的控制信號(hào)端Pol輸出第一電平信號(hào)。第一時(shí)鐘信號(hào)端CLK1接收到的信號(hào)中第一電平信號(hào)到來(lái)的時(shí)間先于第二時(shí)鐘信號(hào)端CLK2接收到的信號(hào)中的第一電平信號(hào)到來(lái)的時(shí)間。換言之，在包括所述信號(hào)反轉(zhuǎn)模塊的移位寄存單元中，在正向掃描的充電階段，第一時(shí)鐘信號(hào)端CLK1接收到的信號(hào)為第一電平信號(hào)，而第二時(shí)鐘信號(hào)端CLK2接收到的信號(hào)為第二電平信號(hào)。

如上文中所述，第一選通子模塊100的控制端輸入第一電平信號(hào)時(shí)，第一選通子模塊100的第一輸入端與該第一選通子模塊100的第一輸出端導(dǎo)通，第一選通子模塊100的第二輸入端與該第二選通子模塊100的第二輸出端導(dǎo)通，因此，通過第一選通子模塊100的第一輸出端輸出所述控制時(shí)鐘信號(hào)CLK，并且第一選通子模塊100的第二輸出端輸出所述輸出時(shí)鐘信號(hào)CLKB，輸入的時(shí)鐘信號(hào)與輸出的時(shí)鐘信號(hào)時(shí)序相同，并沒有被反轉(zhuǎn)。

與此同時(shí)，第一信號(hào)輸入端I/O1作為包括所述信號(hào)反轉(zhuǎn)模塊的移位寄存單元的信號(hào)輸入端，第二信號(hào)輸入端I/O2用作整個(gè)移位寄存單元的復(fù)位端，因此，第一信號(hào)輸入端I/O1的第一電平信號(hào)到來(lái)的時(shí)間早于第二信號(hào)輸入端I/O2的第一電平信號(hào)到來(lái)的時(shí)間。也就是說，在移位寄存單元的充電階段，第一信號(hào)輸入端I/O1的信號(hào)為第一電平信號(hào)，第二信號(hào)輸入端I/O2的信號(hào)為第二電平信號(hào)。在移位寄存單元的復(fù)位階段，第一信號(hào)輸入端I/O1的信號(hào)為第二電平信號(hào)，第二信號(hào)輸入端I/O2的信號(hào)為第一電平信號(hào)。

在移位寄存單元的充電階段，第一信號(hào)輸入端I/O1以及第一時(shí)鐘信號(hào)端CLK1均接收到第一電平信號(hào)，因此，第二選通子模塊的第一輸出端與第一信號(hào)輸出端I/O1導(dǎo)通，第二選通子模塊的第二輸出端輸出低電平信號(hào)。

在移位寄存單元的復(fù)位階段，第二時(shí)鐘信號(hào)輸入端I/O2以及第一時(shí)鐘信號(hào)端均為第一電平信號(hào)時(shí)，第二時(shí)鐘信號(hào)輸入端I/O2與第二選通子模塊的第一輸出端導(dǎo)通。

在輸出階段，第一信號(hào)輸入端I/O1和第二信號(hào)輸入端I/O2均為第二電平信號(hào)，第一時(shí)鐘信號(hào)端CLK1輸入的信號(hào)為第二電平信號(hào)，第二時(shí)鐘信號(hào)輸入端CLK2輸入的信號(hào)為第一電平信號(hào)。由于此時(shí)控制信號(hào)端Pol仍然接收到第一電平信號(hào)，因此，第一選通子模塊100輸出第二電平的第一時(shí)鐘信號(hào)和第一電平的第一時(shí)鐘信號(hào)。由于第二選通子模塊200的第一輸入端和第二輸入端均無(wú)信號(hào)輸入，因此，第二選通子模塊的第一輸出端被維持在第一電平信號(hào)，而第二選通子模塊的第二輸出端被維持在是第二電平信號(hào)。

當(dāng)進(jìn)行反向掃描時(shí)，信號(hào)控制端Pol接收到的控制信號(hào)為第二電平信號(hào)，第一選通子模塊100的第一輸出端與第一時(shí)鐘信號(hào)端CLK1導(dǎo)通，第一選通子模塊100的第二輸出端與第二時(shí)鐘信號(hào)端CLK2導(dǎo)通，相當(dāng)于對(duì)時(shí)鐘信號(hào)進(jìn)行了反轉(zhuǎn)。

當(dāng)進(jìn)行反向掃描時(shí)，第一信號(hào)輸入端I/O1作為包括所述信號(hào)反轉(zhuǎn)模塊的移位寄存單元的復(fù)位端，第二信號(hào)輸入端I/O2用作包括所述信號(hào)反轉(zhuǎn)模塊的移位寄存單元的信號(hào)輸入端，因此，第二信號(hào)輸入端I/O2的第一電平信號(hào)到來(lái)的時(shí)間早于第一信號(hào)輸入端I/O1的第一電平信號(hào)到來(lái)的時(shí)間。并且，第二時(shí)鐘信號(hào)端CLK2中第一電平信號(hào)到來(lái)的時(shí)間早于第一時(shí)鐘信號(hào)端CLK1中第一電平信號(hào)到來(lái)的時(shí)間。

因此，在充電階段，第二選通子模塊的第一輸入端接收到第二電平信號(hào)、第二選通子模塊的第二輸入端接收到第一電平信號(hào)、第二選通子模塊的第三信號(hào)端接收到第二電平信號(hào)、第二選通子模塊的第四輸入端接收到第一電平信號(hào)，因此，第二選通子模塊的第二輸入端與該第二選通子模塊的第一輸出端導(dǎo)通，并且向第二選通子模塊的第二輸出端輸出第二電平信號(hào)。

在復(fù)位階段，第一信號(hào)輸入端I/O1為第一電平信號(hào)、第二時(shí)鐘信號(hào)端為第二電平信號(hào)。因此，第一信號(hào)輸入端I/O1與第二反向選通子模塊的第二輸出端導(dǎo)通。

由此可知，將本發(fā)明所提供的信號(hào)反轉(zhuǎn)模塊應(yīng)用于移位寄存單元中時(shí)，可以利用原有的時(shí)鐘信號(hào)發(fā)生裝置分別向第一時(shí)鐘信號(hào)端和第二時(shí)鐘信號(hào)端提供時(shí)鐘信號(hào)，不需要設(shè)置新的時(shí)鐘信號(hào)發(fā)生裝置即可實(shí)現(xiàn)正向掃描和反向掃描。因此，本發(fā)明所提供的信號(hào)反轉(zhuǎn)模塊有利于使得移位寄存單元實(shí)現(xiàn)正向和反向掃描，提高了移位寄存單元的應(yīng)用范圍。

在本發(fā)明中，對(duì)第一選通子模塊100的具體結(jié)構(gòu)并沒有特殊的限制，只要能夠在控制信號(hào)端Pol輸入的信號(hào)為第一電平信號(hào)時(shí)將第一時(shí)鐘信號(hào)和第二時(shí)鐘信號(hào)按照原時(shí)序輸出、控制信號(hào)端Pol輸入的信號(hào)為第二電平信號(hào)時(shí)將第一時(shí)鐘信號(hào)端CLK1輸入的信號(hào)和第二時(shí)鐘信號(hào)端CLK2輸入的信號(hào)反相后輸出即可。

在圖2中所示的具體實(shí)施方式中，第一選通子模塊100包括第一選通晶體管M-S1、第二選通晶體管M-S2、第三選通晶體管M-S3和第四選通晶體管M-S4。

第一選通晶體管M-S1的柵極和所述第二選通晶體管M-S2的柵極相連，且均與第一選通子模塊100的控制端相連，第一選通晶體管M-S1的第一極和第二選通晶體管M-S2的第一極與第一選通子模塊100的第一輸入端相連，第一選通晶體管M-S1的第二極與第一選通子模塊100的第二輸出端相連，第二選通晶體管M-S2的第二極與第一選通子模塊100的第一輸出端相連。

第一選通晶體管M-S1形成為所述控制信號(hào)為第二電平信號(hào)時(shí)導(dǎo)通，第二選通晶體管M-S2形成為當(dāng)所述控制信號(hào)為第一電平信號(hào)時(shí)導(dǎo)通。

第三選通晶體管M-S3的柵極和第四選通晶體管M-S4的柵極相連，且均與第一選通子模塊100的控制端相連。第三選通晶體管M-S3的第一極和第四選通晶體管M-S4的第一極與第一選通子模塊100的第二輸入端相連，第三選通晶體管M-S3的第二極與第一選通子模塊100的第一輸出端相連，第四選通模塊M-S10的第二極與第一選通子模塊100的第二輸出端相連。第三選通晶體管M-S3形成為控制信號(hào)為第二電平信號(hào)時(shí)導(dǎo)通，第四選通晶體管M-S4形成為當(dāng)所述控制信號(hào)為第一電平信號(hào)時(shí)導(dǎo)通。

當(dāng)控制信號(hào)端Pol接收到第一電平信號(hào)時(shí)，第二選通晶體管M-S2和第四選通晶體管M-S4導(dǎo)通，第一選通晶體管M-S1和第三選通晶體管M-S3截止，從而將第一選通子模塊100的第一輸出端與第一時(shí)鐘信號(hào)端CLK1導(dǎo)通，并將第一選通子模塊100的第二輸出端與第二時(shí)鐘信號(hào)端CLK2導(dǎo)通。

當(dāng)控制信號(hào)端Pol接收到第二電平信號(hào)時(shí)，第一選通晶體管M-S1和第三選通晶體管M-S3導(dǎo)通，第二選通晶體管M-S2和第四選通晶體管M-S4截止，從而將第一選通子模塊100的第一輸出端與第二時(shí)鐘信號(hào)端CLK2導(dǎo)通，并將第一選通子模塊100的第二輸出端與第一時(shí)鐘信號(hào)端CLK1導(dǎo)通。

如圖3中所示的第一選通模塊結(jié)構(gòu)簡(jiǎn)單，采用上述結(jié)構(gòu)的第一選通模塊可以減小包括所述信號(hào)反轉(zhuǎn)單元的信號(hào)移位寄存單元的尺寸，有利于實(shí)現(xiàn)窄邊框。

圖3中所示的第一選通模塊中包括兩種不同類型的薄膜晶體管。當(dāng)?shù)谝浑娖叫盘?hào)為高電平信號(hào)、第二電平信號(hào)為電平信號(hào)時(shí)，第一選通晶體管M-S1和第三選通晶體管M-S3是P型晶體管，而第二選通晶體管M-S2和第四選通晶體管M-S4為N型晶體管。

作為本發(fā)明的另一種實(shí)施方式，第一選通子模塊100包括正向信號(hào)傳輸單元110和反向信號(hào)傳輸單元120。

具體地，正向信號(hào)傳輸單元110的控制端與控制信號(hào)端Pol相連，正向信號(hào)傳輸單元110的第一輸入端與所述第一時(shí)鐘信號(hào)端CLK1相連，正向信號(hào)傳輸單元110的第一輸出端與第一選通子模塊100的第一輸出端相連，正向信號(hào)傳輸單元110的第二輸出端與第一選通子模塊100的第二輸出端相連。

正向信號(hào)傳輸單元110的結(jié)構(gòu)可以使得正向信號(hào)傳輸單元實(shí)現(xiàn)以下功能：正向信號(hào)傳輸單元110的控制端接收到第一電平信號(hào)時(shí)，正向信號(hào)傳輸單元110的第一輸入端與所述正向信號(hào)傳輸單元的第一輸出端導(dǎo)通，正向信號(hào)傳輸單元110的第二輸入端與該正向信號(hào)傳輸單元110的第二輸出端導(dǎo)通，當(dāng)正向信號(hào)傳輸單元110的控制端接收到第二電平信號(hào)時(shí)，正向信號(hào)傳輸單元110的第一輸入端與第一輸出端之間斷開，正向信號(hào)傳輸單元110的第二輸入端與第二輸出端之間斷開。

反向信號(hào)傳輸單元120的控制端與控制信號(hào)端Pol相連，反向信號(hào)傳輸單元120的第一輸入端與所述第一時(shí)鐘信號(hào)端CLK1相連，反向信號(hào)傳輸單元120的第二輸入端與所述第二時(shí)鐘信號(hào)端CLK2相連，反向信號(hào)傳輸單元120的第一輸出端與第一選通子模塊100的第一輸出端相連，反向信號(hào)傳輸單元120的第二輸出端與第一選通子模塊100的第二輸出端相連。

反向信號(hào)傳輸單元120的結(jié)構(gòu)可以使得反向信號(hào)傳輸單元實(shí)現(xiàn)以下功能：當(dāng)反向信號(hào)傳輸單元120的控制端接收到第一電平信號(hào)時(shí)，反向信號(hào)傳輸單元120的第一輸入端、反向信號(hào)傳輸單元120的第二輸入均與所述反向信號(hào)傳輸單元120的第一輸出端、第二輸出端斷開；當(dāng)反向信號(hào)傳輸單元120的控制端接收到第二電平信號(hào)時(shí)，反向信號(hào)傳輸單元120的第一輸入端與反向信號(hào)傳輸單元120的第二輸出端導(dǎo)通，反向信號(hào)傳輸單元120的第二輸入端與反向信號(hào)傳輸單元120的第一輸出端導(dǎo)通。

在這種實(shí)施方式中，第一選通子模塊100的正向信號(hào)傳輸單元110和反向信號(hào)傳輸單元120均為單向?qū)ǖ牟考?/p>

當(dāng)正向掃描時(shí)，正向信號(hào)傳輸單元110導(dǎo)通，反向信號(hào)傳輸單元120開路，通過正向信號(hào)傳輸單元110將未經(jīng)過反轉(zhuǎn)的時(shí)鐘信號(hào)傳輸至第一選通子模塊110的第一輸出端和第二輸出端；當(dāng)反向掃描時(shí)，正向信號(hào)傳輸單元110開路，反向信號(hào)傳輸單元導(dǎo)通且將時(shí)鐘信號(hào)反轉(zhuǎn)后輸出至第一選通子模塊110的第一輸出端和第二輸出端。

在本發(fā)明中，對(duì)正向信號(hào)傳輸單元110的結(jié)構(gòu)并沒有特殊的限制，在圖5中所示的實(shí)施方式中，正向信號(hào)傳輸單元110包括第一正向傳輸晶體管TA和第二正向傳輸晶體管TB。第一正向傳輸晶體管TA和第二正向傳輸晶體管TB的柵極均與控制信號(hào)端Pol相連，第一正向傳輸晶體管TA的第一極與正向信號(hào)傳輸單元110的第一輸入端相連，第一正向傳輸晶體管TA的第二極與正向信號(hào)傳輸單元110的第一輸出端相連，第二正向傳輸晶體管TB的第一極與正向信號(hào)傳輸單元110的第二輸入端相連，第二正向傳輸晶體管TB的第二極與正向信號(hào)傳輸單元110的第二輸出端相連。

圖6a中所示的是Pol為第一電平信號(hào)時(shí)，第一選通子模塊100的等效電路圖。通過圖中可以看出，第一時(shí)鐘信號(hào)端CLK1直接與第一選通子模塊100的第一輸出端導(dǎo)通，第二時(shí)鐘信號(hào)端CLK2直接與第一選通子模塊100的第二輸出端導(dǎo)通。

在本發(fā)明中，對(duì)反向信號(hào)傳輸單元120的具體結(jié)構(gòu)也沒有特殊的限制。在圖5中所示的具體實(shí)施方式中，反向信號(hào)傳輸單元120包括第一反向傳輸晶體管T1、第二反向傳輸晶體管T2、第三反向傳輸晶體管T3、第四反向傳輸晶體管T4、第五反向傳輸晶體管T5、第六反向傳輸晶體管T6、第七反向傳輸晶體管T7、第八反向傳輸晶體管T8、第九反向傳輸晶體管T9、第十反向傳輸晶體管T10、第十一反向傳輸晶體管T11和第十二反向傳輸晶體管T12。

第一反向傳輸晶體管T1的第一極與第一時(shí)鐘信號(hào)端CLK1相連，第一反向傳輸晶體管T1的柵極與第七反向傳輸晶體管T7的第二極相連，第一反向傳輸晶體管T1的第二極與反向信號(hào)傳輸單元120的第二輸出端相連。

第二反向傳輸晶體管T2的第一極與第二時(shí)鐘信號(hào)端CLK2相連，第二反向傳輸晶體管T2的柵極與第十二反向傳輸晶體管T12的第二極相連，第二反向傳輸晶體管T2的第二極與反向信號(hào)傳輸單元120的第一輸出端相連。

第三反向傳輸晶體管T3的柵極與控制信號(hào)端Pol相連，第三反向傳輸晶體管T3的第一極與第六反向傳輸晶體管T6的第一極相連，且與第一反向傳輸晶體管T6的柵極相連，第三反向傳輸晶體管T6的第二極與第二電平信號(hào)端Vss相連。

第四反向傳輸晶體管T4的柵極與控制信號(hào)端Pol相連，第四反向傳輸晶體管T4的第一極與所述第二電平信號(hào)端Vss相連，第四反向傳輸晶體管T4的第二極與所述第二反向傳輸晶體管T2的柵極相連。

第五反向傳輸晶體管T5的柵極和第一極與第二時(shí)鐘信號(hào)端CLK2相連，第五反向傳輸晶體管T5的第二極與第四反向傳輸晶體管T4的第二極相連。

第六反向傳輸晶體管T6的第一極與第一反向傳輸晶體管T1的柵極相連，所述第六反向傳輸晶體管T6的柵極和第二極與第一時(shí)鐘信號(hào)端CLK1相連。

第七反向傳輸晶體管T7的柵極和第一極與第二時(shí)鐘信號(hào)端CLK2相連。

第八反向傳輸晶體管T8的柵極與第六反向傳輸晶體管T6的柵極相連，第八反向傳輸晶體管T8的第一極與第七反向傳輸晶體管T6的第二極相連，第八反向傳輸晶體管T8的第二極與第九反向傳輸晶體管T9的第一極相連。

第九反向傳輸晶體管T9的柵極與控制信號(hào)端Pol相連，第九反向傳輸晶體管T9的第二極與第二電平信號(hào)端Vss相連。

第十反向傳輸晶體管T10的柵極與控制信號(hào)端Pol相連，第十反向傳輸晶體管T10的第一極與第二電平信號(hào)端Vss相連，第十反向傳輸晶體管T10的第二極與第十一反向傳輸晶體管T11的第一極相連。

第十一反向傳輸晶體管T11的柵極與第五反向傳輸晶體管T5的柵極相連，第十一反向傳輸晶體管T11的第二極與第十二反向傳輸晶體管T12的第二極相連。

第十二反向傳輸晶體管T12的第一極和柵極與第一時(shí)鐘信號(hào)端CLK1相連。

下面結(jié)合6b和圖6c介紹反向信號(hào)傳輸單元120的工作原理。

如圖6b中所示，當(dāng)控制信號(hào)端Pol輸出的控制信號(hào)為第二電平信號(hào)、第一時(shí)鐘信號(hào)端CLK1輸出的第一時(shí)鐘信號(hào)為第一電平信號(hào)、第二時(shí)鐘信號(hào)端CLK2輸出的第二時(shí)鐘信號(hào)為第二電平信號(hào)時(shí)，第一反向傳輸晶體管T1、第二反向傳輸晶體管T2、第六反向傳輸晶體管T6、第八反向傳輸晶體管T8、第十二反向傳輸晶體管T12導(dǎo)通。因此，第二時(shí)鐘信號(hào)CLKB通過第二反向傳輸晶體管T2傳輸至第一選通子模塊100的第一輸出端，第一時(shí)鐘信號(hào)CLK通過第一反向傳輸晶體管T1傳輸至第一選通子模塊100的第二輸出端。需要指出的是，第八反向傳輸晶體管T8雖然導(dǎo)通，但此時(shí)第九反向傳輸晶體管T9截止，因此，第八反向傳輸晶體管T8的第二極處于懸浮(floating)狀態(tài)，不會(huì)對(duì)輸出造成影響。

如圖6c中所示，當(dāng)?shù)谝粫r(shí)鐘信號(hào)端CLK1輸出的第一時(shí)鐘信號(hào)為第二電平信號(hào)、第二時(shí)鐘信號(hào)端CLK2輸出的第二時(shí)鐘信號(hào)為第一電平信號(hào)時(shí)，第一反向傳輸晶體管T1、第二反向傳輸晶體管T2、第五反向傳輸晶體管T5、第七反向傳輸晶體管T7、第十一反向傳輸晶體管T11導(dǎo)通，因此，第二時(shí)鐘信號(hào)CLKB通過第二反向傳輸晶體管T2傳輸至第一選通子模塊100的第一輸出端，第一時(shí)鐘信號(hào)CLK通過第一反向傳輸晶體管T1傳輸至第一選通子模塊100的第二輸出端。需要指出的是，第十一反向傳輸晶體管T11雖然導(dǎo)通，但此時(shí)第十反向傳輸晶體管T10截止，因此，第十一反向傳輸晶體管T11的第二極處于懸浮狀態(tài)，不會(huì)對(duì)輸出造成影響。

在本發(fā)明中，對(duì)第二選通子模塊100的具體結(jié)構(gòu)也沒有特殊的限制，只要能夠?qū)崿F(xiàn)上文中描述的功能即可。例如，在圖4中所示，第二選通子模塊200可以包括第五選通晶體管M-S5、第六選通晶體管M-S6，第七選通晶體管M-S7、第八選通晶體管M-S8、第九選通晶體管M-S9和第十選通晶體管M-S10。

第五選通晶體管M-S5的第一極和柵極與第二選通子模塊200的第一輸入端相連，第五選通晶體管M-S5的第二極與第九選通晶體管M-S9的第一極相連，第五選通晶體管M-S5的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通。

第六選通晶體管M-S6的第一極和柵極與第二選通子模塊200的第二輸入端相連，第六選通晶體管M-S6的第二極與第七選通晶體管M-S7的第一極相連，第六選通晶體管M-S6的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通。

第七選通晶體管M-S7的柵極與第二選通子模塊200的第三輸入端相連，第七選通晶體管M-S7的第二極與第二選通子模塊200的第二輸出端相連，第七選通晶體管M-S7在柵極接收到第一電平信號(hào)時(shí)導(dǎo)通。

第八選通晶體管M-S8的第一極與第六選通晶體管M-S6的第二極相連，第八選通晶體管M-S8的柵極與第十選通晶體管M-S5的柵極相連，第八選通晶體管M-S8的第二極與第二選通子模塊200的第一輸出端相連，第八選通晶體管M-S8在柵極接收到第一電平信號(hào)時(shí)導(dǎo)通。

第九選通晶體管M-S9的柵極與第二選通子模塊200的第三輸入端相連，第九選通晶體管M-S9的第二極與第二選通子模塊200的第一輸出端相連，第九選通晶體管M-S9的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通。

第十選通晶體管M-S6的柵極與第二選通子模塊200的第四輸入端相連，第十選通晶體管M-S6的第一極與第九選通晶體管M-S9的第一極相連，第十選通晶體管M-S6的第二極與第二選通子模塊200的第二輸出端相連，第十選通晶體管M-S6的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通。

下面結(jié)合圖4介紹第二選通子模塊200的工作原理。在正向掃描的充電階段，第一信號(hào)輸入端I/O1向第五選通晶體管M-S5的柵極和第一極提供第一電平信號(hào)，使得第五選通晶體管M-S5導(dǎo)通。第二信號(hào)輸入端I/O2向第六選通晶體管M-S6的柵極和第一極提供第二電平信號(hào)，使得第六選通晶體管M-S6截止。此時(shí)第一時(shí)鐘信號(hào)端CLK1提供的時(shí)鐘信號(hào)為第一電平信號(hào)，第二時(shí)鐘信號(hào)端CLK2提供的時(shí)鐘信號(hào)為第二電平信號(hào)。因此，第七選通晶體管M-S7導(dǎo)通、第九選通晶體管M-S9導(dǎo)通，第八選通晶體管M-S8截止、第四選通晶體管M-S6截止。因此，第一信號(hào)輸入端I/O1輸入的信號(hào)通過第五選通晶體管M-S5、第九選通晶體管M-S9傳輸至第二選通子模塊的第一輸出端，并為上拉模塊的控制端PU充電。

在正向掃描的復(fù)位階段，第一信號(hào)輸入端I/O1向第五選通晶體管M-S5的柵極提供第二電平信號(hào)，使得第五選通晶體管M-S5截止。第二信號(hào)輸入端I/O2向第六選通晶體管M-S6的柵極和第一極提供第一電平信號(hào)，使得第六選通晶體管M-S6導(dǎo)通。此時(shí)第一時(shí)鐘信號(hào)端CLK1提供第一電平信號(hào)，第二時(shí)鐘信號(hào)端CLK2提供第二電平信號(hào)，第八選通晶體管M-S3、第九選通晶體管M-S9導(dǎo)通，將第二信號(hào)輸入端提供的第一電平信號(hào)提供給第二選通子模塊200的第二輸出端，從而可以將與第二選通子模塊200的第二輸出端相連的復(fù)位單元的控制端的電位設(shè)置到第一電平。

在第一電平信號(hào)為高電平信號(hào)、第二電平信號(hào)為低電平信號(hào)的情況下，圖3中所示的第一選通子模塊100中，第一選通晶體管M-S1、第三選通晶體管M-S3為P型晶體管，第二選通晶體管M-S2、第四選通晶體管M-S4為N型晶體管；圖5中所示的第一選通子模塊100中所有的晶體管均為N型晶體管。

在圖5中所示的第一選通子模塊100中，所有的晶體管均為同一類型的晶體管，因此在制造圖5中所示的第一選通子模塊100時(shí)，可以使得最終獲得的第一選通子模塊具有較高的工藝均勻性。

作為本發(fā)明的第二個(gè)方面，提供一種移位寄存單元，如圖2和圖7所示，所述移位寄存單元包括上拉模塊300、下拉模塊400和復(fù)位模塊500，其中，所述移位寄存單元還包括信號(hào)反轉(zhuǎn)模塊，所述信號(hào)反轉(zhuǎn)模塊為本發(fā)明所提供的上述信號(hào)反轉(zhuǎn)模塊。利用本發(fā)明所提供的移位寄存單元可以實(shí)現(xiàn)正向掃描和反向掃描。

如圖2和圖7中所示，上拉模塊300的輸入端與第一選通子模塊100的第二輸出端相連，上拉模塊300的控制端PU與第二選通子模塊200的第一輸出端相連，上拉模塊300的輸出端與該移位寄存單元的信號(hào)輸出端Output相連。上拉模塊300的控制端PU接收到第一電平信號(hào)時(shí)，上拉模塊的輸入端300的輸入端與該上拉模塊300的輸出端導(dǎo)通。

下拉模塊400的輸入端與第二電平信號(hào)端Vss相連，下拉模塊400的輸出端與移位寄存單元的信號(hào)輸出端Output相連，下拉模塊400的控制端與復(fù)位模塊500的輸出端相連。當(dāng)下拉模塊400的控制端接收到第一電平信號(hào)時(shí)，該下拉模塊400的輸入端與該下拉模塊400的輸出端導(dǎo)通。

復(fù)位模塊500的第一輸入端與第一選通子模塊100的第一輸出端相連，復(fù)位模塊500的第二輸入端與第二電平信號(hào)端Vss相連，復(fù)位模塊500的第一控制端與上拉模塊300的控制端相連，復(fù)位模塊500的第二控制端與第二選通子模塊200的第二輸出端相連，復(fù)位模塊500的第一輸出端與上拉模塊300的控制端PU相連，復(fù)位模塊的第二輸出端與下拉模塊400的控制端PD相連。當(dāng)復(fù)位模塊500的第一控制端接收到第一電平信號(hào)時(shí)，該復(fù)位模塊500的第二輸出端與該復(fù)位模塊500的第二輸入端導(dǎo)通；當(dāng)復(fù)位模塊500的第二控制端接收到第二電平信號(hào)時(shí)，復(fù)位模塊500的第一輸出端與該復(fù)位模塊500的第二輸入端導(dǎo)通，復(fù)位模塊500的第三輸出端與該復(fù)位模塊500的第二輸入端導(dǎo)通。

如本發(fā)明中在上文中所描述的，當(dāng)正向掃描時(shí)，在充電階段，第一時(shí)鐘信號(hào)端CLK1提供的信號(hào)可作為輸入時(shí)鐘信號(hào)CLK，而第二時(shí)鐘信號(hào)端CLK2提供個(gè)信號(hào)可作為控制時(shí)鐘信號(hào)CLKB。第二選通子模塊200的第一輸出端向上拉模塊300的控制端PU輸出第一電平信號(hào)，以對(duì)上拉模塊300進(jìn)行充電。在復(fù)位階段，第二選通子模塊200的第二輸出端向復(fù)位模塊500的控制端提供第一電平信號(hào)，將復(fù)位模塊500的第一輸入端與下拉模塊400的控制端導(dǎo)通，從而向下拉模塊400的控制端PD輸出第一電平信號(hào)，使得移位寄存單元的信號(hào)輸出端Output與第二電平信號(hào)端導(dǎo)通，并進(jìn)行放電。

在本發(fā)明中，對(duì)上拉模塊300的具體結(jié)構(gòu)并沒有特殊的限制。在圖2中所示的具體實(shí)施方式中，上拉模塊300包括上拉晶體管M3和存儲(chǔ)電容C1。如圖所示，上拉晶體管M3的柵極形成為上拉模塊300的控制端，上拉晶體管M3的第一極形成為上拉模塊300的輸入端，上拉晶體管M3的第二極形成為上拉模塊300的輸出端，存儲(chǔ)電容C1的一端與上拉晶體管M3的柵極相連，存儲(chǔ)電容C1的另一端與上拉晶體管M3的第二極相連。

當(dāng)?shù)谝贿x通子模塊100向上拉節(jié)點(diǎn)輸出第一電平信號(hào)時(shí)，向存儲(chǔ)電容C1充電。當(dāng)上拉晶體管M3的柵極接收到第一電平信號(hào)時(shí)導(dǎo)通。

在本發(fā)明中，對(duì)下拉模塊400的具體結(jié)構(gòu)也沒有特殊的限定。在圖2中所示的具體實(shí)施方式中，下拉模塊400包括下拉晶體管M8。下拉晶體管M8的柵極形成為下拉模塊400的控制端，下拉晶體管M8的第一極形成為該下拉模塊400的輸入端，下拉晶體管M8的第二極形成為下拉模塊400的輸出端。該下拉晶體管M8形成為當(dāng)下拉晶體管M8的柵極接收到第一電平信號(hào)時(shí)，該下拉晶體管M8的第一極和第二極導(dǎo)通。

在本發(fā)明中，對(duì)復(fù)位模塊500的具體結(jié)構(gòu)也沒有特殊的要求，在圖2中所示的具體實(shí)施方式中，復(fù)位模塊500包括第一下拉控制晶體管M2、第二下拉控制晶體管M7、第三下拉控制晶體管M5、第四下拉控制晶體管M6和第五下拉控制晶體管M4。

第一下拉控制晶體管M2的柵極與第二選通子模塊200的第二輸出端相連，第一下拉控制晶體管M2的第一極與上拉模塊300的控制端PU相連，第一拉控制晶體管M2的第二極與第二電平信號(hào)端Vss相連。

第二下拉控制晶體管M7的柵極與下拉模塊400的控制端PD相連，第二下拉控制晶體管M7的第一極與上拉模塊300的控制端PU相連，第二下拉控制晶體管M7的第二極與第二電平信號(hào)端Vss相連。

第三下拉控制晶體管M5的柵極和第一極與第一選通子模塊100的第一輸出端相連，第三下拉控制晶體管M5的第二極與下拉模塊400的控制端PD相連。

第四下拉控制晶體管M6的柵極與上拉模塊300的控制端PU相連，第四下拉控制晶體管M6的第一極與下拉模塊400的控制端PD相連，第四下拉控制晶體管M6的第二極與第二電平信號(hào)端Vss相連。

第五下拉控制晶體管M4的柵極與第二選通子模塊200的第二輸出端相連，第五下拉控制晶體管M4的第一極與所述移位寄存單元的信號(hào)輸出端Output相連，第五下拉控制晶體管M4的第二極與第二電平信號(hào)端Vss相連。

圖2中所示的移位寄存單元中，第一選通子模塊為圖3中所示的實(shí)施方式，圖7中所示的移位寄存單元中，第一選通子模塊為圖5中所示的實(shí)施方式。

下面結(jié)合圖10和圖11對(duì)本發(fā)明所提供的移位寄存單元的具體工作方式進(jìn)行詳細(xì)的描述。在這種實(shí)施方式中，第一電平信號(hào)為高電平信號(hào)，第二電平信號(hào)為低電平信號(hào)。

在本發(fā)明中，無(wú)論時(shí)正向掃描還是反向掃描，移位寄存單元的工作階段包括充電階段t1、輸出階段t2和復(fù)位階段t3。

圖10中所示的正向掃描時(shí)，各個(gè)信號(hào)的時(shí)序。

在正向掃描的充電階段t1，第一時(shí)鐘信號(hào)端CLK1輸入的信號(hào)為高電平信號(hào)，第二時(shí)鐘信號(hào)端CLK2輸入的信號(hào)為低電平信號(hào)。通過第一信號(hào)輸入端I/O1輸入的信號(hào)和通過第二信號(hào)輸入端I/O2輸入的信號(hào)為低電平信號(hào)。控制信號(hào)端Pol輸入的控制信號(hào)為高電平信號(hào)，因此，第一選通子模塊100的第一輸出端輸出第一時(shí)鐘信號(hào)，第一選通子模塊100的第二輸出端輸出第二時(shí)鐘信號(hào)。在此階段，第一信號(hào)輸入端I/O1輸入的是高電平信號(hào)，第二信號(hào)輸入端I/O2輸入的是低電平信號(hào)。因此，第二選通子模塊200的第一輸出端輸出的是高電平信號(hào)，第二選通子模塊200的第一輸出端輸出的是低電平信號(hào)。由于第二選通子模塊200的第一輸出端與上拉模塊300的控制端PU相連，從而可以向存儲(chǔ)電容C1充電。上拉晶體管M3導(dǎo)通，由于此時(shí)上拉晶體管M3的第一極與第一選通子模塊100的第二輸出端相連，因此，上拉晶體管M3的第二極向移位寄存單元的信號(hào)輸出端Output輸出低電平信號(hào)。

在正向掃描的輸出階段t2，第一時(shí)鐘信號(hào)端CLK1輸入的信號(hào)為低電平信號(hào)，第二時(shí)鐘信號(hào)端CLK2輸入的信號(hào)為高電平信號(hào)。因此，第一選通子模塊100的第一輸出端輸出低電平，第一選通子模塊100的第二輸出端輸出高電平信號(hào)。并且，此時(shí)第一信號(hào)輸入端I/O1和第二信號(hào)輸入端I/O2輸入的均為低電平信號(hào)，因此，存儲(chǔ)電容C1的產(chǎn)生自舉作用，將上拉模塊的控制端PU的電位耦合至更高的電位，并維持上拉晶體管M3的導(dǎo)通狀態(tài)。此時(shí)第一選通子模塊的第二輸出端輸出高電平信號(hào)，因此，移位寄存單元的信號(hào)輸出端Output輸出高電平信號(hào)。與此同時(shí)，第一選通子模塊100的第一輸出端輸出低電平信號(hào)，第三下拉控制晶體管M5截止，第一下拉控制晶體管M2截止、第五下拉控制晶體管M4截止。由于上拉模塊的控制端PU的電位為高電平，因此，復(fù)位模塊的控制端維持低電平信號(hào)，因此，第四下拉控制晶體管M6導(dǎo)通，從而將第二電平信號(hào)端Vss輸入的低電平信號(hào)傳遞至下拉模塊400的控制端PD，保證下拉模塊處于截止的狀態(tài)，從而可以維持信號(hào)輸出端Output輸出正常穩(wěn)定的高電平信號(hào)。

在正向掃描的復(fù)位階段t3，第一時(shí)鐘信號(hào)輸入端CLK1輸入高電平信號(hào)，第二時(shí)鐘信號(hào)端CLK2輸入低電平信號(hào)。第二信號(hào)輸入端I/O2輸入高電平信號(hào)，第一信號(hào)輸入端I/O1輸入低電平信號(hào)。因此，第二選通子模塊200的第二輸出端輸出高電平信號(hào)，第二選通子模塊200的第一輸出端輸出低電平信號(hào)。此時(shí)，高電平信號(hào)使得第一下拉控制晶體管M2的第一極和第二極導(dǎo)通，從而利用第二電平信號(hào)端Vss提供的低電平信號(hào)將上拉模塊300的控制端PU電位拉低，使得上拉晶體管M3截止。同時(shí)，第一選通子模塊的第一輸出端輸出高電平信號(hào)，將第三下拉控制晶體管M5導(dǎo)通，從而將下拉模塊400的控制端PD的電位拉高，使得下拉晶體管M8的第一極和第二極導(dǎo)通，以利用第二電平信號(hào)端Vss輸入的低電平信號(hào)將信號(hào)輸出端Output電位拉低。

圖11中所示的是反向掃描時(shí)各個(gè)信號(hào)的時(shí)序圖，在反向掃描時(shí)，控制信號(hào)端Pol輸入的信號(hào)為低電平信號(hào)。此時(shí)，第一選通子模塊的第一輸出端輸出第二時(shí)鐘信號(hào)端CLK2輸出的時(shí)鐘信號(hào)，第二選通子模塊的第二輸出端輸出第一時(shí)鐘信號(hào)端CLK1輸出的時(shí)鐘信號(hào)。

在反向掃描的充電階段t1，通過第一信號(hào)輸入端I/O1輸入低電平信號(hào)，通過第二信號(hào)輸入端I/O2輸入高電平信號(hào)。此時(shí)，仍然通過第一時(shí)鐘信號(hào)端CLK1輸入高電平信號(hào)，通過第二時(shí)鐘信號(hào)端CLK2輸入低電平信號(hào)。此時(shí)，第二選通子模塊200的第一輸出端輸出高電平信號(hào)，并且第二選通子模塊200的第二輸出端輸出低電平信號(hào)。由于第二選通子模塊200的第一輸出端與上拉模塊300的控制端PU相連，從而可以線存儲(chǔ)電容C1充電。上拉晶體管M3導(dǎo)通，由于此時(shí)上拉晶體管M3的第一極與第一選通子模塊100的第二輸出端相連，因此，上拉晶體管M3的第二極向移位寄存單元的信號(hào)輸出端Output輸出低電平信號(hào)。

在反向掃描的輸出階段t2，通過第一信號(hào)輸入端I/O1輸入低電平信號(hào)，通過第二信號(hào)輸入端I/O2輸入低電平信號(hào)。通過第一時(shí)鐘信號(hào)端CLK1向第一選通子模塊100的第二輸出端提供高電平信號(hào)，通過第二時(shí)鐘信號(hào)端CLK2向第一選通子模塊100的第一輸出端輸出低電平信號(hào)。因此，可以從移位寄存單元的信號(hào)輸出端獲得高電平的輸出信號(hào)。

在反向掃描的復(fù)位階段t3，通過第一信號(hào)輸入端I/O1輸入高電平信號(hào)，通過第二信號(hào)輸入端I/O2輸入低電平信號(hào)，可以確保將下拉節(jié)點(diǎn)以及信號(hào)輸出端Output拉低。

作為本發(fā)明的第三個(gè)方面，提供一種移位寄存器，如圖8和圖9所示，所述移位寄存器包括級(jí)聯(lián)的多級(jí)顯示移位寄存單元，其中，所述顯示移位寄存單元為本發(fā)明所提供的上述移位寄存單元。從第二級(jí)顯示移位寄存單元開始，在任意相鄰兩級(jí)顯示移位寄存單元中，前一級(jí)顯示移位寄存單元的第二信號(hào)輸入端與下一級(jí)顯示移位寄存單元的信號(hào)輸出端相連。

如上文中所述，所述移位寄存單元可以適用于正向掃描和反向掃描，因此，包括所述移位寄存單元的移位寄存器可以實(shí)現(xiàn)正向掃描和反向掃描。

圖8中所示的移位寄存器中，第一選通子模塊為圖3中所示的選通子模塊。

圖9中所示的移位寄存器中，第二選通子模塊為圖5中所示的選通子模塊。

從圖中可以看出，所述移位寄存器除了包括移位寄存單元之外，還包括用于提供各個(gè)信號(hào)的信號(hào)線。

在圖8和圖9中所示的移位寄存器中，均包括N級(jí)移位寄存單元，分別為第一級(jí)顯示移位寄存單元GOA 1、第二級(jí)顯示移位寄存單元GOA 2、第三級(jí)顯示移位寄存單元GOA 3、第四級(jí)顯示移位寄存單元GOA 4……第N-3級(jí)顯示移位寄存單元GOA N-3、第N-2級(jí)移位寄存器GOA N-2、第N-1級(jí)移位寄存器GOA N-1、第N級(jí)移位寄存器GOA N。

正向掃描時(shí)，奇數(shù)級(jí)的顯示移位寄存單元先于偶數(shù)級(jí)的顯示移位寄存單元打開。反向掃描時(shí)，偶數(shù)級(jí)的顯示移位寄存單元先于奇數(shù)級(jí)的顯示移位寄存單元打開。

所述移位寄存器包括第一復(fù)位移位寄存單元Dummy GOA 1和第二復(fù)位移位寄存單元Dummy GOA 2，第一復(fù)位移位寄存單元的輸出端Dummy GOA 1與第一級(jí)顯示移位寄存單元的第一信號(hào)輸入端相連，第二復(fù)位移位寄存單元Dummy GOA 2的輸出端與最后一級(jí)顯示移位寄存單元的第二信號(hào)輸入端相連。第一復(fù)位移位寄存單元Dummy GOA 1的信號(hào)輸入端與初始信號(hào)輸入線相連，第二復(fù)位移位寄存單元Dummy GOA 2的復(fù)位端與所述初始信號(hào)輸入線相連

本領(lǐng)域技術(shù)人員容易理解的是，初始信號(hào)輸入線用于提供初始信號(hào)STV。

設(shè)置了第一復(fù)位移位寄存單元Dummy GOA 1和第二復(fù)位移位寄存單元Dummy GOA 2后，可以實(shí)現(xiàn)對(duì)第一級(jí)顯示移位寄存單元和最后一級(jí)顯示移位寄存單元進(jìn)行復(fù)位。

作為本發(fā)明的第四個(gè)方面，提供一種顯示裝置，所述顯示裝置包括移位寄存器，其中，所述移位寄存器為本發(fā)明所提供的上述移位寄存器。

所述顯示裝置進(jìn)行顯示時(shí)，可以實(shí)現(xiàn)正反雙向掃描。所述顯示裝置可以是電視、手機(jī)、平板電腦、筆記本電腦、電腦顯示器中的任意一種。

可以理解的是，以上實(shí)施方式僅僅是為了說明本發(fā)明的原理而采用的示例性實(shí)施方式，然而本發(fā)明并不局限于此。對(duì)于本領(lǐng)域內(nèi)的普通技術(shù)人員而言，在不脫離本發(fā)明的精神和實(shí)質(zhì)的情況下，可以做出各種變型和改進(jìn)，這些變型和改進(jìn)也視為本發(fā)明的保護(hù)范圍。