移位寄存器單元、驅(qū)動(dòng)方法和顯示裝置的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及顯示技術(shù)領(lǐng)域，尤其涉及一種移位寄存器單元、驅(qū)動(dòng)方法和顯示裝置。
【背景技術(shù)】
[0002]顯示裝置的驅(qū)動(dòng)器主要包括柵極驅(qū)動(dòng)電路與數(shù)據(jù)驅(qū)動(dòng)電路，而柵極驅(qū)動(dòng)電路主要由多級(jí)移位寄存器單元組成，每一級(jí)移位寄存器單元均與一根柵線對(duì)接，通過(guò)移位寄存器單元輸出的柵極驅(qū)動(dòng)信號(hào)，逐行掃描驅(qū)動(dòng)像素TFT(Thin Film Transistor，薄膜晶體管)。在現(xiàn)有的G0A(Gate On Array，陣列基板行驅(qū)動(dòng))設(shè)計(jì)中，隨著工作的時(shí)間的增長(zhǎng)，移位寄存器單元中工作時(shí)間長(zhǎng)的晶體管的閾值會(huì)由于受到Stress(應(yīng)力)影響而產(chǎn)生閾值漂移的現(xiàn)象，導(dǎo)致穩(wěn)定性差。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的主要目的是提供一種移位寄存器單元、驅(qū)動(dòng)方法和顯示裝置，以解決現(xiàn)有技術(shù)中移位寄存器中常用的晶體管的閾值漂移的問(wèn)題。
[0004]為了達(dá)到上述目的，本發(fā)明提供了一種移位寄存器單元，包括:第一上拉節(jié)點(diǎn)控制模塊，用于在每一顯示周期的輸入階段由輸入端接入的相鄰上一級(jí)移位寄存器單元輸出的柵極驅(qū)動(dòng)信號(hào)控制拉高上拉節(jié)點(diǎn)的電位，并通過(guò)在每一顯示周期的輸出階段自舉拉高所述上拉節(jié)點(diǎn)的電位，在每一顯示周期的復(fù)位階段由復(fù)位端輸入的相鄰下一級(jí)移位寄存器單元輸出的柵極驅(qū)動(dòng)信號(hào)控制拉低所述上拉節(jié)點(diǎn)的電位;輸出模塊，用于在每一顯示周期的輸出階段由所述上拉節(jié)點(diǎn)控制本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出高電平；以及，第一下拉節(jié)點(diǎn)控制模塊，用于當(dāng)所述上拉節(jié)點(diǎn)的電位為高電平時(shí)控制下拉節(jié)點(diǎn)的電位為低電平，并在每一顯示周期的輸入階段控制由所述輸入端接入的相鄰上一級(jí)移位寄存器單元輸出的柵極驅(qū)動(dòng)信號(hào)控制下拉所述下拉節(jié)點(diǎn)的電位；
[0005]所述移位寄存器單元還包括:
[0006]第二上拉節(jié)點(diǎn)控制模塊，用于當(dāng)所述下拉節(jié)點(diǎn)的電位為高電平時(shí)下拉所述上拉節(jié)點(diǎn)的電位；
[0007]下拉模塊，用于在每一顯示周期的復(fù)位階段通過(guò)控制所述下拉節(jié)點(diǎn)的電位為高電平而控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出低電平，并在每一顯示周期的復(fù)位保持階段通過(guò)控制所述下拉節(jié)點(diǎn)的電位而控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端持續(xù)輸出低電平；以及，
[0008]反向偏置控制模塊，用于在每一顯示周期的反向偏置階段，控制所述第二上拉節(jié)點(diǎn)控制模塊包括的晶體管和/或所述下拉模塊包括的晶體管處于反向偏置狀態(tài)。
[0009]實(shí)施時(shí)，所述移位寄存器單元還包括控制電平端；
[0010]所述反向偏置控制模塊包括:第一晶體管，柵極與所控制電平端連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極接入低電平。
[0011]實(shí)施時(shí)，所述第二上拉節(jié)點(diǎn)控制模塊包括:第二晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極與所述控制電平端連接。
[0012]實(shí)施時(shí)，所述移位寄存器單元還包括第一偏置控制端和第二偏置控制端；
[0013]所述下拉模塊包括:
[0014]第三晶體管，柵極和第一極都與所述第二偏置控制端連接，第二極與所述下拉節(jié)點(diǎn)連接；
[0015]第四晶體管，柵極與所述第一偏置控制端連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極與所述控制電平端連接;以及，
[0016]第五晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極與所述控制電平端連接。
[0017]實(shí)施時(shí)，在每一顯示周期的輸入階段、輸出階段、復(fù)位階段和復(fù)位保持階段，所述控制電平端輸出低電平，所述第一偏置控制端輸出第一時(shí)鐘信號(hào)，所述第二偏置控制端輸出第二時(shí)鐘信號(hào)，所述第一時(shí)鐘信號(hào)和所述第二時(shí)鐘信號(hào)反相；
[0018]在每一顯示周期的反向偏置階段，所述控制電平端輸出高電平，所述第一偏置控制端和所述第二偏置控制端都輸出低電平。
[0019]實(shí)施時(shí)，本發(fā)明所述的移位寄存器單元還包括:輸出控制模塊，用于在所述反向偏置階段控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出低電平。
[0020]實(shí)施時(shí)，所述輸出控制模塊包括:第六晶體管，柵極與時(shí)鐘信號(hào)輸入端連接，第一極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極接入低電平。
[0021]實(shí)施時(shí)，所述第一上拉節(jié)點(diǎn)控制模塊包括:
[0022]第七晶體管，柵極和第一極都與所述輸入端連接，第二極與所述上拉節(jié)點(diǎn)連接；
[0023]第八晶體管，柵極與所述復(fù)位端連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極接入低電平；以及，
[0024]存儲(chǔ)電容，第一端與所述上拉節(jié)點(diǎn)連接，第二端與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接。
[0025]實(shí)施時(shí)，所述輸出模塊包括:第九晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述第一偏置控制端連接，第二極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接。
[0026]實(shí)施時(shí)，所述第一下拉節(jié)點(diǎn)控制模塊包括:
[0027]第十晶體管，柵極與所述上拉節(jié)點(diǎn)連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極接入低電平；以及，
[0028]第十一晶體管，柵極與所述輸入端連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極接入低電平。
[0029]實(shí)施時(shí)，本發(fā)明所述的移位寄存器單元還包括:
[0030]起始模塊，與起始端連接，并與所述下拉節(jié)點(diǎn)連接，用于在由所述起始端接入的所述起始信號(hào)的電位為高電平時(shí)控制所述下拉節(jié)點(diǎn)的電位為高電平；
[0031]移位重置模塊，與移位重置端連接，并與所述上拉節(jié)點(diǎn)連接，用于在由所述移位重置端接入的移位重置信號(hào)的電位為高電平時(shí)控制所述上拉節(jié)點(diǎn)的電位為低電平；以及，
[0032]輸出下拉模塊，用于由所述復(fù)位端輸入的相鄰下一級(jí)移位寄存器的柵極驅(qū)動(dòng)信號(hào)輸出端輸出高電平時(shí)控制所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端輸出低電平。
[0033]實(shí)施時(shí)，所述起始模塊包括:所述起始模塊包括:第十二晶體管，柵極和第一極都接入所述起始信號(hào)，第二極與所述上拉節(jié)點(diǎn)連接；
[0034]所述移位重置模塊包括:第十三晶體管，柵極與所述移位重置端連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極接入低電平；以及，
[0035]所述輸出下拉模塊包括:第十四晶體管，柵極與所述復(fù)位端連接，第一極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極接入低電平。
[0036]本發(fā)明還提供了一種移位寄存器單元，包括:本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端、第一偏置控制端、第二偏置控制端和控制電平端;所述移位寄存器單元還包括:
[0037]第一晶體管，柵極與所述第一偏置控制端連接，第一極與所述下拉節(jié)點(diǎn)連接，第二極與所述控制電平端連接；
[0038]第二晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極與所述控制電平端連接；
[0039]第三晶體管，柵極和第一極都與所述第一偏置控制端連接，第二極與所述控制電平端連接；
[0040]第四晶體管，柵極與所述第二偏置控制端連接，第一極與所述上拉節(jié)點(diǎn)連接，第二極與所述控制電平端連接;以及，
[0041]第五晶體管，柵極與所述下拉節(jié)點(diǎn)連接，第一極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極與所述控制電平端連接。
[0042]實(shí)施時(shí)，本發(fā)明所述的移位寄存器單元還包括:第六晶體管，柵極與時(shí)鐘信號(hào)輸入端連接，第一極與所述本級(jí)柵極驅(qū)動(dòng)信號(hào)輸出端連接，第二極接入低電平。
[0043]本發(fā)明還提供了一種移位寄存器單元的驅(qū)動(dòng)方法，應(yīng)用于上述的移位寄存器單元，所述驅(qū)動(dòng)方法包括:
[0044]在每一顯示周期的反向偏置階段，反向偏置控制模塊控制第二上拉節(jié)點(diǎn)控制模塊包括的晶體管和/或下拉模塊包括的晶體管處于反向偏置狀態(tài)。
[0045]本發(fā)明還提供了一種柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)方法，每一顯示周期包括第一顯示子周期和第二顯示子周期；
[0046]所述驅(qū)動(dòng)方法包括:
[0047]在所述第一顯示子周期，控制柵極驅(qū)動(dòng)電路包括的后M級(jí)移位寄存器單元中的第二上拉節(jié)點(diǎn)控制模塊包括的晶體管和/或下拉模塊包括的晶體管處于反向偏置狀態(tài)；
[0048]在所述第二顯示子周期，控制柵極驅(qū)動(dòng)電路包括的前N級(jí)移位寄存器單元中的第二上拉節(jié)點(diǎn)控制模塊包括的晶體管和/或所述下拉模塊包括的晶體管處于反向偏置狀態(tài)；
[0049]M和N都為整數(shù)，N與M的和值等于所述柵極驅(qū)動(dòng)電路包括的移位寄存器單元的總級(jí)數(shù)。
[0050]本發(fā)明還提供了一種柵極驅(qū)動(dòng)電路的驅(qū)動(dòng)方法，每一顯示周期包括第一顯示子周期和第二顯示子周期;所述驅(qū)動(dòng)方法包括:
[0051]在所述第一顯示子周期，所述柵極驅(qū)動(dòng)電路包括的后M級(jí)移位寄存器單元包括的第一控制晶體管、第二控制晶體管、第三控制晶體管和下拉晶體管都處于反向偏置狀態(tài)；
[0052]在所述第二顯示子周期，所述柵極驅(qū)動(dòng)電路包括的前N級(jí)移位寄存器單元包括的第一控制晶體管、第二控制晶體管、第三控制晶體管和下拉晶體管都處于反向偏置狀態(tài)；
[0053]M和N都為整數(shù)，N與M的和值等于所述柵極驅(qū)動(dòng)電路包括的移位寄存器單元的總級(jí)數(shù)。
[0054]實(shí)施時(shí)，M和N相等，所述第一顯示子周期持續(xù)的時(shí)間和所述第二顯示子周期持續(xù)的時(shí)間相等。
[0055]本發(fā)明還提供了一種顯示裝置，包括柵極驅(qū)動(dòng)電路；
[0056]所述柵極驅(qū)動(dòng)電路包括多級(jí)上述的移位寄