專利名稱：半導(dǎo)體集成電路器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體集成電路器件的制造技術(shù)，特別是涉及對(duì)半導(dǎo)體集成電路器件的制造工序中的曝光技術(shù)用之有效的技術(shù)。
背景技術(shù)：
半導(dǎo)體集成電路器件的曝光工序，是采用經(jīng)由掩模向晶片上的光刻膠膜照射從曝光光源發(fā)射出來的光的辦法，向光刻膠膜上復(fù)制所希望的圖形的工序。在可以在該曝光工序中使用的通常的掩模中，用遮光圖形和透光圖形形成集成電路圖形的原圖。通常的掩模的遮光圖形由例如鉻(Cr)等這樣的金屬膜形成。然而，近些年來，在半導(dǎo)體集成電路器件中，現(xiàn)狀是圖形的微細(xì)化日益進(jìn)展，要求提高晶片上的光刻膠膜中的圖形的分辨率，因而就不得不使用像相移掩?；騉PC(Optical Proximity Correction)掩模等這樣的超分辨掩模。相移掩模是一種用對(duì)透過光的相位進(jìn)行調(diào)制的辦法提高分辨率而研究出來的掩模。作為相移掩模之一的半色調(diào)型的相移掩模，是一種在掩模基板上形成光透射率約4到6％左右的半透明膜(或半遮光膜)，使相位反轉(zhuǎn)180度來提高分辨率的掩模。
另外，關(guān)于掩模，例如，在日本專利中請(qǐng)公開特開平9-211837號(hào)公報(bào)中有所記載，公開了在半色調(diào)移相器上設(shè)置有使之炭化來提高遮光性的光刻膠膜的圖形。此外，例如，在特開平6-347994號(hào)公報(bào)中，公開了在半色調(diào)型的相移掩模中，在與設(shè)置在半遮光區(qū)域上的光透過區(qū)域相鄰的缺陷區(qū)域上，選擇性地設(shè)置遮光體的技術(shù)。此外，例如，在特開平9-80741號(hào)公報(bào)中，公開了在半色調(diào)相移掩模的中空缺陷區(qū)域上設(shè)置遮光體的技術(shù)。此外，例如，在特開平5-28937號(hào)公報(bào)中，公開了利用通常的電子束感應(yīng)光刻膠膜或光感應(yīng)光刻膠膜對(duì)ArF準(zhǔn)分子激光可形成0％透射率這個(gè)事實(shí)，用光刻膠膜構(gòu)成掩?；迳系恼诠鈭D形的技術(shù)。
然而，近些年來，在半導(dǎo)體集成電路器件中，基于伴隨著電路性能的提高要求，存在著制造一個(gè)半導(dǎo)體集成電路器件所需要的掩?？倲?shù)增加的傾向，或伴隨著集成電路圖形的微細(xì)化要求不得不使用上述超圖像分辨掩模等的情況，存在著掩模在半導(dǎo)體集成電路器件的制造時(shí)間中所占的制造時(shí)間不斷地增大，妨礙半導(dǎo)體集成電路器件的交貨期縮短的問題。特別是在相移型的相移掩模中，與通常的掩模比較，存在著在掩模制造(包括檢查工序)方面花費(fèi)時(shí)間的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供可以縮短半導(dǎo)體集成電路器件的TAT(Turn Around Time，周轉(zhuǎn)時(shí)間)的技術(shù)。
在本申請(qǐng)中所公開的發(fā)明之內(nèi)，代表性的發(fā)明的概要如下。
就是說，本發(fā)明的半導(dǎo)體集成電路器件的制造方法具有這樣的步驟用由對(duì)于曝光光具有遮光性的光刻膠膜構(gòu)成的圖形，選擇性地剩下在使透過光的相位反轉(zhuǎn)的半色調(diào)膜上形成了開口的多個(gè)開口圖形之內(nèi)的所希望的開口圖形的辦法制作的掩模，利用使用上述掩?？s小投影曝光裝置，形成所希望的半導(dǎo)體集成電路器件的圖形。
此外，本發(fā)明的半導(dǎo)體集成電路器件的制造方法具有準(zhǔn)備淀積在掩?；迳系念A(yù)定的區(qū)域的半色調(diào)膜中，在布線通道的全部網(wǎng)格交點(diǎn)上，配置用于形成孔圖形的多個(gè)開口圖形的第1掩模的步驟；采用在上述第1掩模上，形成由對(duì)于曝光光具有遮光性的光刻膠膜構(gòu)成的圖形的辦法，制作選擇在上述多個(gè)開口圖形之內(nèi)的在電路形成中使用的開口圖形的第2掩模的步驟；利用使用上述第2掩模的縮小投影曝光處理向晶片上的光刻膠膜復(fù)制所希望的孔圖形的步驟。
本發(fā)明的上述以及其它的目的和新的特征，將從本說明書的敘述以及附圖弄清楚。


圖1是形成了作為本發(fā)明的一個(gè)實(shí)施形式的半導(dǎo)體集成電路器件的半導(dǎo)體芯片的整體俯視圖。
圖2是圖1中的內(nèi)部電路區(qū)域的一個(gè)例子的主要部分放大俯視圖。
圖3是圖2的X1-X1線的剖面圖。
圖4是圖1中的內(nèi)部電路區(qū)域的一個(gè)例子的主要部分放大俯視圖。
圖5是圖4的X2-X2線的剖面圖。
圖6是表示布局設(shè)計(jì)上的布線通道的網(wǎng)格線的說明圖。
圖7是把孔圖形和布線配置在圖6的布線通道上的情況下的一個(gè)例子的說明圖。
圖8是把表示布線通道的網(wǎng)格重疊到圖4的一群基本單元上而表示的說明圖。
圖9是本發(fā)明的一個(gè)實(shí)施形式的掩模的制造流程圖。
圖10是本發(fā)明的一個(gè)實(shí)施形式的掩模制造工序中的標(biāo)準(zhǔn)掩模的整體俯視圖。
圖11是圖10的X3-X3線的剖面圖。
圖12是用來復(fù)制圖10的標(biāo)準(zhǔn)掩模的內(nèi)部電路區(qū)域的區(qū)域的主要部分放大俯視圖。
圖13是圖12的X4-X4線的剖面圖。
圖14是接在圖10之后的掩模制造工序中的標(biāo)準(zhǔn)掩模的整體俯視圖。
圖15圖14的X5-X5線剖面圖。
圖16是用來復(fù)制圖14的標(biāo)準(zhǔn)掩模的內(nèi)部電路區(qū)域的區(qū)域的主要部分放大俯視圖。
圖17是圖16的X6-X6線剖面圖。
圖18是表示圖17的變形例的標(biāo)準(zhǔn)掩模的主要部分放大俯視圖。
圖19是圖18的X7-X7線剖面圖。
圖20是掩模中在內(nèi)部電路區(qū)域的復(fù)制孔圖形的區(qū)域內(nèi)需要的開口圖形配置例的說明圖。
圖21是掩模中在內(nèi)部電路區(qū)域的復(fù)制孔圖形的區(qū)域內(nèi)需要的開口圖形配置例的說明圖。
圖22是標(biāo)準(zhǔn)產(chǎn)品中的孔利用率的一個(gè)例子的說明圖。
圖23是作為本發(fā)明的一個(gè)實(shí)施形式的掩模的一個(gè)例子的全體俯視圖。
圖24是圖23的X8-X8線的剖面圖。
圖25圖23的內(nèi)部電路區(qū)域的復(fù)制孔圖形的區(qū)域的主要部分放大俯視圖。
圖26是圖25的X9-X9線的剖面圖。
圖27是圖23的掩模的曝光光的相位調(diào)整效果的說明圖。
圖28是基于圖23的掩模的曝光光的相位調(diào)整效果的光強(qiáng)度分布的說明圖。
圖29是基于圖23的掩模的曝光光的相位調(diào)整效果的光強(qiáng)度分布的說明圖。
圖30是圖23的掩模的對(duì)曝光光具有遮光性的光刻膠圖形的配置的說明圖。
圖31是在圖9的圖形復(fù)制工序時(shí)的標(biāo)準(zhǔn)掩模的區(qū)域的與上述圖16相同部位的俯視圖。
圖32是圖31的X10-X10線剖面圖。
圖33是在圖9的顯影工序后的掩模的區(qū)域的與上述圖25相同部位的俯視圖。
圖34是圖33的X11-X11線剖面圖。
圖35是在作為本發(fā)明的一個(gè)實(shí)施形式的半導(dǎo)體器件的制造方法中使用的曝光裝置的一個(gè)例子的說明圖。
圖36是圖35的曝光裝置的說明圖。
圖37是圖36的處理時(shí)的晶片的主要部分放大俯視圖。
圖38的接在圖3 7之后的顯影工序后的晶片的主要部分剖面圖。
圖39是構(gòu)成本發(fā)明的另一個(gè)實(shí)施形式的半導(dǎo)體集成電路器件的半導(dǎo)體芯片的一個(gè)例子的整體俯視圖。
圖40是把圖39的半導(dǎo)體芯片的孔圖形復(fù)制到晶片上時(shí)使用的掩模的一個(gè)例子的整體俯視圖。
圖41是構(gòu)成圖40的掩模的標(biāo)準(zhǔn)掩模的一個(gè)例子的整體俯視圖。
圖42是本發(fā)明的再一個(gè)實(shí)施形式的掩模的主要部分放大俯視圖。
圖43是圖42的X12-X12線剖面圖。
圖44是圖42的X13-X13線剖面圖。
圖45是孔圖形的微細(xì)加工時(shí)的OPC規(guī)則的說明圖。
圖46是作為本發(fā)明的另一個(gè)實(shí)施形式的掩模的主要部分放大俯視圖。
圖47是圖46的X14-X14線剖面圖。
圖48是作為本發(fā)明的另一個(gè)實(shí)施形式的標(biāo)準(zhǔn)掩模的主要部分放大俯視圖。
圖49是圖48的標(biāo)準(zhǔn)掩模的主要部分放大俯視圖。
圖50是作為本發(fā)明的另一個(gè)實(shí)施形式的掩模的主要部分放大剖面圖。
圖51是作為本發(fā)明的再一個(gè)實(shí)施形式的掩模的主要部分放大剖面圖。
圖52是作為本發(fā)明的另一個(gè)實(shí)施形式的標(biāo)準(zhǔn)掩模的全體放大俯視圖。
圖53是圖52的X15-X15線剖面圖。
具體實(shí)施例方式
在詳細(xì)地說明本發(fā)明之前，首先說明術(shù)語的意義。
1、所謂晶片，指的是在半導(dǎo)體集成電路的制造中使用的硅單晶襯底(半導(dǎo)體晶片或半導(dǎo)體集成電路晶片，一般地說，大體上是平面圓形形狀)、藍(lán)寶石襯底、玻璃襯底、其它的絕緣、半絕緣或半導(dǎo)體襯底等以及它們的復(fù)合襯底。
2、所謂器件面，指的是晶片的主面而且在該面上將要用光刻形成與多個(gè)芯片區(qū)域?qū)?yīng)的器件圖形的面。
3、掩模，是描繪有圖形原畫的基板的總稱，包括形成了圖形的原有尺寸的數(shù)倍的圖形的原版。可以在使用可見光、紫外光等的曝光裝置中使用。
4、通常的掩模(金屬掩?；蜚t掩模)，指的是在透明的掩?；迳希美玢t(Cr)等金屬構(gòu)成的遮光圖形和光透過圖形形成了掩模圖形的一般性的掩模。
5、半色調(diào)型相移掩模，是相移掩模的一種，是兼用作移相器和遮光膜的半色調(diào)膜的透射率大于1％小于40％，且具有與無該掩模的部分進(jìn)行比較時(shí)的相移量使光的相位進(jìn)行反轉(zhuǎn)的半色調(diào)移相器的相移掩模。
6、光刻膠掩?；蚬饪棠z遮光體掩模，在本專利申請(qǐng)中，所說的光刻膠掩模，一般地說指的是用電子束(離子束)或光(真空紫外、遠(yuǎn)紫外、近紫外等的紫外線、可見光)等的能束描畫或光刻的手法使以感光性光刻膠為基礎(chǔ)的膜感光以在掩模基板上形成圖形的掩模。作為遮光膜來說，將屏蔽真空紫外、遠(yuǎn)紫外、近紫外等的紫外線、可見光的全部或一部分。感光性是上述樹脂自身的屬性(但是，若有必要，有時(shí)候還要添加進(jìn)光吸收劑或光散射物質(zhì))，假定以鹵化銀等的添加組成物構(gòu)成感光性的主體的乳膠狀掩模等，作為原則，不與這里所說的光刻膠掩模對(duì)應(yīng)。就是說，并不是在顯影后才發(fā)揮所希望的遮光性的掩模，而是在顯影之前，或者在涂敷(等)到掩?；迳系哪且粫r(shí)刻就具有遮光性的掩模。但是，不言而喻，包括上述那些在內(nèi)不允許含有各種的添加物。光刻膠，一般地說，雖然是以有機(jī)樹脂為主要的樹脂成分的光刻膠，但是卻允許添加無機(jī)物。
7、在半導(dǎo)體的領(lǐng)域內(nèi)紫外線如下那樣地進(jìn)行分類。把波長(zhǎng)小于400nm左右大于50nm左右的叫做紫外線，把大于300nm的叫做近紫外線，把小于300nm大于200nm的叫做遠(yuǎn)紫外線。另外，本專利申請(qǐng)的實(shí)施形式，不言而喻，在由小于250nm大于200nm的KeF準(zhǔn)分子激光形成的遠(yuǎn)紫外區(qū)域中，也是可能的。此外，在小于100nm大于50nm的紫外線的短波長(zhǎng)一端區(qū)域，和從400nm左右到500nm左右的可見短波長(zhǎng)一端區(qū)域中應(yīng)用本發(fā)明的原理，也同樣是可能的。
8、在說‘遮光(遮光區(qū)域、遮光膜、遮光圖形等)’時(shí)，表明在向該區(qū)域照射的曝光光之內(nèi)，具有使小于40％的曝光光透過的光學(xué)特性。一般地說，使用從數(shù)％到小于30％的遮光區(qū)域、遮光膜、遮光圖形等。特別是，在取代現(xiàn)有的鉻掩模使用的二進(jìn)制掩模(或二進(jìn)制遮光圖形)的情況下，其遮光區(qū)域的透射率大體上是0，就是說，是小于1％，理想地說小于0.5％，進(jìn)一步實(shí)際地說小于0.1％。另一方面，在說‘透明(透明膜、透明區(qū)域)’時(shí)，表明具有使向該區(qū)域照射的曝光光之內(nèi)60％以上透過的光學(xué)特性。透明區(qū)域的透射率大體上為100％，就是說，為90％以上，理想地說為99％以上。
9、關(guān)于掩模遮光材料在說‘金屬’時(shí)，指的是鉻、氧化鉻、其它的金屬的同樣的化合物，廣義地說包括含有金屬元素的單體、化合物、復(fù)合體等且具有遮光作用的材料。
10、所謂光刻膠膜，一般地說，其構(gòu)成為以有機(jī)溶劑、基底樹脂和感光劑為主要成分再加上其它的成分。指的是感光劑借助于紫外線或電子束等這樣的曝光光產(chǎn)生光化學(xué)反應(yīng)，由該光化學(xué)反應(yīng)得到的生成物，或者借助于由該光化學(xué)反應(yīng)得到的生成物成為催化劑的反應(yīng)，使基底樹脂向顯影液中溶解的溶解速度發(fā)生很大變化，借助于曝光或曝光后進(jìn)行的顯影來形成圖像的膜。把曝光部分的顯影液向基底樹脂中溶解的溶解速度從小向大變化的光刻膠膜叫做正型的光刻膠，把曝光部分的顯影液向基底樹脂中溶解的溶解速度從大向小變化的光刻膠膜叫做負(fù)型的光刻膠。在一般的光刻膠膜中，在主成分中不含無機(jī)材料，但是，作為例外把含有Si的光刻膠膜也包括在該光刻膠膜之內(nèi)。一般的光刻膠膜和感光性SOG(旋涂玻璃)之間的不同是這一點(diǎn)在感光性SOG的情況下，在主成分中含有Si-O或Si-N等，該部分是無機(jī)材料。感光性SOG的主骨架，是SiO2。是有機(jī)還是無機(jī)的不同，由末端部分是否結(jié)合有CH3等來決定。一般來說，形成有機(jī)末端者是穩(wěn)定的，使用得很廣，但是，有機(jī)或無機(jī)的任何一者都是可能的，與感光性SOG的主要部分無關(guān)。
11、在說半導(dǎo)體集成電路器件時(shí)，指的不僅僅是在硅晶片或藍(lán)寶石襯底等之類的半導(dǎo)體或絕緣體襯底上制作的集成電路，除了已特別明示出不是這樣的情況的意思之外，定為還包括TFT(薄膜晶體管)和STN(超扭曲向列)液晶那樣的在玻璃等之類的其它的絕緣基板上制作的集成電路。
12、孔圖形，指的是在晶片上具有等于或小于曝光波長(zhǎng)的二維尺寸的接觸孔、通孔等的微細(xì)圖形。一般地說，在掩模上是正方形或接近于正方形的長(zhǎng)方形，或八角形等的形狀，而在晶片上則多接近于圓形。
13、線圖形，指的是在晶片上形成布線等的帶狀的圖形。
14、單元型集成電路，指的是使用單元庫(kù)設(shè)計(jì)方式的集成電路。指的是采用從適宜的庫(kù)中調(diào)出電路單元的辦法，使得在設(shè)計(jì)電路單元布局區(qū)域的半專用IC中，可以在標(biāo)準(zhǔn)單元中混合有決(高功能化的宏單元)，用采用階層設(shè)計(jì)概念的方式得到的IC。
15、IP(知識(shí)產(chǎn)權(quán))，指的是可以把已經(jīng)設(shè)計(jì)完畢，操作已得到確認(rèn)的電路功能塊作為設(shè)計(jì)資產(chǎn)進(jìn)行再利用的電路塊或功能塊。具體地說，有宏單元(Macro Cell)。
16、宏單元，指的是比基本單元功能更高、規(guī)模更大的特定用途的電路塊或功能塊。可以分類為掩模圖形已確定的硬宏單元，和一直到用網(wǎng)絡(luò)列表表現(xiàn)之前，每當(dāng)進(jìn)行設(shè)計(jì)時(shí)，庫(kù)信息都要生成掩模圖形的軟宏單元。在宏單元中，有表示小規(guī)模邏輯門電路且高度恒定的標(biāo)準(zhǔn)單元(又叫poly cell)，具有規(guī)則的布局構(gòu)造借助于組件產(chǎn)生器根據(jù)輸入?yún)?shù)自動(dòng)生成的RAM(隨機(jī)存取存儲(chǔ)器)、ROM(只讀存儲(chǔ)器)、PLA(可編程邏輯陣列)、乘法器、加法器或數(shù)據(jù)通路等這樣的組件單元，CPU(中央處理單元)，模擬單元，輸入輸出(I/O)單元等。宏單元，在設(shè)計(jì)系統(tǒng)(計(jì)算機(jī)等)中，除了掩模圖形信息之外，作為單元庫(kù)，還登錄有用來進(jìn)行自動(dòng)配置布線的單元框和端子信息，用來進(jìn)行模擬的功能模型、邏輯模型和延遲參數(shù)等這樣的信息等，在進(jìn)行模擬時(shí)等的情況下，可以從單元庫(kù)中簡(jiǎn)單地調(diào)出來使用。作為上述RAM的例子，有DRAM(動(dòng)態(tài)RAM)、SRAM(靜態(tài)RAM)或FRAM(鐵氧RAM)等。此外，作為ROM的例子，有掩模ROM、閃速存儲(chǔ)器(EEPROM)等。
17、所謂布線網(wǎng)格，是表示配置布線的路徑(布線通道)的線，由彼此垂直的多條布線網(wǎng)格線構(gòu)成。另外，有布線網(wǎng)格和宏單元的邊界一致的類型，也有不一致的類型。前者，由于可以在布線網(wǎng)格與宏單元的邊界上配置布線，故可以改善布線容易性。后者，由于可以減小單元尺寸，故可以縮小半導(dǎo)體芯片的尺寸。
在以下的實(shí)施形式中，為了方便起見，在需要時(shí)，要分割成多個(gè)部分或多個(gè)實(shí)施形式進(jìn)行說明，但是除了特別說明的情況之外，這些部分或?qū)嵤┬问奖舜瞬]有什么關(guān)系，處于一方是另一方的一部分或全部的變形例、細(xì)節(jié)或補(bǔ)充說明等的關(guān)系。
此外，在以下的實(shí)施形式中，在談及要素的數(shù)量等(包括個(gè)數(shù)、數(shù)值、量、范圍等)的情況下，除了特別說明的情況和原理上已清楚地限定于特定的數(shù)的情況等之外，也可以大于或小于特定的數(shù)而不限于該特定的數(shù)。
再有，在以下的實(shí)施形式中，其構(gòu)成要素(也包括要素步驟等)除了已特別明示的情況和原理上被認(rèn)為顯然是必須的情況等之外，當(dāng)然并不是非如此不可。
同樣，在以下的實(shí)施形式中，在談及構(gòu)成要素的形狀、位置關(guān)系等時(shí)，除了已特別明示的情況和原理上被認(rèn)為不是這樣的情況等之外，定為包括實(shí)質(zhì)上與該形狀近似或類似的形狀等。這種情況對(duì)于上述數(shù)值和范圍來說也是同樣的。
此外，在用來說明本實(shí)施形式的全部附圖中那些具有相同功能的部分都賦予相同標(biāo)號(hào)而省略其反復(fù)的說明。
此外，在本實(shí)施形式中使用的圖面中，即便是俯視圖，為了便于看圖，有時(shí)候也要加上陰影線。
此外，在本實(shí)施形式中，把代表場(chǎng)效應(yīng)晶體管的MIS FET簡(jiǎn)寫為MIS，把P溝型的MIS FET簡(jiǎn)寫為pMIS，把n溝型的MIS FET簡(jiǎn)寫為nMIS。
以下，根據(jù)附圖詳細(xì)地說明本發(fā)明的實(shí)施形式。
(實(shí)施形式1)本實(shí)施形式1的半導(dǎo)體集成電路器件，例如是CMIS門陣列。圖1示出了構(gòu)成該半導(dǎo)體集成電路器件的半導(dǎo)體芯片(以下，簡(jiǎn)稱為芯片)1C的整體俯視圖。該芯片1C，把例如平面四角形形狀的硅單晶小片構(gòu)成為元件形成襯底，在其主面(器件面)中央的內(nèi)部電路區(qū)域(邏輯電路區(qū)域、第1邏輯電路區(qū)域)CA上，沿著X方向和與之垂直的Y方向等間隔地排列鋪滿多個(gè)基本單元。就是說，本實(shí)施形式1的門陣列，是叫做所謂的全面鋪滿型(SOGSea of Gate)或無通道型的門陣列。但是，本發(fā)明，可以有種種的應(yīng)用而不限于在SOG型中應(yīng)用，例如也可以在沿著Y方向把基本單元列(其構(gòu)成為沿著X方向排列配置多個(gè)基本單元2)和布線通道區(qū)域交替地配置在內(nèi)部電路區(qū)域上的一般的門陣列或除了基本單元2之外還把ROM或RAM等也配置在內(nèi)部電路區(qū)域上的、所謂的復(fù)合型門陣列(或單元型集成電路)中應(yīng)用。各個(gè)基本單元2，是具有可以構(gòu)成基本邏輯電路(例如OR電路、NOR電路、AND電路、ANAD電路、異或電路或反相器電路)的1個(gè)或多個(gè)元件的單位區(qū)域。
在芯片1C的主面上，在內(nèi)部電路區(qū)域CA的四邊外周上，配置外圍電路區(qū)域I/O。在各個(gè)外圍電路區(qū)域I/O上，沿著內(nèi)部電路區(qū)域CA的四邊配置多個(gè)輸入輸出單元3和外部端子4。該輸入輸出單元3，是含有用來構(gòu)成輸出電路或輸入輸出雙向電路等這樣的輸入輸出電路或保護(hù)二極管或保護(hù)電阻等這樣的靜電破壞防止電路的元件的單位區(qū)域。該輸入電路，具有使來自芯片1C的外部的電源電壓或電信號(hào)變成為與芯片1C的內(nèi)部電路平衡的狀態(tài)的功能，輸出電路具有不使之衰減地把在芯片1C的內(nèi)部形成的電信號(hào)傳送給芯片1C的外部的作為目的的電子裝置的功能。此外，外部端子4，是接合鍵合絲或突點(diǎn)電極的部分，通過外部端子4進(jìn)行在芯片1C的內(nèi)外之間進(jìn)行的電源電壓或電信號(hào)的授受。另外，外部端子4，由例如平面四角形形狀的導(dǎo)體膜構(gòu)成，并配置在每一個(gè)輸入輸出單元3上。
圖2是內(nèi)部電路區(qū)域CA的主要部分放大俯視圖，圖3是圖2的X1-X1線的剖面圖。在這里，基本單元2，例示的是具有2個(gè)pMISQp和2個(gè)nMISQn的構(gòu)成?？梢杂迷損MISQp和nMISQn形成CMIS(互補(bǔ)MIS)電路。基本單元2內(nèi)的每一個(gè)pMISQp和nMISQn都具有有源區(qū)域L和配置成對(duì)之進(jìn)行交叉的帶狀的2個(gè)柵極電極G的圖形。具有這樣的圖形的基本單元2沿著X、Y方向反復(fù)重復(fù)配置。在圖1的內(nèi)部區(qū)域CA上，沿著Y方向交替地配置沿著X方向延伸的n阱NWL和p阱PWL的帶狀的圖形。把上述pMISQp配置在n阱NWL區(qū)域內(nèi)，把nMISQn配置在p阱PWL區(qū)域內(nèi)。n阱NWL和p阱PWL可采用使從構(gòu)成芯片1C的元件形成襯底(以下，簡(jiǎn)稱為襯底)1S的主面到所希望的深度含有所希望的雜質(zhì)的辦法形成。在n阱NWL中，含有例如磷或砷，在p阱PWL中，含有例如硼。襯底1S，例如由p型硅單晶構(gòu)成，在其主面上，例如形成有溝型的隔離部分(SGI(Shallow Groove Isolation)或STI(Shallow Trench Isolation))5。該隔離部分5，例如，可以采用向在襯底1S的厚度方向上挖成的溝內(nèi)，埋入由氧化硅(二氧化硅等)膜構(gòu)成的絕緣膜的辦法構(gòu)成，平面性地界定上述有源區(qū)域L。另外，該隔離部分并不限于溝型，例如，也可以用硅局部氧化(LOCOS)法形成的場(chǎng)絕緣膜構(gòu)成。
上述基本單元2的2個(gè)pMISQp、Qp，具有源極和漏極用的p型半導(dǎo)體區(qū)域6P、柵極絕緣膜7、柵極電極G。在半導(dǎo)體區(qū)域6P內(nèi)含有例如硼。在半導(dǎo)體區(qū)域6P之內(nèi)，在彼此平行地相鄰的柵極電極G、G間的中央的半導(dǎo)體區(qū)域6P成為在2個(gè)pMISQp、Qp內(nèi)共享的區(qū)域。另外，為了抑制熱載流子，也可以采用使配置在該MIS的溝道一側(cè)的低雜質(zhì)濃度區(qū)域，和與之電連接起來、與溝道僅僅分開一個(gè)低雜質(zhì)濃度區(qū)域的位置上形成的高雜質(zhì)濃度區(qū)域構(gòu)成半導(dǎo)體區(qū)域6P的、所謂的LDD(輕摻雜漏極)構(gòu)造。此外，為了抑制源極 漏極間的穿通，也可以在半導(dǎo)體區(qū)域6P的溝道一側(cè)端部附近在距襯底1S預(yù)定的深度的位置上設(shè)置導(dǎo)電類型與半導(dǎo)體區(qū)域6P不同的半導(dǎo)體區(qū)域。
上述基本單元2的2個(gè)nMISQn、Qn，具有源極和漏極用的n型半導(dǎo)體區(qū)域6N、柵極絕緣膜7、柵極電極G。在半導(dǎo)體區(qū)域6N內(nèi)，含有例如磷(P)或砷(As)。與pMISQp同樣，基本單元的中央的半導(dǎo)體區(qū)域6P成為在2個(gè)nMISQn、Qn內(nèi)共享的區(qū)域。另外，在nMISQn的情況下，既可以與pMISQp同樣，作成為L(zhǎng)DD構(gòu)造，也可以作成為設(shè)置用于抑制源極 漏極間的穿通的p型的半導(dǎo)體區(qū)域的構(gòu)造。
nMISQn和pMISQp的柵極絕緣膜7，例如由硅氧化膜構(gòu)成。此外，也可以用氧氮化膜(SiON膜)形成。借助于此，就可以抑制柵極絕緣膜7中的界面能級(jí)的發(fā)生，此外，由于同時(shí)還可以減少柵極絕緣膜7中的電子陷阱，故可以提高柵極絕緣膜10的熱載流子耐性。得益于此，可以提高nMISQn和pMISQp的動(dòng)作可靠性。
nMISQn和pMISQp的柵極電極G，可以采用中介例如氮化鈦(TiN)或氮化鎢(WN)等這樣的勢(shì)壘金屬膜地從下層開始依次向例如n型的低電阻多晶硅膜上淀積鎢(W)等這樣的金屬膜的辦法形成(所謂的多晶硅金屬構(gòu)造)。該勢(shì)壘金屬膜，在直接向低電阻多晶硅膜上重疊上鎢膜的情況下，具有防止歸因于制造工藝中的熱處理在其接觸部分上形成硅化物等的功能。采用作成為多晶硅金屬構(gòu)造的辦法，可以減小柵極電極G的電阻，可以提高門陣列的動(dòng)作速度。但是，柵極電極G并不限于多晶硅金屬構(gòu)造，例如，既可以用多晶硅的單體膜形成，也可以作成為采用向低電阻多晶硅膜上淀積鎢硅化物等這樣的硅化物膜的辦法構(gòu)成的、所謂的多硅化物(polycide)構(gòu)造。柵極電極G的長(zhǎng)邊方向兩個(gè)端部(與有源區(qū)域L的外周的隔離區(qū)域重疊的位置)上形成寬度寬的部分，在這里配置與上層布線之間的接觸孔。此外，nMISQn和pMISQp的柵極電極G，可以用彼此相等的尺寸，用利用相同光刻技術(shù)和干法刻蝕技術(shù)進(jìn)行的圖形化工序形成。雖然沒有什么特別限定，但是，nMISQn和pMISQp的柵極電極G的柵極長(zhǎng)度，例如約為0.14微米左右。但是，基本單元的構(gòu)成，并不限定于上述的構(gòu)成，可以有種種的變更。例如，也可以在1個(gè)基本單元2內(nèi)配置柵極寬度相對(duì)地小的MIS和柵極寬度相對(duì)地大的MIS的等，在1個(gè)基本單元2內(nèi)配置柵極電極尺寸不同的MIS。歸因于此，例如，在想要把驅(qū)動(dòng)電流小的MIS(柵極寬度相對(duì)地小的MIS)連接到用驅(qū)動(dòng)電流大的MIS(柵極寬度相對(duì)地大的MIS)構(gòu)成的邏輯電路的輸入上的情況下，就可以用短的布線路徑實(shí)現(xiàn)這種連接。這樣的柵極電極G，用襯底1S的主面上的絕緣膜8a覆蓋起來。
圖4示出了接觸孔CNT的配置的一個(gè)例子，圖5示出了圖4的X2-X2線的剖面圖。在絕緣膜8a上形成有接觸孔(孔圖形)CNT。接觸孔CNT被配置得重疊到柵極電極G的寬度寬的部分和半導(dǎo)體區(qū)域6P、6N上。在這里例示出了可以連接到基本單元2上的所有的接觸孔CNT。實(shí)際上，在每一種產(chǎn)品中接觸孔CNT的配置常常不同。柵極電極G的寬度寬的部分或半導(dǎo)體區(qū)域6P、6N的一部分，從各個(gè)接觸孔CNT的底部露了出來。在門陣列的情況下，如上所述，多個(gè)基本單元2的圖形作為共通圖形制作在襯底1S內(nèi)。然后，采用用孔圖形(接觸孔CNT或貫通孔)和布線把該多個(gè)基本單元2間連接起來的辦法，形成所希望的邏輯電路。就是說，取決于孔圖形和布線的布局的做法的不同，可以形成種種的邏輯電路。孔圖形和布線，在布局設(shè)計(jì)上，被配置在網(wǎng)格線上。
圖6示出了表示布局設(shè)計(jì)上的布線通道的網(wǎng)格線GLx、GLy的說明圖。網(wǎng)格線GLx，表示在X方向上延伸的布線通道，沿著Y方向等步距排列地配置有多個(gè)。網(wǎng)格線Gly，表示在對(duì)網(wǎng)格線GLx垂直的方向上延伸的布線通道，沿著X方向等步距排列地配置有多個(gè)。如上所述，基本單元2由于等間隔地反復(fù)重復(fù)配置，把它們連接起來的孔圖形和布線，也將配置在等步距地排列著的網(wǎng)格線GLx、GLy上。圖7示出了把孔圖形(接觸孔CNT和通孔Via1、Via2)和布線M1、M2、M3配置到圖6的布線通道上的情況的一個(gè)例子。布線M1、M2、M3沿著網(wǎng)格線GLx、GLy配置，接觸孔CNT和通孔Via1、Via2，也被稱之為貫通孔，是把不同的布線間電連接起來的孔圖形。通孔Via1是把布線M1、M2連接起來的孔圖形。而通孔Via2是把布線M2、M3連接起來的孔圖形。圖8示出了把表示布線通道的網(wǎng)格線GLx、GLy重疊到一群基本單元2上的情況。接觸孔CNT，配置在網(wǎng)格線GLx、GLy的交點(diǎn)之內(nèi)那些可以與基本單元2連接的地方上。
下面，用圖10到圖34沿著圖9的掩模制造流程說明在這樣的門陣列的制造工序(曝光工序)中使用的本實(shí)施形式1的掩模的制造方法。
首先，說明標(biāo)準(zhǔn)掩模的制作工序(圖9的工序100到105)。圖10是本實(shí)施形式1的掩模制造工序中的標(biāo)準(zhǔn)掩模(第1掩模)MH的整體俯視圖。圖11是圖10的X3-X3線的剖面圖，圖12是用來復(fù)制圖10的標(biāo)準(zhǔn)掩模MH的內(nèi)部電路區(qū)域的區(qū)域的主要部分放大俯視圖，圖13是圖12的X4-X4線的剖面圖。
在本實(shí)施形式1中，以在把上述接觸孔CNT復(fù)制到晶片上時(shí)使用的掩模為例進(jìn)行說明。首先，準(zhǔn)備平面四角形形狀的平板狀的掩模基板10(圖9的工序100)。掩?；?0，例如由對(duì)曝光光透明的合成石英玻璃板構(gòu)成，具有第1主面和其相反面(背面)一側(cè)的第2主面。接著，向該掩模基板10的第1主面上，淀積例如半色調(diào)膜11(圖9的工序101)。半色調(diào)膜11也被稱之為半透明膜或半遮光膜，具有使曝光光的透射率減少到大于1％小于40％的功能，而且，還具有使透過半色調(diào)膜11的光的相位，對(duì)于透過沒有半色調(diào)膜11的光透過區(qū)域的光的相位反轉(zhuǎn)180度的功能。在本實(shí)施形式1中，作為半色調(diào)膜11，用濺射法等淀積曝光光(例如KrF)的透射率例如為1到6％左右，厚度為例如50到100nm左右的鉬硅化物(MoSi)。但是，半色調(diào)膜11的材料，并不限定于此，可以有種種的變更，例如，可以使用氧氮化鉻(CrON)或鉻(Cr)。在該情況下，要進(jìn)行厚度調(diào)整以便使曝光光的透射率減少到上述那樣。然后，用涂敷法等向半色調(diào)膜11上淀積感電子束光刻膠膜，在把開口圖形描畫到其上之后，經(jīng)顯影等形成感電子束光刻膠圖形。接著，采用以該感電子束光刻膠圖形為刻蝕掩模，刻蝕從那里露出來的半色調(diào)膜11的辦法，形成開口圖形12a到12c。然后，除去感電子束光刻膠圖形制作成標(biāo)準(zhǔn)掩模MH(圖9的工序102)。接著，對(duì)該標(biāo)準(zhǔn)掩模MH，就例如黑缺陷和白缺陷的有無、透過光的相位差的良否進(jìn)行檢查(圖8的工序103)。檢查的結(jié)果，在發(fā)現(xiàn)了可修正的缺陷的情況下，就進(jìn)行修正處理(圖9的工序104a)，修正后進(jìn)行再次檢查。在檢查工序中已合格的標(biāo)準(zhǔn)掩模MH被運(yùn)走進(jìn)行存儲(chǔ)(圖9的工序104b、105)。
這樣地制作成的標(biāo)準(zhǔn)掩模MH，是可以在種種的產(chǎn)品的孔圖形的形成中通用的通用掩模，其基本構(gòu)成，是半色調(diào)型的相移掩模。標(biāo)準(zhǔn)掩模MH的第1主面，例如具有4個(gè)區(qū)域A1、A2、A3、A4。最外周的用框線圍起來的四角形形狀的區(qū)域A1，表示上述芯片1C的圖形的復(fù)制區(qū)域。該區(qū)域A1內(nèi)的中央的四角形形狀的區(qū)域(第1區(qū)域)A2，表示上述內(nèi)部電路區(qū)域CA的孔圖形的復(fù)制區(qū)域。在該區(qū)域A2上，有規(guī)則地鋪滿那樣地排列配置平面四角形形狀的多個(gè)開口圖形12a。該開口圖形12a，是復(fù)制上述內(nèi)部電路區(qū)域CA內(nèi)的接觸孔CNT的圖形，在本實(shí)施形式1中，開口圖形12a被配置在與上述多個(gè)布線通道的網(wǎng)格線GLx、GLy的所有的交點(diǎn)對(duì)應(yīng)的位置上。在這里，在標(biāo)準(zhǔn)掩模MH的第1主面上，在那些網(wǎng)格線GLx、GLy的交點(diǎn)之內(nèi)的與未配置接觸孔CNT的交點(diǎn)對(duì)應(yīng)的位置上也設(shè)置開口圖形12a。采用像這樣地把開口圖形12a配置在網(wǎng)格線GLx、GLy的所有的交點(diǎn)上的辦法，由于可以維持開口圖形12a的配置的連續(xù)性，可以緩和面內(nèi)不均勻精度或疏密修正精度，故可以提高微細(xì)的開口圖形12a的形狀或尺寸等的精度。此外，由于在網(wǎng)格線GLx、GLy的所有的交點(diǎn)上都形成開口圖形12a，故也不易產(chǎn)生差異，因而可以提高標(biāo)準(zhǔn)掩模MH的成品率。但是，也可以作成為使得在位于網(wǎng)格線GLx、GLy的交點(diǎn)之內(nèi)的與上述隔離區(qū)域上的交點(diǎn)對(duì)應(yīng)的位置上，不配置開口圖形12a。
既是上述A1區(qū)域內(nèi)又是區(qū)域A2是外周的框狀的區(qū)域(第2區(qū)域)A3，表示上述外圍電路區(qū)域I/O的孔圖形的復(fù)制區(qū)域。在該區(qū)域A3內(nèi)規(guī)則地配置多個(gè)平面四角形形狀的開口圖形12b。該開口圖形12b，是復(fù)制上述外圍電路區(qū)域I/O內(nèi)的接觸孔CNT的圖形。開口圖形12b，雖然也配置在上述多個(gè)布線通道的與網(wǎng)格線GLx、GLy的交點(diǎn)對(duì)應(yīng)的位置上，但是開口圖形12b，僅僅配置在為形成外圍電路區(qū)域所必須的部位上，而不是配置在網(wǎng)格線GLx、GLy的所有的交點(diǎn)上。
上述區(qū)域A1的外周的區(qū)域(第3區(qū)域)A4，是相當(dāng)于上述芯片1C的外周的標(biāo)準(zhǔn)掩模MH自身的外圍區(qū)域。在該區(qū)域A4上雖然未形成復(fù)制集成電路圖形自身的圖形，但是，卻形成有掩模圖形用的開口圖形12c到12e。配置在區(qū)域A1的彼此相對(duì)的角部附近的開口圖形12c，是用來把在進(jìn)行掩模和晶片的位置對(duì)準(zhǔn)中使用的掩模圖形復(fù)制到晶片上的圖形。此外，開口圖形12d、12e是用來把其它的位置對(duì)準(zhǔn)、測(cè)試用或識(shí)別用的掩模圖形復(fù)制到晶片上的圖形。此外，預(yù)先在標(biāo)準(zhǔn)掩模MH的半色調(diào)膜上形成在形成后述的對(duì)曝光光具有遮光性的光刻膠膜的圖形時(shí)使用的電子束掃描裝置之間的位置對(duì)準(zhǔn)標(biāo)記用的開口圖形，也是有效的。
下面，說明在接受到掩模制作委托的訂貨后，一直到把圖形復(fù)制到對(duì)于曝光光具有遮光性的光刻膠膜上為止的工序(圖9的工序106到108)。圖14是接續(xù)在圖10之后的掩模制造工序中的標(biāo)準(zhǔn)掩模MN的整體俯視圖，圖15圖14的X5-X5線剖面圖，圖16是用來復(fù)制圖14的標(biāo)準(zhǔn)掩模MN的內(nèi)部電路區(qū)域的區(qū)域的主要部分放大俯視圖，圖17是圖16的X6-X6線剖面圖，圖18是圖17的變形例，圖19是圖18的X7-X7線剖面圖，圖20和圖21是在區(qū)域2內(nèi)需要的開口部分12a配置的一個(gè)例子的說明圖，圖22是標(biāo)準(zhǔn)產(chǎn)品中的孔利用率的一個(gè)例子的說明圖。
首先，用涂敷法向上述標(biāo)準(zhǔn)掩模MH的第1主面上淀積感電子束光刻膠膜13a。該感電子束光刻膠膜13a，對(duì)于對(duì)晶片的曝光處理時(shí)的曝光光具有遮光性，其厚度，例如為500到600nm左右(圖9的工序107)。在圖15到圖17中，示出的是已涂敷上正型的感電子束光刻膠膜13a的情況，在圖18和圖19中，示出的是已涂敷上負(fù)型的感電子束光刻膠膜13a的情況。接著，采用向該感電子束光刻膠膜13a的所希望的位置上照射電子束EB的辦法，把所希望的圖形描畫到該感電子束光刻膠膜13a上(圖9的工序109)。這時(shí)，在區(qū)域A2中，最終要作成為僅僅使所需要的開口圖形12a露出來，使不需要的開口圖形12a用感電子束光刻膠膜13a覆蓋起來。就是說，選擇需要的開口圖形12a。此外，在區(qū)域A3、A4中，要作成為最終不剩下感電子束光刻膠膜13a。這是因?yàn)?，由于在用來?fù)制外圍電路的孔圖形的區(qū)域A3中需要的開口圖形12b的配置一般地說已經(jīng)決定，故沒有必要再用光刻膠膜來選擇開口圖形的緣故。此外，還因?yàn)閰^(qū)域A4的一部分將接觸曝光裝置和掩模檢查裝置等的支持部分或表膜，故如果剩下感電子束光刻膠膜13a，則將成為異物產(chǎn)生或表膜剝離等的原因的緣故。若用該描畫處理，由于是與開口圖形12a比較起來大得多的圖形的形成，故不需要考慮微細(xì)加工等。
在圖16和圖18中，給已照射過電子束EB的曝光1區(qū)域加上了細(xì)的斜陰影線。在這里，在圖16和圖18中，示出的是要剩下相同形狀的感電子束光刻膠膜13a的圖形的情況。在圖15到圖17中，由于使用正型的感電子束光刻膠膜13a，故電子束EB的描畫區(qū)域可以借助于顯影除去。另一方面，在圖18和圖19中，由于使用的是負(fù)型的感電子束光刻膠膜13a，故電子束EB的描畫區(qū)域?qū)⑹Ｏ聛?，未照射電子束EB的區(qū)域可借助于顯影處理除去。在本實(shí)施形式1中，無論是在使用哪一種類型的感電子束光刻膠膜13a的情況下，由于都成為在區(qū)域A3、A4上最終不剩下感電子束光刻膠膜13a，故在使用正型的情況下，就向區(qū)域A3、A4的感電子束光刻膠膜3 a上照射電子束EB使得全部曝光。此外，在使用負(fù)型的情況下，則不向區(qū)域A3、A4照射電子束EB。
作為該感電子束光刻膠膜13a究竟使用正型還是使用負(fù)型，理想的是根據(jù)開口圖形12a的使用率分開使用。圖20和圖21，示出了在區(qū)域2內(nèi)需要的開口部分12a配置的一個(gè)例子。圖20示出的是需要的開口圖形12a的比率對(duì)于圖21相對(duì)地少的情況。在該情況下，由于作為上述感電子束光刻膠膜13a使用正型可以減小描畫面積，故可以提高描畫生產(chǎn)率。另一方面，圖21的情況下，需要的開口圖形12a的比率相對(duì)地多，故作為上述感電子束光刻膠膜13a使用負(fù)型可以減小描畫面積，并可以提高描畫生產(chǎn)率。在開口圖形12a(就是說，孔圖形)的使用率，取決于各個(gè)產(chǎn)品、用途、裝配率等差別很大的本實(shí)施形式1的情況下，由于可以根據(jù)開口圖形12a(孔圖形)的使用率等選擇究竟是使用正型的感電子束光刻膠膜13a還是使用負(fù)型的感電子束光刻膠膜13a，故可以用短的TAT來制作掩模而和其使用率無關(guān)。圖22，示出了例如具有0.14微米的CMIS電路的半導(dǎo)體集成電路器件的孔圖形(接觸孔CNT和通孔Via1到Via6)的孔利用率?？桌寐剩瑢?duì)于把孔圖形配置在標(biāo)準(zhǔn)掩模MH的區(qū)域A2內(nèi)的布線通道的全部交點(diǎn)上的情況來說，示出了在產(chǎn)品形成中需要使用的孔圖形所占的比率，在這里是把孔圖形的相鄰的步距與直徑之比定為2∶1進(jìn)行計(jì)算的。從該標(biāo)準(zhǔn)的產(chǎn)品的利用率約為芯片全體的1/4左右可知，在掩模制作上，使用正型的感電子束光刻膠膜13a是有利的。
在上述工序108中進(jìn)行的電子束掃描處理中，要預(yù)先使半色調(diào)膜11的一部分(標(biāo)準(zhǔn)掩模MH的最外周的一部分)連接到接地電位GND上。半色調(diào)膜11具有導(dǎo)電性，此外，由于在掩模基板10的第1主面內(nèi)，是整體地連接起來形成的，故可以使歸因于電子束照射而發(fā)生的電荷向接地電位GND逃逸，由于可以抑制或防止電荷的積累，故可以減少或防止由帶電而產(chǎn)生的位置偏移不良等的發(fā)生率。作為這時(shí)的電子束掃描方法，例如，可以采用一般的可變矩形束的向量掃描方式。但是，并不限于該方式，可以有種種的變更。例如，也可以采用一般的電子束掃描方法中的圓形束的連續(xù)掃描或向量掃描方式。此外，也可以采用部分匯總曝光方式(單元投影方式)。就是說，也可以是預(yù)先在電子束掃描裝置的成形孔闌中形成已知要進(jìn)行掃描的圖形(內(nèi)含多個(gè)開口圖形12a或開口圖形12b那樣的比較大的圖形)，用該圖形使標(biāo)準(zhǔn)掩模MH上的預(yù)定的區(qū)域匯總地進(jìn)行電子束曝光。借助于此，就可以提高描畫生產(chǎn)率。此外，在使用正型的光刻膠膜的情況中，在使區(qū)域A3、A4曝光時(shí)，也可以如下所述地進(jìn)行。首先，用對(duì)區(qū)域A2進(jìn)行遮光的那種掩模匯總地對(duì)區(qū)域A3、A4進(jìn)行紫外線曝光。接著，對(duì)區(qū)域A2用上述的電子束掃描方式向所希望的部位照射電子束EB復(fù)制所希望的圖形。借助于此，由于可以匯總地使面積大的區(qū)域A3、A4曝光，故可以提高生產(chǎn)率。此外，也可以在正型的感電子束光刻膠膜13a的涂敷的階段用掃描涂敷法僅僅向標(biāo)準(zhǔn)掩模MH的區(qū)域A2上局部地涂敷感電子束光刻膠膜13a。掃描涂敷法是一種邊對(duì)光刻膠涂敷面進(jìn)行掃描，邊從光刻膠涂敷噴嘴僅僅向要求涂敷感電子束光刻膠膜13a的區(qū)域上噴射感電子束光刻膠膜3a，以選擇性地涂敷感電子束光刻膠膜13a的方法。該方法在負(fù)型的感電子束光刻膠膜13a的涂敷中也可以使用。
下面說明從顯影處理到掩模完成為止的工序(圖9的工序109到112b)。圖23是完成后的掩模MHR(第2掩模)的一個(gè)例子的全體俯視圖，圖24是圖23的X8-X8線的剖面圖，圖25圖23的區(qū)域A2的主要部分放大俯視圖，圖26是圖25的X9-X9線的剖面圖，圖27到圖29是曝光光的相位調(diào)整效果的說明圖，圖30是對(duì)曝光光具有遮光性的光刻膠圖形的配置的說明圖。
在這里，用對(duì)電子束掃描處理后的標(biāo)準(zhǔn)掩模MH施行顯影處理，形成由感電子束光刻膠膜13a構(gòu)成的圖形，制作掩模MHR(圖9的工序109)。本實(shí)施形式1的掩模MHR，是以半色調(diào)型的相移掩模為基本構(gòu)成(或?qū)Χ喾N產(chǎn)品通用的構(gòu)成)的光刻膠掩模。就是說，在掩模MHR的區(qū)域A2中，不要的開口圖形12a的配置區(qū)域因配置感電子束光刻膠膜13a的圖形而變成為遮光區(qū)域。另一方面，區(qū)域A2是需要的開口圖形12a的配置區(qū)域因感電子束光刻膠膜13a被除去而形成開口圖形14，需要的開口圖形12a的全體及其外圍一部分的半色調(diào)膜11從該開口圖形14露了出來。借助于此，就可以選擇對(duì)于想要制造的門陣列來說需要的開口圖形12a。從開口圖形14有時(shí)候會(huì)露出多個(gè)開口圖形12a，也有時(shí)候露出1個(gè)開口圖形12a。此外，開口圖形12a的外圍的半色調(diào)膜11也從開口圖形14中露了出來。借助于此，如圖25到圖28所示，在對(duì)晶片的曝光處理時(shí)，對(duì)于透過開口圖形12a的曝光光L1來說，透過其周圍的半色調(diào)膜11的曝光光L2的相位將反轉(zhuǎn)180度。圖27示意性地示出了對(duì)晶片的曝光處理時(shí)的掩模MHR的主要部分剖面圖。曝光光L從掩模MHR的第2主面進(jìn)行照射。在透過掩模MHR的開口圖形12a的曝光光L1，和透過鄰近該開口圖形12a的半色調(diào)膜11的的曝光光L2之間，就產(chǎn)生了180度的相位差。圖28示出了剛剛透過圖27的掩模MHR后的曝光光的強(qiáng)度分布，圖29示出了晶片上的上述曝光光的強(qiáng)度分布。如上所述，采用使曝光光L1、L2的相位進(jìn)行反轉(zhuǎn)的辦法，就可以提高要向晶片上的光刻膠膜復(fù)制的孔圖形的邊沿附近的光強(qiáng)度的對(duì)比度，可以提高孔圖形的分辨率和焦點(diǎn)深度。
此外，如圖30所示，覆蓋開口圖形12a的感電子束光刻膠膜13a的圖形，只要覆蓋了開口圖形12a的面積的50％左右即可。這是因?yàn)槿绻验_口圖形12a的面積的50％左右覆蓋起來，就不能復(fù)制到晶片上的緣故。因此，開口圖形12a和感電子束光刻膠膜13a的圖形之間的位置對(duì)準(zhǔn)精度(就是說，電子束掃描時(shí)的位置對(duì)準(zhǔn)精度)就不需要高的精度。尺寸W1，表示開口圖形12a和感電子束光刻膠膜13a的圖形之間的位置對(duì)準(zhǔn)偏差量。此外，感電子束光刻膠膜13a的圖形的一邊的尺寸W2可以比開口圖形12a的一邊的尺寸W3大，電子束光刻膠膜13a的圖形的尺寸精度(就是說，電子束掃描時(shí)的尺寸精度)也不需要高的精度。另一方面，掩模MHR的區(qū)域A3、A4中，因感電子束光刻膠膜13a已被除去，故所有的開口圖形12b、所有的掩模用的開口圖形12c到12e和半色調(diào)膜11就都露了出來。另外，至于光刻膠掩模，在例如日本專利申請(qǐng)?zhí)卦钙?1-185221號(hào)(平成11年6月30日提出申請(qǐng))、特愿2000-246466號(hào)(平成12年8月15日提出申請(qǐng))、特愿2000-246506號(hào)(平成12年8月15日提出申請(qǐng))、特愿2000-308320號(hào)(平成12年10月6日提出申請(qǐng))、特愿2000-316965號(hào)(平成12年10月17日提出申請(qǐng))或特愿2000-328159號(hào)(平成12年10月27日提出申請(qǐng))、特愿2000-206728號(hào)(平成12年7月7日提出申請(qǐng))或特愿2000-206729號(hào)(平成12年7月7日提出申請(qǐng))等中進(jìn)行了說明。
接著，用這樣地制作的掩模MHR，對(duì)虛設(shè)晶片上的光刻膠膜施行通常的縮小投影曝光處理，把所希望的接觸孔圖形復(fù)制到晶片上，再經(jīng)過顯影處理等，形成形成了孔圖形開口的那樣的光刻膠圖形(圖9的工序110)。然后，采用檢查該虛設(shè)晶片的光刻膠圖形的辦法，檢查MHR的良否(圖9的工序111)。當(dāng)然也可以檢查掩模MHR自身。這時(shí)的檢查，由于開口圖形14也比開口圖形12a大，故可以比較簡(jiǎn)單地進(jìn)行檢查。在檢查為不合格的情況下，就借助于灰化處理除去掩模MHR上的感電子束光刻膠膜13a的圖形，然后從工序107重新進(jìn)行。在一般的半色調(diào)型的相移掩模的情況下，掩模的再制作，從掩模基板10的品質(zhì)降低的觀點(diǎn)來看是不可能的。因此，在半色調(diào)型的相移掩模中存在著不能修正的缺陷的情況下，由于必須準(zhǔn)備新的掩模基板10以從半色調(diào)膜的淀積工序開始重新制作，故除了在掩模的制作上要花時(shí)間之外，使用過一次的掩模基板10還必須扔掉等、材料的浪費(fèi)大，掩模的成本增高。相對(duì)于此，在本實(shí)施形式1的掩模MHR中，借助于顯影液等可以簡(jiǎn)單地除去感電子束光刻膠膜13a。為此，可以容易地、用短時(shí)間，而且不使之傷及標(biāo)準(zhǔn)掩模MH地重新制作掩模MHR。此外，由于可以再次使用標(biāo)準(zhǔn)掩模MH，故可以消除材料的浪費(fèi)，可以降低MHR的成本(圖9的工序112a)。另一方面，在在上述檢查工序11中已經(jīng)合格的情況下，就完成了掩模MHR(圖9的工序112b)。
下面，用圖9和圖31到圖34，對(duì)邏輯的變更的對(duì)應(yīng)例進(jìn)行說明。圖31是在圖9的圖形復(fù)制工序108時(shí)的標(biāo)準(zhǔn)掩模MH的區(qū)域A2的與上述圖16相同部位的俯視圖，圖32是圖31的X10-X10線剖面圖，圖33是在圖9的顯影工序109后的掩模MHR的區(qū)域A2的與上述圖25相同部位的俯視圖，圖34是圖33的X11-X11線剖面圖。在像門陣列這樣的ASIC(專用IC)的情況下，有時(shí)候邏輯會(huì)發(fā)生變更。在該情況下，在本實(shí)施形式1中，就從圖9的工序107開始掩模制造。就是說，首先，如圖31和圖32所示，在標(biāo)準(zhǔn)掩模MH的第1主面上，與上述同樣，在涂敷了例如正型的感電子束光刻膠膜13a之后，對(duì)該感電子束光刻膠膜13a，根據(jù)與新的邏輯對(duì)應(yīng)的圖形數(shù)據(jù)，用與上述同樣的電子束掃描方法，描畫電子束EB(圖9的工序107、108)。在這里，示出了電子束掃描區(qū)域與圖16不同的情況。接著，經(jīng)過顯影、曝光、檢查工序(圖9的工序109到111)，如圖33和圖34所示，制作掩模MHR。在這里，要使得與圖25不同那樣地形成開口圖形14。這樣一來，就可以應(yīng)對(duì)邏輯變更。
如上所述，在本實(shí)施形式1的掩模MHR的制造方法(從接受了掩模制作委托訂貨后到掩模完成為止的工序)中，與一般的半色調(diào)型的相移掩模比較，可以得到例如以下所述的效果。
首先，從用電子束掃描處理進(jìn)行的圖形復(fù)制的觀點(diǎn)看，在不具有光刻膠遮光體的一般的半色調(diào)型的相移掩模的情況下，在電子束掃描工序(向半色調(diào)膜上復(fù)制圖形的工序)中，在面內(nèi)不均勻精度、疏密修正和尺寸精度方面需要高精度，難于進(jìn)行描畫處理，描畫成品率也易于降低。相對(duì)于此，在本實(shí)施形式1中，如上所述，電子束掃描工序(向光刻膠膜上復(fù)制圖形的工序108)的描畫精度方面不要求高的精度。為此，可以容易地進(jìn)行描畫。此外，還可以提高描畫成品率。從加工精度或品質(zhì)的觀點(diǎn)看，在一般的半色調(diào)型的相移掩模的情況下，由于要經(jīng)過描畫處理、刻蝕處理、清洗等之類的多個(gè)工序，故異物的附著率高，使完成精度惡化。相對(duì)于此，在本實(shí)施形式1的情況下，歸因于加工、清洗工藝和干法刻蝕工序的削減，可以減少異物的發(fā)生，此外，由于可以提高精度，故可以提高掩模MHR的可靠性和成品率。從掩模的制造TAT的觀點(diǎn)看，在一般的半色調(diào)型的相移掩模的情況下，除了需要復(fù)雜的制造工藝之外，還需要半色調(diào)膜11的透射率或相位差的檢查等花費(fèi)時(shí)間的檢查工序或掩模制造后的搬運(yùn)工序，將拖延掩模的交貨期。隨著要復(fù)制到晶片上的圖形的微細(xì)化，這將日益成為問題。相對(duì)于此，在本實(shí)施形式1的情況下，由于以在上述檢查中已經(jīng)合格并存儲(chǔ)起來的標(biāo)準(zhǔn)掩模MH為出發(fā)材料來制造掩模，故可以削減上述透射率或相位差等的檢查工序和搬運(yùn)工序等各種的工序。此外，掩模MHR的檢查可以比較簡(jiǎn)單地進(jìn)行。為此，可以縮短掩模MHR的交貨期。因此，可以縮短門陣列的交貨期。從掩模成本的觀點(diǎn)看，在一般的半色調(diào)型的相移掩模的情況下，除了需要復(fù)雜的制造工藝之外，還需要要求高精度的檢查工序或掩模制造后的搬運(yùn)工序，掩模的成本增加。相對(duì)于此，在本實(shí)施形式1中，如上所述，由于可以削減高級(jí)的檢查工序和搬運(yùn)工序等各種的工序，故可以大幅度地削減掩模MHR的成本。再有，在標(biāo)準(zhǔn)掩模的制作方面，不存在歸因于每一種產(chǎn)品的開口圖形的密度差，故可以穩(wěn)定的大量生產(chǎn)，可以進(jìn)一步推進(jìn)造價(jià)的降低。此外，從邏輯變更的觀點(diǎn)看，可以得到如下的效果。在門陣列等這樣的ASIC的情況下，越是高功能化，在產(chǎn)品的開發(fā)所需要的工時(shí)和期間就越多，反之，則產(chǎn)品的陳舊化也越快，產(chǎn)品壽命越短，因此，人們?nèi)找嬉罂s短交貨期。此外，在ASIC的情況下，一般情況是品種雖然增加但是與存儲(chǔ)器產(chǎn)品比較生產(chǎn)量少，在大多數(shù)情況下不可能期待由批量效應(yīng)帶來的價(jià)格下降。為此，在掩模的制造中人們希望想辦法減少浪費(fèi)來壓低成本，但是，在一般的半色調(diào)型相移掩模的情況下，在進(jìn)行邏輯變更時(shí)，由于必須要準(zhǔn)備新的掩?；澹矸e半色調(diào)膜，用刻蝕法在半色調(diào)膜上形成開口圖形，然后進(jìn)行半色調(diào)膜11的透射率或相位差的檢查等高級(jí)且費(fèi)時(shí)間的檢查，故在掩模的完成方面要花費(fèi)很多的時(shí)間和成本。相對(duì)于此，在本實(shí)施形式1的情況下，由于以上述標(biāo)準(zhǔn)掩模MH為出發(fā)材料來制造掩模，故對(duì)于邏輯變更，就可以容易地，用短時(shí)間、而且維持高的品質(zhì)不變地進(jìn)行應(yīng)對(duì)。因此，可以實(shí)現(xiàn)門陣列的交貨期的縮短和成本的降低。從整體的觀點(diǎn)看，在一般的半色調(diào)型的相移掩模的情況下，歸因于微細(xì)的開口圖形的形成和半色技術(shù)調(diào)規(guī)格而具有增多工時(shí)的傾向。相對(duì)于此，在本實(shí)施形式中，由于僅僅借助于光刻膠膜的圖形的形成來選擇必要的開口圖形12a，故可以大幅度地減少工時(shí)。
下面，用圖35到圖38說明利用使用上述掩模MHR的曝光方法向晶片上復(fù)制孔圖形的方法的一個(gè)例子。圖35是曝光裝置EXP的一個(gè)例子的說明圖，圖36是曝光裝置的說明圖，圖37是圖36時(shí)的晶片15的主要部分放大俯視圖，圖38是顯影處理后的晶片15的主要部分剖面圖。另外，在圖35中，雖然僅僅示出了為說明曝光裝置的功能所必要的部分，但是，在除此之外的曝光裝置(掃描器或步進(jìn)曝光機(jī))中，必要的部分，在通常的范圍內(nèi)是同樣的。
曝光裝置EXP，是例如縮小比為4∶1的掃描式縮小投影曝光裝置(掃描器)。曝光裝置EXP的曝光條件，例如為如下所示。就是說，曝光光L，使用例如曝光波長(zhǎng)248nm左右的KrF準(zhǔn)分子激光，光學(xué)透鏡的孔徑數(shù)NA＝0.65，照明的形狀是圓形，相干性(σ)值＝0.7。作為掩模，除了上述掩模MHR等那樣的光刻膠掩模之外，也使用通常的掩模。但是，曝光光L并不限定于上述曝光光，可以有種種的變更，例如，也可以使用g線(波長(zhǎng)436nm)、i線(波長(zhǎng)365nm)、ArF準(zhǔn)分子激光(波長(zhǎng)193nm)、F2氣體激光(波長(zhǎng)157nm)或超紫外線(波長(zhǎng)～13nm)。
從曝光光源E1發(fā)出的光，通過蠅眼透鏡E2、孔徑E3、聚光透鏡E4、E5和反射鏡E6對(duì)掩模(在這里是原版)MHR進(jìn)行照明。在光學(xué)條件之內(nèi)，相干性采用使孔徑E3的開口部分的大小變化的辦法進(jìn)行調(diào)整。在掩模MHR上，設(shè)置有用來防止因異物附著產(chǎn)生的圖形復(fù)制不合格等的上述保護(hù)膜PE。已描畫在掩模MHR上的掩模圖形，通過投影透鏡E7向作為處理基板的晶片15上投影。另外，掩模MHR，被載置到用掩模位置控制裝置E8和反射鏡E9進(jìn)行控制的載物臺(tái)Est上，其中心與投影透鏡E7的光軸已進(jìn)行了準(zhǔn)確的位置對(duì)準(zhǔn)。掩模MHR，在其第1主面朝向晶片15的主面(器件面)，掩模MHR的第2主面朝向聚光透鏡E6的狀態(tài)下被載置到載物臺(tái)Est上。因此，曝光光L從掩模MHR的第2主面一側(cè)照射，透過掩模MHR后，從掩模MHR的第1主面一側(cè)向投影透鏡E7照射。
晶片15在使其主面朝向投影透鏡E7一側(cè)的狀態(tài)下被真空吸附到樣品臺(tái)E11上。晶片15由以上述元件形成基板1S為基本構(gòu)成要素的平面大體上圓形的薄板構(gòu)成，在其主面上，如圖36和圖37所示，涂敷有對(duì)曝光光L感光的光刻膠膜16。樣品臺(tái)E11，被載置到在投影透鏡E7的光軸方向，就是說，對(duì)樣品臺(tái)E11的基板載置面垂直的方向(Z方向)上可以移動(dòng)的Z載物臺(tái)E12上，然后，再被裝載到在對(duì)樣品臺(tái)E11的基板載置面平行的方向上可移動(dòng)的XY載物臺(tái)E13上。Z載物臺(tái)E12和XY載物臺(tái)E13，由于根據(jù)來自主控制系E14的控制指令借助于各自的驅(qū)動(dòng)裝置E15、E16進(jìn)行驅(qū)動(dòng)，故可以移動(dòng)到所希望的曝光位置。該位置，作為被固定到Z載物臺(tái)E13上的反射鏡E17的位置可以用激光測(cè)長(zhǎng)儀E18準(zhǔn)確地監(jiān)測(cè)。此外，晶片15的表面位置，可以用通常的曝光裝置所具有的焦點(diǎn)檢測(cè)裝置進(jìn)行測(cè)量，采用根據(jù)測(cè)量結(jié)果來驅(qū)動(dòng)Z載物臺(tái)E12的辦法，就可以使晶片15的表面總是與投影透鏡E7的成象面一致。
掩模MHR和晶片15，根據(jù)縮小比同步地進(jìn)行驅(qū)動(dòng)，曝光區(qū)域一邊在掩模MHR上掃描一邊把圖形縮小復(fù)制到晶片15上。這時(shí)，晶片15的表面位置也借助于上述裝置對(duì)于晶片15的掃描動(dòng)態(tài)地進(jìn)行驅(qū)動(dòng)控制。在使掩模MHR上的電路圖形對(duì)在晶片15上形成的電路圖形重疊起來曝光的情況下，用對(duì)準(zhǔn)檢測(cè)光學(xué)系統(tǒng)檢測(cè)在晶片15上形成的標(biāo)記圖形的位置，根據(jù)該檢測(cè)結(jié)果定位晶片15以進(jìn)行重疊復(fù)制。主控制系統(tǒng)E14已與網(wǎng)絡(luò)裝置電連接，使得可以進(jìn)行曝光裝置EXP的遠(yuǎn)距離監(jiān)視。在上述的說明中，雖然說明的是作為曝光裝置使用掃描式縮小投影曝光裝置(掃描器)的情況，但是，并不限定于此，例如也可以使用采用對(duì)于掩模上的電路圖形的投影象使晶片進(jìn)行反復(fù)步進(jìn)的辦法，把掩模上的電路圖形復(fù)制到晶片上的所希望的部分上的縮小投影曝光裝置(步進(jìn)重復(fù)曝光機(jī))。
在使用這樣的曝光裝置EXP的曝光處理后，采用對(duì)晶片15施行顯影處理的辦法，在晶片15的主面上(絕緣膜8a上)形成由光刻膠膜16構(gòu)成的光刻膠圖形16a。光刻膠圖形16a，形成為使接觸孔形成區(qū)域露出來，把除此之外的地方覆蓋起來的那樣的圖形。在接觸孔形成區(qū)域上形成的開口圖形17，是平面大體上為圓形形狀的微細(xì)的孔圖形，絕緣膜8a的上表面從開口圖形17的底面露了出來。在該工序后，采用以光刻膠圖形16a為刻蝕掩模對(duì)從那里露出來的絕緣膜8a進(jìn)行刻蝕的辦法，形成上述圖4和圖5所示的接觸孔CNT。這樣一來，就可以在晶片15上以高的尺寸精度形成微細(xì)的接觸孔CNT。
(實(shí)施形式2)本實(shí)施形式2的半導(dǎo)體集成電路器件，例如是嵌入式單元陣列(ECAEmbeded Cell Array)等那樣的單元型集成電路器件。圖39示出了構(gòu)成本實(shí)施形式2的半導(dǎo)體集成電路器件的芯片1C的一個(gè)例子的整體俯視圖。在本實(shí)施形式2的芯片1C中，在內(nèi)部電路區(qū)域CA上配置有宏單元部分(第2邏輯電路區(qū)域)20a、20b。在該宏單元部分20a、20b上，如上所述，形成有RAM、ROM或PLL(鎖相環(huán))電路等這樣的特殊的電路。除此之外的構(gòu)成與上述實(shí)施形式1是同樣的。
圖40是把圖39的芯片1C的孔圖形復(fù)制到晶片上時(shí)使用的掩模MHR的一個(gè)例子的整體俯視圖，圖41是構(gòu)成圖40的掩模MHR的標(biāo)準(zhǔn)掩模MH的一個(gè)例子的整體俯視圖。在掩模MHR中區(qū)域(第4區(qū)域)A5、A6，分別表示圖39的宏單元部分20a、20b的接觸孔的圖形復(fù)制區(qū)域。在區(qū)域A5上，形成多個(gè)用來復(fù)制宏單元部分20a的接觸孔的相對(duì)地說面積不同的2種的開口圖形12f、12g，在區(qū)域A6上，形成多個(gè)用來復(fù)制宏單元部分12b的接觸孔的相同面積的開口圖形12h。該區(qū)域A5、A6，未被感電子束光刻膠膜13a覆蓋起來地暴露出來。此外，在區(qū)域A5、A6上，僅僅配置為形成宏單元部分20a、20b所需要的開口圖形12f、12g、12h。就是說，區(qū)域A5、A6，被作成為與用來復(fù)制外圍電路區(qū)域I/O的區(qū)域A3同樣的構(gòu)成。這是因?yàn)闃?gòu)成宏單元部分20a、20b的源極和漏極用的半導(dǎo)體區(qū)域(有源區(qū)L)或接觸孔等之類的各種構(gòu)成部分的配置幾乎都已經(jīng)決定，不需要怎么變化的緣故。就是說，是因?yàn)楹陠卧糠?0a、20b，在其設(shè)計(jì)數(shù)據(jù)中，具有源極和漏極用的半導(dǎo)體區(qū)域(有源區(qū)L)或接觸孔的最佳配置和尺寸等的數(shù)據(jù)，如果是該配置或尺寸等，則被確認(rèn)可以進(jìn)行穩(wěn)定的動(dòng)作。為此，不變更源極和漏極用的半導(dǎo)體區(qū)域(有源區(qū)L)或接觸孔等這樣的各種構(gòu)成部分的配置或尺寸等是有利的緣故。在這樣的單元型集成電路器件中，宏單元間或宏單元與別的邏輯電路進(jìn)行電連接的通孔的配置變更者由于比宏單元內(nèi)的接觸孔的配置更多，故對(duì)于在該通孔的形成時(shí)使用的掩模來說，理想的是采用在上述實(shí)施形式1中說明的構(gòu)成。除了這樣的構(gòu)成之外，與上述實(shí)施形式1的掩模MHR是相同的。就是說，在要進(jìn)行邏輯變更的區(qū)域A2上，如圖41所示，在布線通道的網(wǎng)格線的全部交點(diǎn)上都配置開口圖形112a，在其中的電路形成中必要的開口圖形12a及其外圍的半色調(diào)膜11，如圖40所示，已從感電子束光刻膠膜13a的圖形中暴露出來。
如上所述，倘采用本實(shí)施形式2，就可以以短期間，此外，以低成本制造具有預(yù)期可穩(wěn)定動(dòng)作的可靠性高的宏單元部分20a、20b的半導(dǎo)體集成電路器件。
(實(shí)施形式3)在本實(shí)施形式3中，對(duì)在掩模上的光刻膠膜為正型的情況下的OPC的應(yīng)用例進(jìn)行說明。圖42是其一個(gè)例子的掩模MHR的區(qū)域A2的主要部分放大俯視圖，圖43和圖44分別是圖42的X12-X12線和X13-X13線剖面圖。開口圖形12a1示出了用來向晶片上復(fù)制孤立的孔圖形的圖形，此外，開口圖形12a2示出了用來向晶片上復(fù)制密集的多個(gè)孔圖形的圖形。在本實(shí)施形式3中，采用根據(jù)想要在晶片上形成的孔圖形的外圍的圖形的疏密，改變掩模MHR的正型的感電子束光刻膠膜13的開口圖形14的大小的辦法，改變開口圖形12al、12a2的外圍的露出了的半色調(diào)膜11的W4、W5。借助于此，就可以進(jìn)行對(duì)孔圖形的狀況最合適的光強(qiáng)度修正，可以得到OPC效果。
圖45是孔圖形的微細(xì)加工時(shí)的OPC規(guī)則的說明圖。尺寸W6是開口圖形12的開口尺寸，尺寸W7是感電子束光刻膠膜的開口圖形14的開口尺寸，尺寸D1，是掩模調(diào)整量(從開口圖形12a到開口圖形14的開口端為止的距離)，尺寸D2，是距對(duì)象的開口圖形12a最鄰近的開口圖形12a的距離。如圖45所示，測(cè)定對(duì)開口圖形12a的各邊中的每一個(gè)邊最鄰近的開口圖形12a之間的距離D2，與該值對(duì)應(yīng)地加上偏置量(尺寸D1)。歸因于該效果，就可以減小由孔圖形的疏密產(chǎn)生的尺寸的差異。
(實(shí)施形式4)在本實(shí)施形式4中，對(duì)掩模上的光刻膠膜為負(fù)型的情況下的OPC的應(yīng)用例進(jìn)行說明。圖46是該一個(gè)例子的掩模MHR中的區(qū)域A2的的主要部分放大俯視圖，圖47是圖46的X14-X14線剖面圖。開口圖形12a3，示出了用來向晶片上復(fù)制孔圖形的圖形。在本實(shí)施形式4中，在掩模MHR上，所希望的開口圖形12a3和把它圍起來的多個(gè)開口圖形12a4從開口圖形14中露了出來。但是，在所希望的開口圖形12a3的周圍的開口圖形12a4上，卻配置有平面尺寸比開口圖形12a4小的感電子束光刻膠膜13a1的圖形，并設(shè)置為使得不能借助于曝光處理把該開口圖形12a4自身復(fù)制(感光)到晶片上的光刻膠膜上。就是說，該多個(gè)開口圖形12a4，具有通過補(bǔ)足透過所希望的開口圖形12a3的光的不足量，來提高用開口圖形12a3復(fù)制的孔圖形的尺寸精度的作為輔助開口圖形的功能。采用作成為這樣的構(gòu)成的辦法，就可以提高要在晶片上形成的所希望的孔圖形的尺寸精度。
(實(shí)施形式5)
在本實(shí)施形式5中，用圖48和圖49說明上述標(biāo)準(zhǔn)掩模的變形例。圖48是標(biāo)準(zhǔn)掩模MH的主要部分放大俯視圖，圖49是圖48的標(biāo)準(zhǔn)掩模MH的主要部分放大俯視圖。在本實(shí)施形式5中，例如在標(biāo)準(zhǔn)掩模MH的區(qū)域A2的外周上配置有虛設(shè)的開口圖形12ad。采用配置這樣的開口圖形12ad的辦法，就可以提高配置在區(qū)域A2內(nèi)的最外周上的開口圖形12a的尺寸精度。此外，就如在上述實(shí)施形式3、4中說明的那樣，采用把開口圖形12ad用作使之產(chǎn)生OPC效果那樣的區(qū)域的辦法，就可以提高借助于區(qū)域A2的最外周的開口圖形12a復(fù)制到晶片上的光刻膠膜的上的孔圖形的尺寸精度。
(實(shí)施形式6)在本實(shí)施形式6中，對(duì)要在半色調(diào)膜的表面上形成保護(hù)膜的掩模構(gòu)造進(jìn)行說明。圖50示出了該掩模MHR的主要部分放大剖面圖。在本實(shí)施形式6中，在掩模MHR的第1主面一側(cè)，把保護(hù)摸21形成得使把半色調(diào)膜11的圖形和從那里露出來的掩?；?0的第1主面覆蓋起來。保護(hù)摸21，例如由用濺射法形成的氧化硅膜或SOG(旋涂玻璃)膜等那樣的透明的材料構(gòu)成，并形成為使得光透射率或透過光的相位不變動(dòng)。采用設(shè)置保護(hù)膜21的辦法，就可以保護(hù)標(biāo)準(zhǔn)掩模MH免遭圖9的標(biāo)準(zhǔn)掩模存儲(chǔ)工序之后的機(jī)械沖擊。特別是在本實(shí)施形式6的掩模MHR的情況下，由于可以采用形成保護(hù)膜21的辦法，提高標(biāo)準(zhǔn)掩模MH的耐性，故可以增加標(biāo)準(zhǔn)掩模MH的再利用次數(shù)。
(實(shí)施形式7)在本實(shí)施形式7中，對(duì)為了選擇標(biāo)準(zhǔn)掩模的所希望的開口圖形使在標(biāo)準(zhǔn)掩模的第1主面上形成的光刻膠圖形成為半色調(diào)膜的情況進(jìn)行說明。圖51示出了本實(shí)施形式7的掩模MHR的區(qū)域A2的主要部分放大剖面圖。在掩模MHR上，與上述實(shí)施形式1到6同樣，形成有感電子束光刻膠膜13a的圖形。但是，在本實(shí)施形式7中，要對(duì)其厚度進(jìn)行調(diào)整，以便使感電子束光刻膠膜13a作為半色調(diào)膜發(fā)揮作用。因此，在透過掩模MHR的半色調(diào)膜11的曝光光L2，和透過感電子束光刻膠膜13a的圖形的曝光光L3中，相位和光強(qiáng)度就成為大體上同等。在該情況下，也可以提高要復(fù)制到晶片上的孔圖形的尺寸精度。
(實(shí)施形式8)在本實(shí)施形式8中，對(duì)在標(biāo)準(zhǔn)掩模的外圍區(qū)域上設(shè)置了金屬框的構(gòu)造進(jìn)行說明。圖52是本實(shí)施形式8的標(biāo)準(zhǔn)掩模MH的全體俯視圖，圖53是圖52的X15-X15線剖面圖。在本實(shí)施形式8中，在標(biāo)準(zhǔn)掩模MH的第1主面的區(qū)域A4上，在芯片復(fù)制用的區(qū)域A1的外周取邊框地形成平面框狀的遮光框22。遮光框22，例如由鉻(Cr)等之類的金屬構(gòu)成，并形成為與掩?；?0的第1主面接連。用除去遮光框22的一部分的辦法形成開口圖形12c到12e。在這里，雖然示出的是從區(qū)域A1的外周到標(biāo)準(zhǔn)掩模MH的外周端為止形成有遮光框22的情況，但是并不限于此，例如也可以作成為寬度比圖52的情況更窄的框形形狀。
(實(shí)施形式9)在本實(shí)施形式9中，對(duì)標(biāo)準(zhǔn)掩模為上述二進(jìn)制掩模的情況進(jìn)行說明。在該情況下，采用取代上述標(biāo)準(zhǔn)掩模MH的半色調(diào)膜11形成遮光膜，使該遮光膜的一部分變成為開口的辦法，與上述實(shí)施形式1到8同樣地形成多個(gè)開口圖形12a到12e。該遮光膜，例如既可以用鉻等之類的金屬膜，也可以使用對(duì)曝光光具有遮光性的光刻膠膜。至于該情況下的所希望的開口圖形12a的選擇，與上述實(shí)施形式1到8同樣，采用向標(biāo)準(zhǔn)掩模MH的第1主面上淀積對(duì)曝光光具有遮光性的光刻膠膜，使之圖形化為所希望的形狀的辦法進(jìn)行。
以上，根據(jù)實(shí)施形式具體地說明了本發(fā)明人的發(fā)明，但是，本發(fā)明并不限于上述實(shí)施形式，在不偏離本發(fā)明的要旨的范圍內(nèi)，當(dāng)然可以進(jìn)行種種的變更。
例如，在上述實(shí)施形式1到9中，雖然說明的是應(yīng)用于邏輯電路的變更的情況，但是，并不限于此，例如，在具有ROM的半導(dǎo)體集成電路器件中，用在存儲(chǔ)單元區(qū)域中配置接觸孔的方法設(shè)定(或變更)ROM的存儲(chǔ)器數(shù)據(jù)那樣的產(chǎn)品中，也可以應(yīng)用在上述實(shí)施形式中說明的方法。在該情況下，由于可以根據(jù)需要迅速地變更ROM的數(shù)據(jù)，故可以在短期間內(nèi)交付具有種種存儲(chǔ)器數(shù)據(jù)種類的ROM的半導(dǎo)體集成電路器件。
在以上的說明中雖然主要對(duì)把本發(fā)明人的發(fā)明應(yīng)用于作為其背景的利用領(lǐng)域的CMIS門陣列的情況進(jìn)行了說明，但是，并不限于此，例如，也可以在具有DRAM(動(dòng)態(tài)讀寫存儲(chǔ)器)、SRAM(靜態(tài)讀寫存儲(chǔ)器)或閃速存儲(chǔ)器(EEPROM)等之類的存儲(chǔ)器電路的半導(dǎo)體集成電路器件等的其它的半導(dǎo)體集成電路器件的制造方法中應(yīng)用。此外，也可以在微型機(jī)器或液晶裝置的制造方法中應(yīng)用。特別是，應(yīng)用于具有電路變更頻繁地進(jìn)行的那種構(gòu)成等的裝置，是有效的。
在本專利申請(qǐng)所公開的發(fā)明之內(nèi)，用代表性的發(fā)明得到的效果，簡(jiǎn)單地說來如下。
就是說，采用用使用借助于由對(duì)曝光光具有遮光性的光刻膠膜構(gòu)成的圖形選擇地剩下在半色調(diào)膜上已形成了開口的多個(gè)開口圖形之內(nèi)的所希望的開口圖形的辦法制作成的半色調(diào)型的相移掩模的縮小投影曝光裝置，形成所希望的半導(dǎo)體集成電路器件的圖形的辦法，縮短半導(dǎo)體集成電路器件的TAT，故可以縮短半導(dǎo)體集成電路器件的交貨期。
權(quán)利要求
1.一種半導(dǎo)體集成電路器件的制造方法，其特征在于，具有如下步驟準(zhǔn)備在半色調(diào)膜上形成了多個(gè)開口圖形的第1掩模的步驟，上述半色調(diào)膜淀積在掩?；迳喜⒕哂惺雇高^光的相位進(jìn)行反轉(zhuǎn)的功能；在上述第1掩模上，制作由對(duì)曝光光具有遮光性的光刻膠膜構(gòu)成，具有上述第1掩模的多個(gè)開口圖形之內(nèi)的所希望的開口圖形及其外圍一部分的上述半色調(diào)膜露出來，除此之外的開口圖形被覆蓋起來那樣地形成的光刻膠圖形的第2掩模的步驟；利用使用上述第2掩模的縮小投影曝光處理裝置把所希望的圖形復(fù)制到晶片上的光刻膠膜上的步驟。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述所希望的開口圖形，是用來把孔圖形復(fù)制到晶片上的光刻膠膜上的圖形。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述多個(gè)開口圖形，在與上述半導(dǎo)體集成電路器件的邏輯電路形成區(qū)域?qū)?yīng)的上述第1掩模的第1區(qū)域內(nèi)，都配置在與上述邏輯電路的布線通道的網(wǎng)格交點(diǎn)中的所有的交點(diǎn)對(duì)應(yīng)的位置上。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體集成電路器件的制造方法，其特征在于在上述邏輯電路的形成區(qū)域內(nèi)，多個(gè)基本單元規(guī)則地排列配置。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述對(duì)曝光光具有遮光性的光刻膠膜是正型的光刻膠膜。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述對(duì)曝光光具有遮光性的光刻膠膜是半色調(diào)膜。
7.一種半導(dǎo)體集成電路器件的制造方法，其特征在于具有如下步驟準(zhǔn)備具備把上述半導(dǎo)體集成電路器件的邏輯電路的形成區(qū)域中的孔圖形復(fù)制到掩?；宓牡?主面上的第1區(qū)域，把上述邏輯電路的外圍電路的形成區(qū)域上的孔圖形復(fù)制到其周圍的第2區(qū)域，和在其外周不參與上述半導(dǎo)體集成電路器件的圖形復(fù)制的第3區(qū)域，并形成了用來把上述半導(dǎo)體集成電路器件的孔圖形復(fù)制到淀積在上述掩?；宓牡?主面上且具有使透過光的相位反轉(zhuǎn)的功能的半色調(diào)膜上的多個(gè)開口圖形的第1掩模的步驟；在上述第1掩模上，制作由對(duì)曝光光具有遮光性的光刻膠膜構(gòu)成，具有上述第1掩模的多個(gè)開口圖形之內(nèi)的所希望的開口圖形及其外圍一部分的上述半色調(diào)膜露出來，除此之外的開口圖形被覆蓋起來那樣地形成的光刻膠圖形的第2掩模的步驟；利用使用上述第2掩模的縮小投影曝光處理裝置把所希望的圖形復(fù)制到晶片上的光刻膠膜上的步驟。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述多個(gè)開口圖形，在與上述半導(dǎo)體集成電路器件的邏輯電路形成區(qū)域?qū)?yīng)的上述第1掩模的第1區(qū)域內(nèi)，都配置在與上述邏輯電路的布線通道的網(wǎng)格交點(diǎn)中的所有的交點(diǎn)對(duì)應(yīng)的位置上。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件的制造方法，其特征在于在上述第2掩模中，上述光刻膠圖形在上述第1區(qū)域內(nèi)形成，在上述第2、第3區(qū)域內(nèi)不形成。
10.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件的制造方法，其特征在于在上述邏輯電路的形成區(qū)域內(nèi)多個(gè)基本單元規(guī)則地排列配置。
11.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述對(duì)曝光光具有遮光性的光刻膠膜是正型的光刻膠膜。
12.根據(jù)權(quán)利要求7所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述對(duì)曝光光具有遮光性的光刻膠膜是半色調(diào)膜。
13.一種在半導(dǎo)體芯片上具有邏輯電路的形成區(qū)域和上述邏輯電路的外圍電路的形成區(qū)域，在上述邏輯電路的形成區(qū)域內(nèi)，具有可進(jìn)行邏輯變更的第1邏輯電路的區(qū)域和具有已決定了的電路圖形配置構(gòu)成的第2邏輯電路的區(qū)域的半導(dǎo)體集成電路器件的制造方法，其特征在于，具有如下的步驟準(zhǔn)備具備把上述半導(dǎo)體集成電路器件的邏輯電路的形成區(qū)域中的孔圖形復(fù)制到掩?；宓牡?主面上的第1區(qū)域，把上述邏輯電路的外圍電路的形成區(qū)域上的孔圖形復(fù)制到其周圍的第2區(qū)域，在其外周不參與上述半導(dǎo)體集成電路器件的圖形復(fù)制的第3區(qū)域，以及把上述第2邏輯電路的區(qū)域的圖形復(fù)制到上述第1郁郁上的第4區(qū)域，并形成了用來把上述半導(dǎo)體集成電路器件的孔圖形復(fù)制到淀積在上述掩?；宓牡?主面上且具有使透過光的相位反轉(zhuǎn)的功能的半色調(diào)膜上的多個(gè)開口圖形的第1掩模的步驟；在上述第1掩模的上述第1區(qū)域上，制作由對(duì)曝光光具有遮光性的光刻膠膜構(gòu)成，具有上述第1掩模的多個(gè)開口圖形之內(nèi)的所希望的開口圖形及其外圍一部分的上述半色調(diào)膜露出來，除此之外的開口圖形被覆蓋起來那樣地形成的光刻膠圖形，在上述第2、第3和第4區(qū)域上不形成上述光刻圖形的結(jié)構(gòu)的第2掩模的步驟；利用使用上述第2掩模的縮小投影曝光處理裝置把所希望的圖形復(fù)制到晶片上的光刻膠膜上的步驟。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體集成電路器件的制造方法，其特征在于在上述第1掩模的除了上述第4區(qū)域之外的第1區(qū)域內(nèi)，上述多個(gè)開口圖形，都配置在與上述邏輯電路的布線通道的網(wǎng)格交點(diǎn)中的所有的交點(diǎn)對(duì)應(yīng)的位置上。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述對(duì)曝光光具有遮光性的光刻膠膜是正型的光刻膠膜。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述對(duì)曝光光具有遮光性的光刻膠膜是半色調(diào)膜。
17.一種半導(dǎo)體集成電路器件的制造方法，其特征在于，具有如下步驟準(zhǔn)備在形成在掩模基板上的遮光膜上形成有多個(gè)開口圖形的第1掩模的步驟；在上述第1掩模上，制作由對(duì)曝光光具有遮光性的光刻膠膜構(gòu)成，具有上述第1掩模的多個(gè)開口圖形之內(nèi)的所希望的開口圖形露出來，除此之外的開口圖形被覆蓋起來那樣地形成的光刻膠圖形的第2掩模的步驟；利用使用上述第2掩模的縮小投影曝光處理裝置把所希望的圖形復(fù)制到晶片上的光刻膠膜上的步驟。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述所希望的開口圖形，是用來向晶片上的光刻膠膜復(fù)制孔圖形的圖形。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路器件的制造方法，其特征在于在與上述半導(dǎo)體集成電路器件的邏輯電路的形成區(qū)域?qū)?yīng)的上述第1掩模的第1區(qū)域內(nèi)，上述多個(gè)開口圖形，都配置在與上述邏輯電路的布線通道的網(wǎng)格交點(diǎn)中的所有的交點(diǎn)對(duì)應(yīng)的位置上。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體集成電路器件的制造方法，其特征在于在上述邏輯電路的形成區(qū)域內(nèi)多個(gè)基本單元規(guī)則地排列配置。
21.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述對(duì)曝光光具有遮光性的光刻膠膜是正型的光刻膠膜。
22.根據(jù)權(quán)利要求17所述的半導(dǎo)體集成電路器件的制造方法，其特征在于上述對(duì)曝光光具有遮光性的光刻膠膜是半色調(diào)膜。
全文摘要
提供一種能縮短半導(dǎo)體集成電路器件的TAT的半導(dǎo)體集成電路器件的制造方法。在標(biāo)準(zhǔn)掩模中，采用在半色調(diào)膜11上形成了開口的多個(gè)開口圖形12a之內(nèi)，用對(duì)曝光光具有遮光性的感電子束光刻膠膜13a把不使用的開口圖形12a覆蓋起來，使要使用的開口圖形12a從該感電子束光刻膠膜13a中露出來選擇性地剩下來的辦法，制作與所希望的半導(dǎo)體集成電路器件的電路圖形對(duì)應(yīng)的半色調(diào)型的相移掩模構(gòu)成的掩模MHR。
文檔編號(hào)G03F1/32GK1438679SQ0310239
公開日2003年8月27日 申請(qǐng)日期2003年2月11日 優(yōu)先權(quán)日2002年2月14日
發(fā)明者田井中靖, 園部泰夫, 河路干規(guī) 申請(qǐng)人:株式會(huì)社日立制作所