專利名稱：硅基光電異質(zhì)集成方法及硅基光電異質(zhì)集成芯片的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基于硅和III-V族半導(dǎo)體材料的新型光電異質(zhì)集成技術(shù)領(lǐng)域，具體涉 及一種硅基光電異質(zhì)集成方法及硅基光電異質(zhì)集成芯片。
背景技術(shù)：
近幾十年來，隨著電子電路集成技術(shù)的發(fā)展和微加工技術(shù)的提高，電子器件的尺 寸與基本元件的集成數(shù)量都在不斷增加。尤其是標(biāo)準(zhǔn)的硅片和以CMOS為代表的標(biāo)準(zhǔn)薄膜 工藝的采用，大大加速了信息處理器件的快速化、高度集成化的發(fā)展。隨著信息處理速度的 大幅度提高，器件間信息交換量急劇增加，傳統(tǒng)的電互連方式由于受到寄生電阻、電容、電 感的影響，導(dǎo)致串?dāng)_、噪聲、功耗、時延等一系列嚴(yán)重的問題。在數(shù)據(jù)的高速大容量傳輸方 面，以各種光子器件構(gòu)成的光互連技術(shù)擁有巨大優(yōu)勢，作為信息載體的光波，其頻率很高， 有巨大帶寬優(yōu)勢，單通道可實現(xiàn)10(ib/S以上的高速信號傳輸，利用波分復(fù)用技術(shù)，可以輕 易做到上百條通道，可以實現(xiàn)超大容量、超高速的數(shù)據(jù)信息傳輸。由于采用光信號傳輸可以 避免電互連中不同信道間信號串?dāng)_和外界電磁輻射干擾等問題，所以，在高速大容量數(shù)據(jù) 傳輸領(lǐng)域，以光互連為代表的光子技術(shù)是以電互連為代表的微電子技術(shù)的理想替代者。但是，在集成芯片的信息處理領(lǐng)域，光子技術(shù)仍遠未發(fā)展成熟，光邏輯運算領(lǐng)域和 光緩存、光存儲領(lǐng)域，仍然沒有比較成熟的商用化技術(shù)。而以微處理器和RAM等為代表的各 種微電子元件，在高速邏輯運算、緩存等信息處理領(lǐng)域表現(xiàn)出非常優(yōu)異的性能，而且有商業(yè) 化、標(biāo)準(zhǔn)化的產(chǎn)業(yè)鏈支撐，具有巨大的成本優(yōu)勢。為了發(fā)揮微電子技術(shù)和光子技術(shù)的各自優(yōu) 勢，進一步延續(xù)摩爾定律，研究具有更高信息處理速度、更大信息容量、更高集成密度的新 一代集成芯片，近些年來國際研究發(fā)展趨勢越來越傾向于兩大技術(shù)的優(yōu)勢互補抓“光電集 成技術(shù)”，即采用各種技術(shù)實現(xiàn)微電子電路與光子集成回路的功能性集成，以微電子電路實 現(xiàn)主要的信息處理功能，以平面光子技術(shù)實現(xiàn)光電-電光轉(zhuǎn)換和高速大容量的信息傳輸。半導(dǎo)體微加工技術(shù)的發(fā)展大大促進了光電集成技術(shù)的發(fā)展?？v觀其發(fā)展趨勢，可 以概括為尺度納米小型化、材料異質(zhì)多元化、高度集成化及功能模塊系統(tǒng)化。未來的發(fā)展 越來越需要多基于半導(dǎo)體材料平臺，實現(xiàn)多種異質(zhì)半導(dǎo)體光子、電子器件的多功能的光電 單片集成技術(shù)。硅基光電異質(zhì)集成技術(shù)是解決這一問題、實現(xiàn)高密度光電集成的理想技術(shù)平臺， 它使硅與III-V族半導(dǎo)體材料結(jié)合為“新型材料”，在此基礎(chǔ)上實現(xiàn)異質(zhì)半導(dǎo)體光子和電子 器件的多功能集成模塊。硅基光電異質(zhì)集成技術(shù)為未來硅基光子技術(shù)與微電子技術(shù)發(fā)展的 進一步融合提供了新的途徑。它結(jié)合了 III-V族半導(dǎo)體優(yōu)異的光電性能，硅光子技術(shù)的高 密度集成、小型化的優(yōu)點和硅基微電子技術(shù)的低成本、產(chǎn)業(yè)化優(yōu)勢，使硅基與III-V族兩大 材料體系實現(xiàn)了優(yōu)勢互補。實現(xiàn)硅基異質(zhì)集成的主要技術(shù)有倒扣焊、異質(zhì)外延和晶片鍵 合。其中晶片鍵合技術(shù)具有可以實現(xiàn)高質(zhì)量的III-V族外延層，集成效率高、集成密度高等 突出的優(yōu)點，在近年來迅速發(fā)展。晶片鍵合技術(shù)可分為整片鍵合與單元模塊鍵合，整片鍵合 技術(shù)具有成本低、集成度高、適于大規(guī)模的應(yīng)用的優(yōu)點，得到國內(nèi)外研究學(xué)者的青睞。
目前，國內(nèi)外對于硅基異質(zhì)集成技術(shù)的研究主要圍繞著在硅材料平臺上采用單元 模塊鍵合實現(xiàn)硅基CMOS電子電路、硅基無源光子器件和III-V族有源光子器件的集成。存 在以下難點首先，單元模塊鍵合技術(shù)集成效率低、結(jié)合強度差，難以適合大規(guī)模、高密度的 商業(yè)化集成；其次，相對于III-V族材料，硅材料的載流子遷移率不高，制約了它在制作高 頻、低功耗的CMOS電子電路方面的應(yīng)用。

發(fā)明內(nèi)容
本發(fā)明的目的在于克服上述現(xiàn)有技術(shù)所存在的微電子集成電路與光子器件難于 單片集成的缺陷，提出了一種基于整片的晶片鍵合工藝和III-V族CMOS技術(shù)的硅基光電異 質(zhì)集成方法及硅基光電異質(zhì)集成芯片。本發(fā)明提出的硅基光電異質(zhì)集成方法，包括在硅晶片上設(shè)置硅基無源光子器件 作為光信息傳輸通道；在III-V族晶片中設(shè)置CMOS微電子集成電路，用于高速信息處理； 在所述III-V族晶片中設(shè)置有源光子器件，用于光、電信息間的高速轉(zhuǎn)換；在所述III-V族 晶片上通過一次外延實現(xiàn)所述有源光子器件和CMOS微電子集成電路的有源區(qū)多層量子阱 結(jié)構(gòu)；采用整片的晶片鍵合工藝在所述硅晶片上鍵合所述III-V族晶片；在所述III-V族 晶片中設(shè)置光耦合器，用于所述有源光子器件和硅基無源光子器件間的高效光耦合。所述硅基無源光子器件采用高折射率差的硅基微納光波導(dǎo)結(jié)構(gòu)。在同一 III-V族材料層中設(shè)置所述CMOS微電子集成電路和有源光子器件，利用多 量子阱技術(shù)通過一次外延在所述III-V族晶片上同時集成所述有源光子器件和CMOS微電 子集成電路。所述采用整片的晶片鍵合工藝在所述硅晶片上鍵合所述III-V族晶片的步驟具 體包括對所述III-V族晶片進行表面清潔及氧化處理；采用整片低溫鍵合使所述III-V 族晶片和硅晶片結(jié)合在一起，鍵合溫度設(shè)置為300°c以下；對結(jié)合后的所述III-V族晶片進 行背面減薄和化學(xué)腐蝕處理。所述III-V族晶片的有源光子器件的整體采用脊型波導(dǎo)結(jié)構(gòu)，其有源區(qū)采用多層 量子阱結(jié)構(gòu)。所述CMOS微電子集成電路采用與現(xiàn)有硅基集成電路技術(shù)融合的III-V族半導(dǎo)體 CMOS技術(shù)。所述光耦合器采用雙層的錐形漸變耦合器結(jié)構(gòu)，具體包括將所述III-V族晶片 的平面線性漸變錐形波導(dǎo)結(jié)構(gòu)設(shè)置為上層的耦合器，用于所述III-V族晶片的有源光子器 件與硅基無源光子器件的高效光耦合；將所述硅晶片的平面線性漸變錐形波導(dǎo)結(jié)構(gòu)設(shè)置為 下層的耦合器，用于耦合端的硅基寬波導(dǎo)與硅基微納光波導(dǎo)的高效光耦合。本發(fā)明提出的硅基光電異質(zhì)集成芯片，包括硅晶片和III-V族晶片；所述硅晶片 上設(shè)置有硅基無源光子器件，作為光信息傳輸通道；所述III-V族晶片中設(shè)置有CMOS微電 子集成電路，用于高速信息處理；所述III-V族晶片中設(shè)置有有源光子器件，用于光、電信 息間的高速轉(zhuǎn)換；所述III-V族晶片上通過一次外延實現(xiàn)所述有源光子器件和CMOS微電子 集成電路的有源區(qū)多層量子阱結(jié)構(gòu)；所述III-V族晶片通過整片的晶片鍵合工藝鍵合在所 述硅晶片上；所述III-V族晶片中設(shè)置有光耦合器，用于所述有源光子器件和硅基無源光 子器件間的高效光耦合。
所述硅基無源光子器件采用高折射率差的硅基微納光波導(dǎo)結(jié)構(gòu)。所述CMOS微電子集成電路和有源光子器件集成于同一 III-V族材料層中；所述 III-V族晶片的有源光子器件的整體采用脊型波導(dǎo)結(jié)構(gòu)，其有源區(qū)采用多層量子阱結(jié)構(gòu)； 所述光耦合器設(shè)置為雙層的錐形漸變耦合器結(jié)構(gòu)，所述III-V族晶片的平面線性漸變錐形 波導(dǎo)結(jié)構(gòu)設(shè)置為上層的耦合器，用于所述III-V族晶片的有源光子器件與硅基無源光子器 件的高效光耦合；所述硅晶片的平面線性漸變錐形波導(dǎo)結(jié)構(gòu)設(shè)置為下層的耦合器，用于耦 合端的硅基寬波導(dǎo)與硅基微納光波導(dǎo)的高效光耦合。本發(fā)明可廣泛應(yīng)用于研制下一代高密度、大容量、多功能的單片集成光電芯片。與 現(xiàn)有技術(shù)相比，本發(fā)明具有以下明顯的優(yōu)點1、整片的低溫晶片鍵合技術(shù)的采用，為低成本、大規(guī)模制作光電異質(zhì)集成模塊提 供了可行性。它與CMOS工藝可以兼容，這使得硅基光電異質(zhì)集成技術(shù)更加適于商業(yè)化應(yīng)用。2、采用與現(xiàn)有硅基集成電路技術(shù)相融合的III-V族半導(dǎo)體CMOS技術(shù)，制作低成本 的高速、大功率微電子電路，結(jié)合III-V族有源光子器件和硅基無源光子器件，實現(xiàn)單片的 硅基光電異質(zhì)集成芯片，更加代表了當(dāng)代信息技術(shù)高速、大容量和“光電融合”的發(fā)展趨勢。3、采用高折射率差的硅基微納光波導(dǎo)結(jié)構(gòu)作為光連接的無源器件，低損耗光傳輸 和微小的彎曲半徑為硅基光電異質(zhì)集成芯片的微型化和高密度集成化的實現(xiàn)提供了可能 性。4、雙層耦合器的采用提高了無源光波導(dǎo)器件與有源光器件的耦合效率，降低了大 規(guī)模光電集成的難度。


圖1為本發(fā)明實施例硅基光電異質(zhì)集成芯片的結(jié)構(gòu)示意圖；圖2為本發(fā)明實施例硅基光電異質(zhì)集成芯片的外觀效果圖；圖3為本發(fā)明實施例硅基光電異質(zhì)集成芯片的有源光子器件的III-V族高速驅(qū)動 電路和微電子電路的結(jié)構(gòu)示意圖；圖4為本發(fā)明實施例硅基光電異質(zhì)集成芯片的III-V族激光器光源、硅基無源光 子器件和雙層錐形漸變耦合器的結(jié)構(gòu)示意圖。
具體實施例方式以下結(jié)合

和具體實施方式
對本發(fā)明作進一步的詳細描述。本發(fā)明實施例提出了一種基于整片的晶片鍵合工藝和III-V族CMOS技術(shù)的硅基 光電異質(zhì)集成方法，具體包括首先在硅晶片上設(shè)置硅基無源光子器件；然后在III-V族晶 片上通過一次外延實現(xiàn)有源光子器件和CMOS微電子集成電路的有源區(qū)多層量子阱結(jié)構(gòu)； 采用整片的晶片鍵合工藝在硅晶片上鍵合III-V族晶片，實現(xiàn)材料高性能的異質(zhì)鍵合；采 用與現(xiàn)有硅基集成電路技術(shù)相融合的III-V族半導(dǎo)體CMOS技術(shù)，制作CMOS微電子集成電 路和有源光子器件的驅(qū)動電路；利用半導(dǎo)體加工技術(shù)制作III-V族激光器、調(diào)制器、光探測 器和光耦合器，它們和硅基無源光子器件組成光子集成回路，負責(zé)光、電信息間的轉(zhuǎn)換和光 信息的傳輸。有源光子器件的有源區(qū)采用多層量子阱結(jié)構(gòu)，提高了其量子效率。有源光子器件的整體采用脊型波導(dǎo)結(jié)構(gòu)實現(xiàn)側(cè)向的光場限制。圖1所示為本發(fā)明實施例硅基光電異質(zhì)集成芯片的結(jié)構(gòu)示意圖，它是以SOI (絕緣 體上硅)材料101為基體，采用整片的晶片鍵合工藝，單片集成了 CMOS微電子集成電路和 光子集成回路。III-V族CMOS微電子集成電路106功能是高速的電子信息處理，高速傳輸 的電信號通過金屬導(dǎo)線傳輸?shù)絀II-V族電光調(diào)制器104的驅(qū)動電路105 ；III-V族電光調(diào)制 器104通過硅基無源光子器件110與III-V族激光器光源102和光電探測器108相連，它 的功能是把高速的電信號加載到從激光器光源102發(fā)射的光波上，激光器光源通過直流驅(qū) 動電路103驅(qū)動；經(jīng)過調(diào)制的光波通過硅基無源光子器件110傳輸?shù)焦怆娞綔y器108，光電 探測器108的功能是把光信號轉(zhuǎn)換為電信號，經(jīng)過跨阻放大和濾波電路107的電信號處理， 通過金屬導(dǎo)線傳輸?shù)絀II-V族CMOS微電子集成電路106的另一端(或者另一塊微電子集 成電路)。圖2所示為本發(fā)明實施例硅基光電異質(zhì)集成芯片的外觀效果圖，其制作工藝過程 為首先在SOI材料101上制作硅基無源光子器件，然后在III-V族材料上外延有源光子器 件和微電子器件的有源區(qū)結(jié)構(gòu)以及刻蝕停止層；對需要鍵合的材料表面進行清潔，用O2等 離子體對需要鍵合的表面進行處理；然后，用NH4OH對表面進行鈍化處理；在3MPa的壓應(yīng) 力，300°C下進行兩小時鍵合過程；鍵合完成后，腐蝕掉刻蝕停止層以上的III-V族材料。圖3所示為有源光子器件的III-V族高速驅(qū)動電路和微電子電路106的結(jié)構(gòu)示意 圖，采用與現(xiàn)有硅基集成電路技術(shù)的融合III-V族半導(dǎo)體CMOS技術(shù)制作的超高頻、低功耗 的III-V族微電子電路，它通過金屬導(dǎo)線與激光器直流驅(qū)動電路103和電光調(diào)制器104的 驅(qū)動電路105相連，并進行信息傳輸。圖4所示為III-V族激光器光源102、硅基無源光子器件110和雙層錐形漸變耦合 器的結(jié)構(gòu)示意圖。采用CMOS兼容的半導(dǎo)體工藝制作III-V族有源光子器件，有源光子器件 與硅基無源波導(dǎo)的耦合采用雙層耦合器結(jié)構(gòu)，光通過上層耦合器109從有源層通過倏逝波 逐漸耦合到硅基無源波導(dǎo)，為提高耦合效率，耦合段無源波導(dǎo)可以為寬波導(dǎo)，它通過硅材料 上的下層耦合器111逐漸線性過渡到亞微米尺寸的硅基微納光波導(dǎo)，實現(xiàn)器件高密度集成 和尺寸微型化。本發(fā)明實施例通過采用整片的低溫晶片鍵合技術(shù)，使硅晶片與III-V族晶片高強 度地結(jié)合為一種新型材料，非常適合大規(guī)模商業(yè)化應(yīng)用。同時，在一次外延形成的多層量子 阱結(jié)構(gòu)中，通過綜合設(shè)計、布局，使有源光子器件和微電子電路在同一 III-V族材料層中集 成，由于采用了 III-V族CMOS微電子電路，使得本發(fā)明實施例在未來高速、低能耗的光電芯 片的研究中具有更強的競爭力，更加代表了當(dāng)代信息技術(shù)的高速低能耗、大容量和“光電融 合”的發(fā)展趨勢。以上所述，僅為本發(fā)明的一部分具體實施方式
，本發(fā)明的保護范圍并不局限于此， 任何熟悉本技術(shù)領(lǐng)域的技術(shù)人員在本發(fā)明揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換， 都應(yīng)涵蓋在本發(fā)明的保護范圍之內(nèi)。本發(fā)明實施例的保護范圍應(yīng)該以權(quán)利要求的保護范圍 為準(zhǔn)。
權(quán)利要求
1.一種硅基光電異質(zhì)集成方法，其特征在于，所述方法包括在硅晶片上設(shè)置硅基無源光子器件作為光信息傳輸通道；在III-V族晶片中設(shè)置CMOS微電子集成電路，用于高速信息處理；在所述III-V族晶片中設(shè)置有源光子器件，用于光、電信息間的高速轉(zhuǎn)換；在所述III-V族晶片上通過一次外延實現(xiàn)所述有源光子器件和CMOS微電子集成電路 的有源區(qū)多層量子阱結(jié)構(gòu)以及刻蝕停止層；采用整片的晶片鍵合工藝在所述硅晶片上鍵合所述III-V族晶片；在所述III-V族晶片中設(shè)置光耦合器，用于所述有源光子器件和硅基無源光子器件間 的高效光耦合。
2.根據(jù)權(quán)利要求1所述的硅基光電異質(zhì)集成方法，其特征在于，所述硅基無源光子器 件采用高折射率差的硅基微納光波導(dǎo)結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的硅基光電異質(zhì)集成方法，其特征在于，在同一III-V族材料層 中設(shè)置所述CMOS微電子集成電路和有源光子器件，利用多量子阱技術(shù)通過一次外延在所 述III-V族晶片上同時集成所述有源光子器件和CMOS微電子集成電路。
4.根據(jù)權(quán)利要求1至3中任一項所述的硅基光電異質(zhì)集成方法，其特征在于，所述采用 整片的晶片鍵合工藝在所述硅晶片上鍵合所述III-V族晶片的步驟具體包括對所述III-V族晶片進行表面清潔及氧化處理；采用整片低溫鍵合使所述III-V族晶片和硅晶片結(jié)合在一起，鍵合溫度設(shè)置為300°C 以下；對結(jié)合后的所述III-V族晶片進行背面減薄和化學(xué)腐蝕處理。
5.根據(jù)權(quán)利要求4所述的硅基光電異質(zhì)集成方法，其特征在于，所述III-V族晶片的有 源光子器件的整體采用脊型波導(dǎo)結(jié)構(gòu)，其有源區(qū)采用多層量子阱結(jié)構(gòu)。
6.根據(jù)權(quán)利要求4所述的硅基光電異質(zhì)集成方法，其特征在于，所述CMOS微電子集成 電路采用與現(xiàn)有硅基集成電路技術(shù)融合的III-V族半導(dǎo)體CMOS技術(shù)。
7.根據(jù)權(quán)利要求4所述的硅基光電異質(zhì)集成方法，其特征在于，所述光耦合器采用雙 層的錐形漸變耦合器結(jié)構(gòu)，具體包括將所述III-V族晶片的平面線性漸變錐形波導(dǎo)結(jié)構(gòu) 設(shè)置為上層的耦合器，用于所述III-V族晶片的有源光子器件與硅基無源光子器件的高效 光耦合；將所述硅晶片的平面線性漸變錐形波導(dǎo)結(jié)構(gòu)設(shè)置為下層的耦合器，用于耦合端的 硅基寬波導(dǎo)與硅基微納光波導(dǎo)的高效光耦合。
8.—種硅基光電異質(zhì)集成芯片，其特征在于，所述芯片包括硅晶片和III-V族晶片；所 述硅晶片上設(shè)置有硅基無源光子器件，作為光信息傳輸通道；所述III-V族晶片中設(shè)置有 CMOS微電子集成電路，用于高速信息處理；所述III-V族晶片中設(shè)置有有源光子器件，用 于光、電信息間的高速轉(zhuǎn)換；所述III-V族晶片上通過一次外延實現(xiàn)所述有源光子器件和 CMOS微電子集成電路的有源區(qū)多層量子阱結(jié)構(gòu)；所述III-V族晶片通過整片的晶片鍵合工 藝鍵合在所述硅晶片上；所述III-V族晶片中設(shè)置有光耦合器，用于所述有源光子器件和 硅基無源光子器件間的高效光耦合。
9.根據(jù)權(quán)利要求8所述的硅基光電異質(zhì)集成芯片，其特征在于，所述硅基無源光子器 件采用高折射率差的硅基微納光波導(dǎo)結(jié)構(gòu)。
10.根據(jù)權(quán)利要求8或9所述的硅基光電異質(zhì)集成芯片，其特征在于，所述CMOS微電子 集成電路和有源光子器件集成于同一 III-V族材料層中；所述III-V族晶片的有源光子器件的整體采用脊型波導(dǎo)結(jié)構(gòu)，其有源區(qū)采用多層量子阱結(jié)構(gòu)；所述光耦合器設(shè)置為雙層的 錐形漸變耦合器結(jié)構(gòu)，所述III-V族晶片的平面線性漸變錐形波導(dǎo)結(jié)構(gòu)設(shè)置為上層的耦合 器，用于所述III-V族晶片的有源光子器件與硅基無源光子器件的高效光耦合；所述硅晶 片的平面線性漸變錐形波導(dǎo)結(jié)構(gòu)設(shè)置為下層的耦合器，用于耦合端的硅基寬波導(dǎo)與硅基微 納光波導(dǎo)的高效光耦合。
全文摘要
本發(fā)明公開了一種硅基光電異質(zhì)集成方法及硅基光電異質(zhì)集成芯片，屬于光電異質(zhì)集成技術(shù)領(lǐng)域。所述方法包括在硅晶片上設(shè)置硅基無源光子器件作為光信息傳輸通道；在III-V族晶片中設(shè)置CMOS微電子集成電路；在III-V族晶片上通過一次外延實現(xiàn)有源光子器件和CMOS微電子集成電路的有源區(qū)多層量子阱結(jié)構(gòu)；采用整片的晶片鍵合工藝在硅晶片上鍵合III-V族晶片；在III-V族晶片中設(shè)置光耦合器。本發(fā)明在同一III-V族材料層中實現(xiàn)了微電子電路和有源光子器件的集成，為硅基光電異質(zhì)集成芯片的研制和應(yīng)用提供了可行性；本發(fā)明可廣泛應(yīng)用于研制下一代高密度、大容量、多功能的單片集成光電芯片。
文檔編號G02B6/122GK102117820SQ20091031283
公開日2011年7月6日 申請日期2009年12月31日 優(yōu)先權(quán)日2009年12月31日
發(fā)明者劉新宇, 劉洪剛, 吳德馨, 周靜濤, 張軒雄, 申華軍 申請人:中國科學(xué)院微電子研究所