国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      液晶顯示裝置的制作方法

      文檔序號(hào):2755192閱讀:127來源:國知局
      專利名稱:液晶顯示裝置的制作方法
      技術(shù)領(lǐng)域
      本發(fā)明涉及至少對(duì)像素部使用薄膜晶體管的液晶顯示裝置。
      背景技術(shù)
      近年來,將形成在具有絕緣表面的襯底上的半導(dǎo)體薄膜(厚度為幾十nm至幾百nm 左右)用于溝道形成區(qū)域構(gòu)成薄膜晶體管的技術(shù)引人注目。薄膜晶體管廣泛地應(yīng)用于電 子器件如IC及電光裝置,尤其是,正在加快開發(fā)作為圖像顯示裝置的開關(guān)元件的薄膜晶體管。作為圖像顯示裝置的開關(guān)元件,采用將非晶半導(dǎo)體膜用于溝道形成區(qū)域的薄膜晶 體管、或?qū)⒍嗑О雽?dǎo)體膜用于溝道形成區(qū)域的薄膜晶體管等。作為多晶半導(dǎo)體膜的形成方 法,一般知道由光學(xué)系統(tǒng)將脈沖振蕩的受激準(zhǔn)分子激光束加工為線形,并對(duì)于非晶硅膜進(jìn) 行線形光束的掃描和照射來晶化的技術(shù)。此外,作為圖像顯示裝置的開關(guān)元件,采用將微晶半導(dǎo)體膜用于溝道形成區(qū)域的 薄膜晶體管(參照專利文獻(xiàn)1及2)。[專利文獻(xiàn)1]日本專利申請(qǐng)公開Hei4_242724號(hào)公報(bào)[專利文獻(xiàn)2]日本專利申請(qǐng)公開2005-49832號(hào)公報(bào)將多晶半導(dǎo)體膜用于溝道形成區(qū)域的薄膜晶體管具有如下優(yōu)點(diǎn)其電場(chǎng)效應(yīng)遷移 率比將非晶半導(dǎo)體膜用于溝道形成區(qū)域的薄膜晶體管高兩個(gè)數(shù)量級(jí)以上,并且可以將半導(dǎo) 體顯示裝置的像素部和其周邊的驅(qū)動(dòng)電路一體形成在相同襯底上。然而,有如下問題與將 非晶半導(dǎo)體膜用于溝道形成區(qū)域的情況相比,因使半導(dǎo)體膜晶化而工序較復(fù)雜,由此成品 率降低且成本升高。此外,有微晶半導(dǎo)體膜的晶粒的表面容易氧化的問題。這個(gè)情況還引起如下問題 當(dāng)溝道形成區(qū)域的晶粒氧化時(shí),在晶粒的表面上形成氧化膜,并且該氧化膜障礙載流子的 移動(dòng),從而薄膜晶體管的電特性降低。

      發(fā)明內(nèi)容
      鑒于上述問題,本發(fā)明的目的在于提供包括電特性良好且可靠性高的薄膜晶體管 的液晶顯示裝置、以及批量生產(chǎn)性高地制造該液晶顯示裝置的方法。在包括反交錯(cuò)型薄膜晶體管的液晶顯示裝置的反交錯(cuò)型薄膜晶體管中,在柵電極 上形成柵極絕緣膜,在柵極絕緣膜上形成用作溝道形成區(qū)域的微晶半導(dǎo)體膜(也稱為半非 晶半導(dǎo)體膜),在微晶半導(dǎo)體膜上形成緩沖層,在緩沖層上形成一對(duì)源區(qū)域及漏區(qū)域,以使 源區(qū)域及漏區(qū)域的一部分露出的方式形成與源區(qū)域及漏區(qū)域接觸的一對(duì)源電極及漏電極。 因此,源區(qū)域及漏區(qū)域具有與源電極及漏電極接觸的區(qū)域和不與源電極及漏電極接觸的區(qū)域。此外,在源電極及漏電極的外側(cè),源區(qū)域及漏區(qū)域的一部分、以及緩沖層的一部分露出, 并且源電極及漏電極不與微晶半導(dǎo)體膜的端部和源區(qū)域及漏區(qū)域的端部重疊。此外,在源 電極及漏電極的端部的外側(cè)形成源區(qū)域及漏區(qū)域的端部、以及緩沖層的端部。通過源電極及漏電極的端部和源區(qū)域及漏區(qū)域的端部不一致,并在源電極及漏電 極的端部的外側(cè)形成源區(qū)域及漏區(qū)域的端部,源電極及漏電極的端部之間的距離變長(zhǎng),從 而可以防止源電極及漏電極之間的漏電流及短路。此外,電場(chǎng)不在源電極及漏電極和源區(qū) 域及漏區(qū)域的端部中集中,從而可以防止在柵電極與源電極及漏電極之間產(chǎn)生的漏電流。此外,緩沖層的一部分具有凹部,并且該凹部的側(cè)面與源區(qū)域及漏區(qū)域的端部一 致。由于緩沖層的一部分具有凹部且原區(qū)域和漏區(qū)域之間的距離遠(yuǎn)離而源區(qū)域及漏區(qū)域之 間的載流子移動(dòng)的距離長(zhǎng),因此可以減少源區(qū)域及漏區(qū)域之間產(chǎn)生的漏電流。此外,在微晶半導(dǎo)體膜和源區(qū)域及漏區(qū)域之間形成有緩沖層。微晶半導(dǎo)體膜用作 溝道形成區(qū)域。另外,緩沖層在防止微晶半導(dǎo)體膜的氧化的同時(shí)用作高電阻區(qū)域。在微晶半 導(dǎo)體膜和源區(qū)域及漏區(qū)域之間使用高電阻率的非晶半導(dǎo)體膜形成有緩沖層。由此,本發(fā)明 的薄膜晶體管的電場(chǎng)效應(yīng)遷移率高,且截止時(shí)(即,對(duì)柵電極施加負(fù)電壓時(shí))的漏電流少, 而漏耐壓性高??梢酝ㄟ^等離子體CVD法、濺射法等形成緩沖層。此外,在形成非晶半導(dǎo)體膜之 后,通過對(duì)于非晶半導(dǎo)體膜進(jìn)行使用氮等離子體、氫等離子體、或鹵素等離子體的處理,來 可以使非晶半導(dǎo)體膜氮化、氫化、或鹵化。通過在微晶半導(dǎo)體膜的表面上設(shè)置緩沖層來可以減少包含在微晶半導(dǎo)體膜中的 晶粒的氧化,因此可以減少薄膜晶體管的電特性的退化。與多晶半導(dǎo)體膜不同,微晶半導(dǎo)體膜可以直接形成在襯底上。具體而言,可以將氫 化硅作為原料氣體并使用等離子體CVD裝置來形成。通過上述方法制造的微晶半導(dǎo)體膜也 包括在非晶半導(dǎo)體中含有0.5nm至20nm的晶粒的微晶半導(dǎo)體膜。因此,與使用多晶半導(dǎo)體 膜的情況不同,不需要在形成半導(dǎo)體膜之后進(jìn)行晶化工序。可以縮減制造薄膜晶體管時(shí)的 工序數(shù),并且還可以提高液晶顯示裝置的成品率并抑制成本。此外,使用頻率為1GHz以上 的微波的等離子體具有高電子密度,從而容易離解原料氣體的氫化硅。因此,通過使用頻率 為1GHz以上的微波的等離子體CVD法,與頻率為幾十MHz至幾百M(fèi)Hz的微波等離子體CVD 法相比,可以較容易制造微晶半導(dǎo)體膜,并可以提高成膜速度。因而,可以提高液晶顯示裝 置的批量生產(chǎn)性。此外,使用微晶半導(dǎo)體膜制造薄膜晶體管(TFT),并且將該薄膜晶體管使用于像素 部、驅(qū)動(dòng)電路來制造液晶顯示裝置。使用微晶半導(dǎo)體膜的薄膜晶體管的電場(chǎng)效應(yīng)遷移率為 lcm2/V sec至20cm2/V sec,其是將非晶半導(dǎo)體膜用于溝道形成區(qū)域的薄膜晶體管的2倍 至20倍。因此可以將驅(qū)動(dòng)電路的一部分或全部形成于與像素部相同的襯底上,來形成系統(tǒng) 型面板(systemon panel)。此外,液晶顯示裝置包括液晶元件。另外,液晶顯示裝置還包括處于液晶元件被密 封狀態(tài)的面板、以及處于將包括控制器的IC等安裝在該面板上的狀態(tài)的模塊。再者,本發(fā)明涉及制造該液晶顯示裝置的過程中的相當(dāng)于液晶元件完成之前的一個(gè)方式的元件襯底, 該元件襯底的多個(gè)像素的各個(gè)中具備將電壓供給給液晶元件的單元。元件襯底采用各種方 式,既可以處于只形成有液晶元件的像素電極的狀態(tài),又可以處于在形成成為像素電極的 導(dǎo)電膜之后并進(jìn)行蝕刻來形成像素電極之前的狀態(tài)。注意,本說明書中的液晶顯示裝置是指圖像顯示器件、液晶顯示器件、或光源(包 括照明裝置)。此外,如下模塊也都包括在液晶顯示裝置中安裝有連接器如FPC(柔性印 刷襯底)、TAB(帶式自動(dòng)接合)膠帶、或TCP(帶載封裝)的模塊;TAB膠帶及TCP的前端設(shè) 置有印刷布線板的模塊;或通過C0G(晶玻接裝,chip on glass)方式將IC(集成電路)直 接安裝在液晶元件中的模塊。根據(jù)本發(fā)明,可以批量生產(chǎn)性高地制造包括電特性良好且可靠性高的薄膜晶體管 的液晶顯示裝置。


      圖1A和1B是說明本發(fā)明的液晶顯示裝置的制造方法的截面圖;圖2A至2C是說明本發(fā)明的液晶顯示裝置的制造方法的截面圖;圖3A和3B是說明本發(fā)明的液晶顯示裝置的制造方法的截面圖;圖4A和4B是說明本發(fā)明的液晶顯示裝置的制造方法的截面圖;圖5A至5C是說明本發(fā)明的液晶顯示裝置的制造方法的俯視圖;圖6A至6C是說明本發(fā)明的液晶顯示裝置的制造方法的截面圖;圖7A至7C是說明本發(fā)明的液晶顯示裝置的制造方法的截面圖;圖8A和8B是說明本發(fā)明的液晶顯示裝置的制造方法的截面圖;圖9A至9D是說明本發(fā)明的液晶顯示裝置的制造方法的俯視圖;圖10是說明本發(fā)明的微波等離子體CVD裝置的俯視圖;圖11A至11D是說明可應(yīng)用于本發(fā)明的多級(jí)灰度掩模的截面圖;圖12A至12C是說明本發(fā)明的液晶顯示面板的透視圖;圖13A至13C是說明使用本發(fā)明的液晶顯示裝置的電子設(shè)備的透視圖;圖14是說明使用本發(fā)明的液晶顯示裝置的電子設(shè)備的圖;圖15是說明本發(fā)明的液晶顯示裝置的圖;圖16是說明本發(fā)明的液晶顯示裝置的圖;圖17是說明本發(fā)明的液晶顯示裝置的圖;圖18是說明本發(fā)明的液晶顯示裝置的圖;圖19是說明本發(fā)明的液晶顯示裝置的圖;圖20是說明本發(fā)明的液晶顯示裝置的圖;圖21是說明本發(fā)明的液晶顯示裝置的圖;圖22是說明本發(fā)明的液晶顯示裝置的圖;圖23是說明本發(fā)明的液晶顯示裝置的圖;圖24是說明本發(fā)明的液晶顯示裝置的圖;圖25是說明本發(fā)明的液晶顯示裝置的圖;圖26是說明本發(fā)明的液晶顯示裝置的圖27是說明本發(fā)明的液晶顯示裝置的圖;圖28是說明本發(fā)明的液晶顯示裝置的圖;圖29A和29B是說明本發(fā)明的液晶顯示面板的俯視圖及截面圖;圖30是說明本發(fā)明的液晶顯示裝置的結(jié)構(gòu)的框圖;圖31是說明本發(fā)明的液晶顯示裝置的驅(qū)動(dòng)電路的結(jié)構(gòu)的等效電路圖;圖32是說明本發(fā)明的液晶顯示裝置的驅(qū)動(dòng)電路的結(jié)構(gòu)的等效電路圖;圖33是說明本發(fā)明的液晶顯示裝置的驅(qū)動(dòng)電路的布局的俯視圖;圖34A和34B是示出通過拉曼光譜法檢測(cè)微晶半導(dǎo)體膜的結(jié)果的圖;圖35是用于器件模擬的模型圖;圖36是示出通過進(jìn)行器件模擬而獲得的電流電壓特性的圖;圖37A和37B是示出通過進(jìn)行器件模擬而獲得的薄膜晶體管的電子濃度分布的 圖。本發(fā)明的選擇圖為圖2A至2C。
      具體實(shí)施例方式下面,關(guān)于本發(fā)明的實(shí)施方式將參照附圖給予說明。但是,所屬技術(shù)領(lǐng)域的普通技 術(shù)人員可以很容易地理解一個(gè)事實(shí),就是本發(fā)明可以以多個(gè)不同形式來實(shí)施,其方式和詳 細(xì)內(nèi)容可以被變換為各種各樣的形式而不脫離本發(fā)明的宗旨及其范圍。因此,本發(fā)明不應(yīng) 該被解釋為僅限定在本實(shí)施方式所記載的內(nèi)容中。實(shí)施方式1在本實(shí)施方式中,對(duì)于用于液晶顯示裝置的薄膜晶體管的制造工序,參照?qǐng)D1A至 圖12C進(jìn)行說明。圖1A至圖4B、圖6A至圖8B是示出薄膜晶體管的制造工序的截面圖,而 圖5A至5C以及圖9A至9D是一個(gè)像素中的薄膜晶體管及像素電極的連接區(qū)域的俯視圖。具有微晶半導(dǎo)體膜的n型薄膜晶體管更優(yōu)選用于驅(qū)動(dòng)電路,因?yàn)槠潆妶?chǎng)效應(yīng)遷移 率高于具有微晶半導(dǎo)體膜的P型薄膜晶體管的電場(chǎng)效應(yīng)遷移率。優(yōu)選使形成在相同襯底上 的所有薄膜晶體管的極性為相同,以抑制工序數(shù)的增加。在此,使用n溝道型的薄膜晶體管 來進(jìn)行說明。如圖1A所示,在襯底50上形成柵電極51。襯底50可以使用通過熔化方法或浮 發(fā)方法(float method)制造的無堿玻璃襯底例如鋇硼硅酸鹽玻璃、鋁硼硅酸鹽玻璃、鋁硅 酸鹽玻璃等、或陶瓷襯底,還可以使用具有可承受本制造工序的處理溫度的耐熱性的塑料 襯底等。此外,還可以使用在不銹鋼合金等金屬襯底表面上設(shè)置絕緣膜的襯底。在襯底50 是母玻璃的情況下,其尺寸可以采用第一代(320mmX400mm)、第二代(400mmX 500mm)、第 三代(550mmX 650mm)、第四代(680mmX 880mm 或 730mmX 920mm)、第五代(1000mmX 1200mm 或 llOOmmX 1250mm)、第六代(1500mmX 1800mm)、第七代(1900mmX 2200mm)、第 八代(2l60mmX2460mm)、第九代(2400mmX 2800mm 或 2450mmX 3050mm)、第十代 (2950mm X 3400mm)等。使用鈦、鉬、鉻、鉭、鎢、鋁等的金屬材料或其合金材料形成柵電極51??梢酝ㄟ^ 濺射法、真空蒸鍍法在襯底50上形成導(dǎo)電膜,通過光刻技術(shù)或噴墨法在該導(dǎo)電膜上形成掩 模,并使用該掩模蝕刻導(dǎo)電膜,來形成柵電極51。注意,作為用來提高柵電極51的緊密性并防止擴(kuò)散到基底的阻擋金屬,也可以將上述金屬材料的氮化物膜設(shè)置在襯底50和柵電 極51之間。在此,通過采用使用第一光掩模形成的抗蝕劑掩模來蝕刻形成在襯底50上的 導(dǎo)電膜,來形成柵電極51。注意,因?yàn)樵跂烹姌O51上形成絕緣膜、半導(dǎo)體膜及布線等,所以其端部?jī)?yōu)選加工 為錐形形狀,以便防止斷開。此外,雖然未圖示,但可以通過該工序同時(shí)形成連接到柵電極 的布線。其次,在柵電極51上按順序形成柵極絕緣膜52a、52b、微晶半導(dǎo)體膜53、緩沖層 54、添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜55、導(dǎo)電膜65a至65c。接著,在導(dǎo)電膜65c 上涂敷抗蝕劑80。注意,優(yōu)選至少連續(xù)形成柵極絕緣膜52a、52b、微晶半導(dǎo)體膜53及緩沖 層54。再者,優(yōu)選連續(xù)形成柵極絕緣膜52a、52b、微晶半導(dǎo)體膜53、緩沖層54、以及添加有 賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜55。通過在不接觸大氣的狀態(tài)下至少連續(xù)形成柵極絕 緣膜52a、52b、微晶半導(dǎo)體膜53、及緩沖層54,可以形成各個(gè)疊層界面而不被大氣成分及懸 浮在大氣中的污染雜質(zhì)元素污染,因此可以減少薄膜晶體管特性的不均勻。柵極絕緣膜52a、52b分別可以通過CVD法或?yàn)R射法等并使用氧化硅膜、氮化硅膜、 氧氮化硅膜、或氮氧化硅膜來形成。在此示出,按順序?qū)盈B氧化硅膜或氧氮化硅膜、和氮化 硅膜或氮氧化硅膜來形成柵極絕緣膜52a、52b的方式。另外,柵極絕緣膜還可以不采用兩 層結(jié)構(gòu),而從襯底一側(cè)按順序?qū)盈B氮化硅膜或氮氧化硅膜、氧化硅膜或氧氮化硅膜、和氮化 硅膜或氮氧化硅膜的三層來形成柵極絕緣膜。此外,還可以使用氧化硅膜、氮化硅膜、氧氮 化硅膜或者氮氧化硅膜的單層來形成柵極絕緣膜。在此,氧氮化硅膜是指具有如下組成的膜氧的含有量比氮的含有量多,并且在采 用盧瑟福背散射光譜學(xué)法(RBS Rutherford BackscatteringSpectrometry)以及氫前方 散射法(HFS :Hydrogen Forward Scattering)檢測(cè)時(shí),作為濃度范圍,包含50原子%至70 原子%的氧,包含0. 5原子%至15原子%的氮,包含25原子%至35原子%的硅,包含0. 1 原子%至10原子%的氫。此外,氮氧化硅膜是指具有如下組成的膜氮的含量比氧的含量 多,并且在采用RBS及HFS檢測(cè)時(shí),作為濃度范圍,包含5原子%至30原子%的氧,包含20 原子%至55原子%的氮,包含25原子%至35原子%的硅,包含10原子%至30原子%的 氫。但是,在構(gòu)成氧氮化硅或氮氧化硅的原子的總和為100原子%時(shí),氮、氧、硅及氫的含有 比率包括在上述范圍內(nèi)。微晶半導(dǎo)體膜53是指包括非晶結(jié)構(gòu)和結(jié)晶結(jié)構(gòu)(包括單晶、多晶)之間的中間結(jié) 構(gòu)的半導(dǎo)體的膜。該半導(dǎo)體為具有在自由能方面上很穩(wěn)定的第三狀態(tài)的半導(dǎo)體,并且具有 短程有序且具有晶格應(yīng)變的結(jié)晶質(zhì)的半導(dǎo)體,粒徑為0. 5nm至20nm的柱狀或針狀結(jié)晶在對(duì) 于襯底表面成為法線的方向上生長(zhǎng)。此外,微晶半導(dǎo)體與非晶半導(dǎo)體混合在一起。在微晶半 導(dǎo)體的典型例子的微晶硅中,其拉曼光譜轉(zhuǎn)移到比表示單晶硅的521cm—1低波數(shù)一側(cè)。艮口, 微晶硅的拉曼光譜的峰值位于表示單晶硅的521CHT1和表示非晶硅的480CHT1之間。此外, 包含有至少1原子%或更多的氫或鹵素,以便終止懸空鍵。再者,可以通過將氦、氬、氪、氖 等的稀有氣體元素包含在微晶半導(dǎo)體膜中而進(jìn)一步促進(jìn)晶格應(yīng)變來提高穩(wěn)定性以獲得良 好的微晶半導(dǎo)體膜。關(guān)于這種微晶半導(dǎo)體膜的記述例如在美國專利文件4,409,134號(hào)中公 開??梢酝ㄟ^使用頻率為幾十MHz至幾百M(fèi)Hz的高頻率等離子體CVD法、或頻率為1GHz以上的微波等離子體CVD裝置形成該微晶半導(dǎo)體膜。代表性地,可以使用氫稀釋SiH4、 Si2H6等的氫化硅形成。另外,除了使用氫化硅及氫之外,還可以使用選自氦、氬、氪、氖中的 一種或多種稀有氣體元素進(jìn)行稀釋,來形成微晶半導(dǎo)體膜。將氫的流量比設(shè)定為此時(shí)的氫 化硅的50倍以上1000倍以下,優(yōu)選設(shè)定為50倍以上200倍以下,更優(yōu)選為100倍。注意, 也可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等代替氫化硅。此外,由于當(dāng)示意性地不添加用于價(jià)電子控制的雜質(zhì)元素時(shí),微晶半導(dǎo)體膜呈現(xiàn) 弱n型導(dǎo)電性,因此可以通過在形成膜的同時(shí)或形成膜之后對(duì)于用作薄膜晶體管的溝道 形成區(qū)域的微晶半導(dǎo)體膜添加賦予P型的雜質(zhì)元素,來控制閾值。作為賦予P型的雜質(zhì) 元素的典型,可舉出硼,優(yōu)選將B2H6、8&等的雜質(zhì)氣體以lppm至lOOOppm的比例,優(yōu)選以 lppm至lOOppm的比例混入到氫化硅中。而且,硼的濃度例如優(yōu)選為1 X 1014atoms/cm3至 6 X 1016atoms/cm3。此外,微晶半導(dǎo)體膜的氧濃度優(yōu)選為5X1019cm_3以下,更優(yōu)選為lX1019cm_3以下, 且氮及碳的濃度分別為3X 1018cm_3以下。通過降低混入到微晶半導(dǎo)體膜中的氧、氮、及碳的 濃度,可以防止微晶半導(dǎo)體膜的n型化。微晶半導(dǎo)體膜53以厚于Onm至200nm以下的厚度,優(yōu)選以lnm以上lOOnm以下的
      厚度,更優(yōu)選以5nm以上50nm的厚度形成。微晶半導(dǎo)體膜53用作后面形成的薄膜晶體管 的溝道形成區(qū)域。通過以5nm以上50nm以下的范圍內(nèi)的厚度形成微晶半導(dǎo)體膜53,后面 形成的薄膜晶體管成為完全耗盡型。此外,因?yàn)槲⒕О雽?dǎo)體膜53的成膜速度比非晶半導(dǎo)體 膜慢,即為非晶半導(dǎo)體膜的成膜速度的1/10至1/100,所以通過減薄膜厚度,可以提高生產(chǎn) 率。由于微晶半導(dǎo)體膜由微晶構(gòu)成,因此其電阻比非晶半導(dǎo)體膜低。由此,在將微晶半導(dǎo)體 膜用于溝道形成區(qū)域的薄膜晶體管中表示電流電壓特性的曲線的上升部分的傾斜急劇,其 作為開關(guān)元件的響應(yīng)性優(yōu)良且可以進(jìn)行高速驅(qū)動(dòng)。此外,通過將微晶半導(dǎo)體膜用于薄膜晶 體管的溝道形成區(qū)域,可以抑制薄膜晶體管的閾值變動(dòng)。因此,可以制造電特性的不均勻少 的液晶顯示裝置。另外,微晶半導(dǎo)體膜的遷移率比非晶半導(dǎo)體膜高。因此,通過使用其溝道形成區(qū)域 由微晶半導(dǎo)體膜形成的薄膜晶體管作為液晶元件的開關(guān),可以縮小溝道形成區(qū)域的面積, 即薄膜晶體管的面積。由此,在每一個(gè)像素中薄膜晶體管所占的面積縮小,可以提高像素的 開口率。結(jié)果,可以制造分辨率高的裝置??梢酝ㄟ^使用SiH4、Si2H6等的氫化硅并采用等離子體CVD法形成緩沖層54。此 外,可以對(duì)上述氫化硅添加選自氦、氬、氪、氖中的一種或多種的稀有氣體元素進(jìn)行稀釋形 成非晶半導(dǎo)體膜。通過使用其流量為氫化硅的流量的1倍以上20倍以下,優(yōu)選為1倍以上 10倍以下,更優(yōu)選為1倍以上5倍以下的氫,可以形成包含氫的非晶半導(dǎo)體膜。此外,通過 使用上述氫化硅和氮或氨,可以形成包含氮的非晶半導(dǎo)體膜。另外,通過使用上述氫化硅和 包含氟、氯、溴、或碘的氣體(F2、Cl2、Br2、12、HF、HC1、HBr、HI等),可以形成包含氟、氯、溴、 或碘的非晶半導(dǎo)體膜。注意,可以使用SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外,作為緩沖層54,可以將非晶半導(dǎo)體用作靶子并使用氫或稀有氣體進(jìn)行濺射 來形成非晶半導(dǎo)體膜。此時(shí),通過將氨、氮、或N20包含在氣氛中,可以形成含有氮的非晶半 導(dǎo)體膜。另外,通過將含有氟、氯、溴、或碘的氣體(F2、Cl2、Br2、I2、HF、HCl、HBr、HI等)包 含在氣氛中,可以形成含有氟、氯、溴、或碘的非晶半導(dǎo)體膜。
      此外,作為緩沖層54,也可以在微晶半導(dǎo)體膜53的表面上采用等離子體CVD法或 濺射法形成非晶半導(dǎo)體膜,然后對(duì)非晶半導(dǎo)體膜的表面進(jìn)行使用氫等離子體、氮等離子體、 或鹵素等離子體的處理,來使非晶半導(dǎo)體膜表面氫化、氮化、或鹵化。或者,也可以對(duì)非晶半 導(dǎo)體膜的表面進(jìn)行使用氦等離子體、氖等離子體、氬等離子體、氪等離子體等的處理。優(yōu)選使用不包含晶粒的非晶半導(dǎo)體膜形成緩沖層54。因此,在采用頻率為幾十 MHz至幾百M(fèi)Hz的高頻等離子體CVD法、或微波等離子體CVD法形成非晶半導(dǎo)體膜的情況 下,優(yōu)選控制成膜條件以使它成為不包含晶粒的非晶半導(dǎo)體膜。緩沖層54的一部分有時(shí)會(huì)在后面的源區(qū)域及漏區(qū)域的形成過程中被蝕刻,從而 緩沖層54優(yōu)選以在蝕刻之后其一部分殘留的厚度來形成。典型地說,優(yōu)選以150nm以上 400nm以下的厚度形成緩沖層54。當(dāng)在薄膜晶體管的施加電壓高(例如,15V左右)的液晶 顯示裝置中,使其膜厚度為如上述范圍所示那樣厚地形成緩沖層54時(shí),耐壓性提高,從而 即使薄膜晶體管被施加高電壓也可以防止薄膜晶體管的退化。注意,緩沖層54優(yōu)選不添加有賦予一導(dǎo)電型的雜質(zhì)元素如磷、硼等。尤其是,用來 控制閾值包含在微晶半導(dǎo)體膜中的硼、或包含在添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體 膜中的磷優(yōu)選不混入在緩沖層54中。結(jié)果,通過消除PN結(jié)所導(dǎo)致的漏電流的產(chǎn)生區(qū)域,可 以實(shí)現(xiàn)漏電流的減少。此外,通過在添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜和微晶半 導(dǎo)體膜之間形成不添加有賦予一導(dǎo)電型的雜質(zhì)元素如磷、硼等的非晶半導(dǎo)體膜,可以防止 分別包含在微晶半導(dǎo)體膜和源區(qū)域及漏區(qū)域中的雜質(zhì)擴(kuò)散。通過在微晶半導(dǎo)體膜53的表面上形成非晶半導(dǎo)體膜,進(jìn)一步形成包含氫、氮、或 鹵素的非晶半導(dǎo)體膜,來可以防止包含在微晶半導(dǎo)體膜53的晶粒表面的自然氧化。特別 是,在非晶半導(dǎo)體和微晶粒相接觸的區(qū)域中,因受局部應(yīng)力而容易產(chǎn)生裂縫。當(dāng)該裂縫與氧 接觸時(shí)產(chǎn)生晶粒的氧化,并形成氧化硅。然而,通過在微晶半導(dǎo)體膜53的表面上形成緩沖 層,可以防止微晶粒的氧化。此外,通過形成緩沖層,可以防止當(dāng)后面形成源區(qū)域及漏區(qū)域 之際產(chǎn)生的蝕刻殘?jiān)烊氲轿⒕О雽?dǎo)體膜中。此外,使用非晶半導(dǎo)體膜或使用包含氫、氮、或鹵素的非晶半導(dǎo)體膜形成緩沖層 54。非晶半導(dǎo)體膜的能隙比微晶半導(dǎo)體膜的能隙大(非晶半導(dǎo)體膜的能隙為1. leV至 1. 5eV,而微晶半導(dǎo)體膜的能隙為1. 6eV至1. 8eV),電阻高,并且遷移率低,即為微晶半導(dǎo)體 膜的1/5至1/10。由此,在后面形成的薄膜晶體管中,形成在源區(qū)域及漏區(qū)域和微晶半導(dǎo)體 膜之間的緩沖層用作高電阻區(qū)域,而微晶半導(dǎo)體膜用作溝道形成區(qū)域。因此,可以減少薄膜 晶體管的截止電流。當(dāng)將該薄膜晶體管用作液晶顯示裝置的開關(guān)元件時(shí),可以提高液晶顯 示裝置的對(duì)比度。在形成n溝道型薄膜晶體管的情況下,添加磷作為典型雜質(zhì)元素,即對(duì)于氫化硅 添加PH3等的雜質(zhì)氣體,來形成添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜55,即可。此 外,在形成P溝道型薄膜晶體管的情況下,添加硼作為典型雜質(zhì)元素即可,即對(duì)于氫化硅添 加B2H6等的雜質(zhì)氣體即可??梢允褂梦⒕О雽?dǎo)體膜或非晶半導(dǎo)體膜形成添加有賦予一導(dǎo)電 型的雜質(zhì)元素的半導(dǎo)體膜55。再者,也可以使用添加有賦予一導(dǎo)電型的雜質(zhì)元素的非晶半 導(dǎo)體膜和添加有賦予一導(dǎo)電型的雜質(zhì)元素的微晶半導(dǎo)體膜的疊層形成添加有賦予一導(dǎo)電 型的雜質(zhì)元素的半導(dǎo)體膜55。通過在緩沖層54 —側(cè)形成添加有賦予一導(dǎo)電型的雜質(zhì)元素 的非晶半導(dǎo)體膜,并在其上形成添加有賦予一導(dǎo)電型的雜質(zhì)元素的微晶半導(dǎo)體膜,電阻逐漸變化,所以載流子容易流過,而可以提高遷移率。以2nm以上50nm以下的厚度形成添加 有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜55。通過減薄添加有賦予一導(dǎo)電型的雜質(zhì)元素的半 導(dǎo)體膜的膜厚度,可以提高生產(chǎn)率。在此,參照?qǐng)D10示出一種等離子體CVD裝置,該微波等離子體CVD裝置能夠連續(xù) 進(jìn)行從形成柵極絕緣膜52a、52b的步驟到形成添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體 膜55的步驟。圖10是示出等離子體CVD裝置的俯視截面的示意圖,其具有在公共室1120 的周圍具備裝載室1110、卸載室1115、反應(yīng)室(1)1111至反應(yīng)室(4) 1114的結(jié)構(gòu)。在公共 室1120和每個(gè)室之間具備閘閥1122至1127,以防止在每個(gè)室內(nèi)進(jìn)行的處理互相干涉。襯 底裝載在裝載室1110、卸載室1115的盒子1128、1129,然后由公共室1120的傳送單元1121 傳送到反應(yīng)室(1)1111至反應(yīng)室(4)1114。該微波等離子體CVD裝置能夠?qū)τ诿總€(gè)堆積膜 種類分配反應(yīng)室,從而可以在不與大氣接觸的狀態(tài)下連續(xù)形成多個(gè)不同的覆蓋膜。在反應(yīng)室(1)至反應(yīng)室(4)的各個(gè)中,分別層疊形成柵極絕緣膜52a、52b、微晶半 導(dǎo)體膜53、緩沖層54、以及添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜55。在此情況下,通 過轉(zhuǎn)換原料氣體,可以連續(xù)地層疊多個(gè)不同種類的膜。在此情況下,形成柵極絕緣膜,然后 將硅烷等的氫化硅引入到反應(yīng)室內(nèi),使殘留氧及氫化硅反應(yīng),并將反應(yīng)物排出到反應(yīng)室的 外部,從而可以降低反應(yīng)室內(nèi)的殘留氧濃度。結(jié)果,可以降低包含在微晶半導(dǎo)體膜中的氧濃 度。此外,可以防止包含在微晶半導(dǎo)體膜中的晶粒的氧化?;蛘?,在反應(yīng)室(1)及反應(yīng)室(3)中形成柵極絕緣膜52a、52b、微晶半導(dǎo)體膜53、 以及緩沖層54,而在反應(yīng)室(2)及反應(yīng)室(4)中形成添加有賦予一導(dǎo)電型的雜質(zhì)元素的半 導(dǎo)體膜55。通過只使用賦予一導(dǎo)電型的雜質(zhì)單獨(dú)地進(jìn)行成膜,可以防止殘留在反應(yīng)室中的 賦予一導(dǎo)電型的雜質(zhì)元素混入到其他膜中。像這樣,由于可以使用連接有多個(gè)反應(yīng)室的微波等離子體CVD裝置同時(shí)形成柵極 絕緣膜52a、52b、微晶半導(dǎo)體膜53、緩沖層54、以及添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo) 體膜55,因此提高批量生產(chǎn)性。此外,即使在某個(gè)反應(yīng)室中進(jìn)行維護(hù)及清洗,也可以在其他 反應(yīng)室中形成膜,從而可以縮短成膜周期(cycle time)。另外,因?yàn)榭梢栽诓槐淮髿獬煞旨?懸浮在大氣中的污染雜質(zhì)元素污染的狀態(tài)下形成各個(gè)疊層界面,所以可以減少薄膜晶體管 的特性的不均勻。此外,可以在反應(yīng)室(1)中形成柵極絕緣膜52a、52b,在反應(yīng)室(2)中可以形成微 晶半導(dǎo)體膜53及緩沖層54,在反應(yīng)室(3)中可以形成添加有賦予一導(dǎo)電型的雜質(zhì)元素的 半導(dǎo)體膜55。另外,在使用氧化硅膜或氧氮化硅膜形成柵極絕緣膜52a,并使用氮化硅膜或 氮氧化硅膜形成柵極絕緣膜52b的情況下,也可以設(shè)置五個(gè)反應(yīng)室,并且在反應(yīng)室(1)中形 成柵極絕緣膜52a的氧化硅膜或氧氮化硅膜,在反應(yīng)室(2)中形成柵極絕緣膜52b的氮化 硅膜或氮氧化硅膜,在反應(yīng)室(3)中形成微晶半導(dǎo)體膜,在反應(yīng)室(4)中形成緩沖層,在反 應(yīng)室(5)中形成添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜。此外,因?yàn)槲⒕О雽?dǎo)體膜的 成膜速度較慢,所以也可以在多個(gè)反應(yīng)室中形成微晶半導(dǎo)體膜。例如,也可以在反應(yīng)室(1) 中形成柵極絕緣膜52a、52b,在反應(yīng)室(2)及(3)中形成微晶半導(dǎo)體膜53,在反應(yīng)室(4)中 形成緩沖層54,在反應(yīng)室(5)中形成添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜55。像這 樣,通過在多個(gè)反應(yīng)室中同時(shí)形成微晶半導(dǎo)體膜53,可以提高生產(chǎn)率。注意,此時(shí)優(yōu)選使用 要形成的種類的膜涂敷各個(gè)反應(yīng)室的內(nèi)壁。
      由于當(dāng)使用這種結(jié)構(gòu)的等離子體CVD裝置時(shí),可以在各個(gè)反應(yīng)室中形成類似種類 的膜或一種膜,并且在不暴露在大氣的狀態(tài)下連續(xù)形成上述膜,因此可以在不被已形成的 膜的殘留物及懸浮在大氣中的雜質(zhì)元素污染的狀態(tài)下形成各個(gè)疊層界面。注意,雖然在圖10所示的等離子體CVD裝置中分別設(shè)置有裝載室及卸裝室,但是 也可以設(shè)置一個(gè)裝載/卸裝室。此外,在微波等離子體CVD裝置中也可以設(shè)置備用室。由 于可以通過在備用室中對(duì)襯底進(jìn)行預(yù)熱而在各個(gè)反應(yīng)室中縮短到形成膜的加熱時(shí)間,因此 可以提高生產(chǎn)率。下面,說明成膜處理。在這種成膜處理中,根據(jù)其目的而選擇從氣體供給部供給的 氣體,即可。在此,作為一例舉出如下方法形成氧氮化硅膜作為柵極絕緣膜52a,并形成氮氧 化硅膜作為柵極絕緣膜52b。首先,對(duì)于微波等離子體CVD裝置的反應(yīng)室的處理容器內(nèi)部使用氟自由基進(jìn)行清 洗。注意,通過將氟化碳、氟化氮、或氟引入到設(shè)置在反應(yīng)室外側(cè)的等離子體產(chǎn)生器中并離 解,然后將氟自由基引入到反應(yīng)室中,可以對(duì)反應(yīng)室進(jìn)行清洗。通過在使用氟自由基進(jìn)行清洗之后,將大量的氫引入到反應(yīng)室內(nèi),來使反應(yīng)室內(nèi) 的殘留氟和氫彼此反應(yīng),從而可以降低殘留氟的濃度。由此,可以減少對(duì)于后面在反應(yīng)室內(nèi) 壁形成的保護(hù)膜的氟混入量,并可以減薄保護(hù)膜的厚度。接著,在反應(yīng)室的處理容器的內(nèi)壁的表面上堆積氧氮化膜作為保護(hù)膜。在此,處理 容器內(nèi)的壓力為lPa至200Pa,優(yōu)選為lPa至lOOPa,并且引入氦、氬、氙、氪等的稀有氣體的 任何一種以上的氣體作為等離子體點(diǎn)燃用氣體。再者,引入稀有氣體的任何一種及氫。特 別是,優(yōu)選使用氦作為等離子體點(diǎn)燃用氣體,更優(yōu)選使用氦和氫作為等離子體點(diǎn)燃用氣體。氦的離子化能量較高,即為24. 5eV。但是,由于準(zhǔn)穩(wěn)定狀態(tài)位于大約20eV,因此在 放電中可以以大約4eV進(jìn)行離子化。由此,放電開始電壓低,且容易維持放電。從而可以均 勻地維持等離子體且實(shí)現(xiàn)節(jié)能。此外,也可以引入使用氦、氬、氙、氪等的稀有氣體的任何一種以上及氧氣體作為 等離子體點(diǎn)燃用氣體。通過將氧氣體與稀有氣體一起引入到處理容器中,可以容易進(jìn)行等 離子體的點(diǎn)燃。接著,使電源裝置的電源導(dǎo)通,并且在電源裝置的輸出為500W至6000W,優(yōu)選為 4000W至6000W的情況下產(chǎn)生等離子體。接著,將原料氣體從氣體供應(yīng)部引入到處理容器 內(nèi)。具體而言,通過引入一氧化二氮、稀有氣體、及硅烷作為原料氣體,在處理容器的內(nèi)壁表 面上形成氧氮化硅膜作為保護(hù)膜。此時(shí)的氫化硅的流量為50sCCm至300sCCm,一氧化二氮 的流量為500sccm至6000sccm,保護(hù)膜的膜厚度為500nm至2000nm。接著,在停止原料氣體的供給,降低處理容器內(nèi)的壓力,并使電源裝置的電源截止 之后,將襯底設(shè)置在處理容器內(nèi)的支架臺(tái)上。接著,通過與上述保護(hù)膜相同的工序,在襯底上堆積氧氮化硅膜作為柵極絕緣膜
      52& o在堆積預(yù)定的厚度的氧氮化硅膜之后,停止原料氣體的供給,降低處理容器內(nèi)的 壓力,并使電源裝置的電源關(guān)閉。接著,處理容器內(nèi)的壓力為lPa至200Pa,優(yōu)選為lPa至lOOPa,作為等離子體點(diǎn)燃用氣體,引入氦、氬、氙、氪等的稀有氣體的任何一種以上、原料氣體的硅烷、一氧化二氮、及 氨。注意,作為原料氣體,也可以引入氮代替氨。接著,使電源裝置的電源開啟,并且在電源 裝置的輸出為500W至6000W,優(yōu)選為4000W至6000W的情況下產(chǎn)生等離子體。接著,將原料 氣體從氣體供應(yīng)部引入到處理容器內(nèi),在襯底1130的氧氮化硅膜上形成氮氧化硅膜作為 柵極絕緣膜52b。接著,停止原料氣體的供給,降低處理容器內(nèi)的壓力,并使電源裝置的電源 關(guān)閉,來結(jié)束成膜過程。根據(jù)上述步驟,通過以反應(yīng)室內(nèi)壁的保護(hù)膜為氧氮化硅膜并在襯底上連續(xù)形成氧 氮化硅膜及氮氧化硅膜,可以減少氧化硅等的雜質(zhì)混入到上層一側(cè)的氮氧化硅膜中。通過 采用將能夠產(chǎn)生微波的電源裝置用作電源裝置的微波等離子體CVD法形成上述膜,等離子 體密度提高而可以形成高耐壓性的膜。當(dāng)將該膜用作柵極絕緣膜時(shí),可以減少晶體管的閾 值的不均勻。此外,可以提高BT特性。另外,對(duì)于靜電的耐性提高,從而可以制造即使被施 加高電壓也不容易破壞的晶體管。而且,還可以制造隨時(shí)間破壞少的晶體管、以及熱載流子 損壞少的晶體管。此外,在將使用微波等離子體CVD裝置形成的氧氮化硅膜的單層作為柵極絕緣膜 的情況下,采用上述保護(hù)膜的形成方法及氧氮化硅膜的形成方法。特別是,通過將對(duì)于硅烷 的一氧化二氮的流量比設(shè)定為50倍以上300倍以下,優(yōu)選設(shè)定為50倍以上250倍以下,可 以形成高耐壓性的氧氮化硅膜。接著,示出一種成膜處理方法,其中通過等離子體CVD法連續(xù)地形成微晶半導(dǎo)體 膜及用作緩沖層的非晶半導(dǎo)體膜。首先,與上述柵極絕緣膜同樣地進(jìn)行反應(yīng)室的清洗。接 著,在處理容器內(nèi)堆積硅膜作為保護(hù)膜。在此,處理容器內(nèi)的壓力為lPa至200Pa,優(yōu)選為 lPa至lOOPa,并且引入氦、氬、氙、氪等的稀有氣體的任何一種以上的氣體作為等離子體點(diǎn) 燃用氣體。此外,也可以與稀有氣體一起引入氫。接著,使電源裝置的電源開啟,并且在電源裝置的輸出為500W至6000W,優(yōu)選為 4000W至6000W的情況下產(chǎn)生等離子體。接著,將原料氣體從氣體供應(yīng)部引入到處理容器 內(nèi)。具體而言,通過引入氫化硅氣體、及氫氣體作為原料氣體,在處理容器的內(nèi)壁表面上形 成微晶硅膜作為保護(hù)膜。此外,可以對(duì)氫化硅氣體及氫氣體添加選自氦、氬、氪、氖中的一種 或多種稀有氣體元素進(jìn)行稀釋來形成微晶半導(dǎo)體膜。此時(shí)的對(duì)于氫化硅的氫的流量比為5 倍以上1000倍以下,優(yōu)選為50倍以上200倍以下,更優(yōu)選為100倍以上150倍以下。另外, 此時(shí)的保護(hù)膜的膜厚度為500nm至2000nm。注意,也可以在使電源裝置的電源開啟之前,在 處理容器中除了上述稀有氣體之外還可以弓I入氫化硅氣體及氫氣體。此外,可以使用利用選自氦、氬、氪、氖中的一種或多種稀有氣體元素稀釋的氫化 硅氣體及氫氣體來形成非晶半導(dǎo)體膜作為保護(hù)膜。接著,在停止原料氣體的供給,降低處理容器內(nèi)的壓力,并使電源裝置的電源關(guān)閉 之后,將襯底設(shè)置在處理容器內(nèi)的支架臺(tái)上。接著,也可以對(duì)于形成在襯底上的柵極絕緣膜52b的表面進(jìn)行氫等離子體處理。 通過在形成微晶半導(dǎo)體膜之前進(jìn)行氫等離子體處理,可以減少柵極絕緣膜及微晶半導(dǎo)體膜 的界面上的晶格應(yīng)變,并可以提高柵極絕緣膜及微晶半導(dǎo)體膜的界面特性。因此,可以提高 后面形成的薄膜晶體管的電特性。此外,在上述氫等離子體處理中,通過也對(duì)形成在處理容器內(nèi)的保護(hù)膜的非晶半導(dǎo)體膜或微晶半導(dǎo)體膜進(jìn)行氫等離子體處理,保護(hù)膜被蝕刻而在柵極絕緣膜52b的表面上 堆積有少量的半導(dǎo)體。該半導(dǎo)體成為結(jié)晶生長(zhǎng)的核,因該核而微晶半導(dǎo)體膜堆積。結(jié)果,可 以減少柵極絕緣膜及微晶半導(dǎo)體膜的界面的晶格應(yīng)變,并可以提高柵極絕緣膜及微晶半導(dǎo) 體膜的界面特性。由此,可以提高后面形成的薄膜晶體管的電特性。接著,通過與上述保護(hù)膜相同的工序,在襯底上堆積微晶硅膜。微晶硅膜的膜厚度 為厚于Onm至50nm以下,優(yōu)選厚于Onm至20nm以下。在堆積預(yù)定的厚度的微晶硅膜之后,停止原料氣體的供給,降低處理容器內(nèi)的壓 力,并使電源裝置的電源截止,來結(jié)束形成微晶半導(dǎo)體膜的過程。接著,降低處理容器內(nèi)的壓力并調(diào)節(jié)原料氣體的流量。具體而言,將氫氣體的流量 比微晶半導(dǎo)體膜的成膜條件大幅度地降低。典型地,要引入的氫氣體的流量為氫化硅的流 量的1倍以上20倍以下,優(yōu)選為1倍以上10倍以下,更優(yōu)選為1倍以上5倍以下?;蛘撸?不將氫氣體引入到處理容器內(nèi)而引入氫化硅氣體。像這樣,通過減少對(duì)于氫化硅的氫的流 量,可以提高作為緩沖層的非晶半導(dǎo)體膜的成膜速度。或者,除了氫化硅氣體之外還使用選 自氦、氬、氪、氖中的一種或多種稀有氣體元素進(jìn)行稀釋。接著,通過使電源裝置的電源開啟 并將其輸出設(shè)定為500W至6000W,優(yōu)選為4000W至6000W來產(chǎn)生等離子體,從而可以形成非 晶半導(dǎo)體膜。由于非晶半導(dǎo)體膜的成膜速度比微晶半導(dǎo)體膜的成膜速度高,因此可以將處 理容器內(nèi)的壓力設(shè)定得低。此時(shí)的非晶半導(dǎo)體膜的膜厚度為200nm至400nm。在堆積預(yù)定的厚度的非晶半導(dǎo)體膜之后,停止原料氣體的供給,降低處理容器內(nèi) 的壓力,并使電源裝置的電源關(guān)閉,來結(jié)束形成非晶半導(dǎo)體膜的過程。注意,也可以在點(diǎn)燃等離子體的狀態(tài)下形成微晶半導(dǎo)體膜53及用作緩沖層54的 非晶半導(dǎo)體膜。具體而言,逐漸減少對(duì)于用來形成微晶半導(dǎo)體膜53的原料氣體的氫化硅的 氫的流量比而層疊微晶半導(dǎo)體膜53及用作緩沖層54的非晶半導(dǎo)體膜。通過上述方法,可 以不使雜質(zhì)堆積在微晶半導(dǎo)體膜54及緩沖層54的界面上而形成應(yīng)變少的界面,并且可以 提高后面形成的薄膜晶體管的電特性。在形成微晶半導(dǎo)體膜53的情況下,優(yōu)選使用頻率為1GHz以上的微波等離子體 CVD裝置。由于微波等離子體的電子密度高,且從原料氣體形成多個(gè)自由基而供給給襯底 1130,因此促進(jìn)襯底上的自由基表面反應(yīng),來可以提高微晶硅的成膜速度??梢允褂?MHz 至20MHz的高頻,典型為13. 56MHz或大于20MHz至120MHz左右的VHF帶的高頻,典型為 27. 12MHz,60MHz的等離子體CVD法來形成微晶半導(dǎo)體膜。注意,在柵極絕緣膜及半導(dǎo)體膜的各個(gè)制造工序中,當(dāng)在反應(yīng)室的內(nèi)壁上形成有 500nm至2000nm的保護(hù)膜時(shí),可以省略上述清洗處理及保護(hù)膜形成處理。接著,在添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜55上形成導(dǎo)電膜65a至65c。 優(yōu)選使用鋁、銅或者添加有、硅、鈦、釹、鈧、鉬等耐熱性提高元素或小丘防止元素的鋁合金 的單層或疊層形成導(dǎo)電膜65a至65c。此外,也可以采用如下疊層結(jié)構(gòu)使用鈦、鉭、鉬、鎢 或上述元素的氮化物形成與添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜接觸一側(cè)的膜,在 其上形成鋁或鋁合金。再者,還可以采用如下疊層結(jié)構(gòu)使用鈦、鉭、鉬、鎢或上述元素的氮 化物夾鋁或鋁合金的上面及下面。在此,作為導(dǎo)電膜示出具有層疊有導(dǎo)電膜65a至65c的 三層的結(jié)構(gòu)的導(dǎo)電膜,例如示出將鉬膜用作導(dǎo)電膜65a、65c并將鋁膜用作導(dǎo)電膜65b的疊 層導(dǎo)電膜、以及將鈦膜用作導(dǎo)電膜65a、65c并將鋁膜用作導(dǎo)電膜65b的疊層導(dǎo)電膜。通過濺射法或真空蒸鍍法形成導(dǎo)電膜65a至65c。 作為抗蝕劑80可以使用正型抗蝕劑或負(fù)型抗蝕劑。在此使用正型抗蝕劑來示出。接著,使用多級(jí)灰度掩模59作為第二光掩模并對(duì)抗蝕劑80照射光來使抗蝕劑80
      曙光o在此,參照?qǐng)D11A至11D說明使用多級(jí)灰度掩模59的曝光。多級(jí)灰度掩模是可以對(duì)于曝光部分、中間曝光部分、以及未曝光部分以三種的曝 光標(biāo)準(zhǔn)進(jìn)行曝光的掩模,并且可以通過一次的曝光及顯影工序形成具有多種(典型的是兩 種)厚度的區(qū)域的抗蝕劑掩模。因此,通過使用多級(jí)灰度掩模,可以縮減光掩模的數(shù)量。作為多級(jí)灰度掩模的典型例子,具有圖11A所示的灰色色調(diào)掩模59a、圖11C所示 的半色調(diào)掩模59b。如圖11A所示,灰色色調(diào)掩模59a由具有透光性的襯底163、形成在其上的遮光部 164、以及衍射光柵165構(gòu)成。在遮光部164中,光的透過量為0%。另一方面,衍射光柵165 通過將槽縫、點(diǎn)、網(wǎng)孔等光透過部的間隔成為用于曝光的光的分辨率限制以下的間隔來可 以控制光的透過量。注意,衍射光柵165都可以使用周期性的槽縫、點(diǎn)、網(wǎng)孔、或非周期性的 槽縫、點(diǎn)、網(wǎng)孔。具有透光性的襯底163可以使用石英等的具有透光性的襯底。遮光部164及衍射 光柵165可以使用鉻、氧化鉻等的吸收光的遮光材料形成。在對(duì)灰色色調(diào)掩模59a照射曝光光線的情況下,如圖lib所示,遮光部164中的 光透過量166為0%,而不設(shè)置有遮光部164及衍射光柵165的區(qū)域中的光透過量166為 100%。此外,在衍射光柵165中,可以在10%至70%的范圍內(nèi)調(diào)節(jié)光透過量166。通過調(diào) 節(jié)衍射光柵165的槽縫、點(diǎn)、或網(wǎng)孔的間隔或間距,可以調(diào)節(jié)衍射光柵165中的光透過量。如圖11C所示,半色調(diào)掩模59b由具有透光性的襯底163及形成在其上的半透過 部167以及遮光部168構(gòu)成。半透過部167可以使用MoSiN、MoSi、MoSiO、MoSiON、CrSi等。 遮光部168可以使用鉻、氧化鉻等的吸收光的遮光材料形成。在對(duì)半色調(diào)掩模59b照射曝光光線的情況下,如圖11D所示,遮光部168中的光透 過量169為0 %,而不設(shè)置有遮光部168及半透過部167的區(qū)域中的光透過量169為100 %。 此外,在半透過部167中,可以在10%至70%的范圍內(nèi)調(diào)節(jié)光透過量169。通過調(diào)節(jié)半透過 部167的材料,可以調(diào)節(jié)半透過部167中的光透過量。 在使用多級(jí)灰度掩模曝光之后,通過進(jìn)行顯影,可以如圖1B所示那樣地形成具有 膜厚度不同的區(qū)域的抗蝕劑掩模81。接著,通過使用抗蝕劑掩模81,蝕刻微晶半導(dǎo)體膜53、緩沖層54、添加有賦予一導(dǎo) 電型的雜質(zhì)元素的半導(dǎo)體膜55、以及導(dǎo)電膜65a至65c來進(jìn)行分離。結(jié)果,可以形成如圖2A 所示那樣的微晶半導(dǎo)體膜61、緩沖層62、添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜63、 以及導(dǎo)電膜85a至85c。注意,圖2A相當(dāng)于沿著圖5A的A_B線的截面圖(但是抗蝕劑掩模 86除外)。通過微晶半導(dǎo)體膜61、緩沖層62的端部側(cè)面傾斜,可以防止形成在緩沖層62上的 源區(qū)域及漏區(qū)域和微晶半導(dǎo)體膜61之間產(chǎn)生的漏電流。此外,還可以防止源電極及漏電極 和微晶半導(dǎo)體膜61之間產(chǎn)生的漏電流。微晶半導(dǎo)體膜61及緩沖層62的端部側(cè)面的傾斜 角度為30°至90°,優(yōu)選為45°至80°。通過以這種角度形成,可以防止臺(tái)階狀所引起的源電極或漏電極的斷開。接著,對(duì)抗蝕劑掩模81進(jìn)行灰化處理。結(jié)果,抗蝕劑的面積縮小,而厚度減薄。此 時(shí),膜厚度薄的區(qū)域的抗蝕劑(與柵電極51的一部分重疊的區(qū)域)被去除,可以如圖6B所 示那樣地形成被分離的抗蝕劑掩模86。接著,使用抗蝕劑掩模86蝕刻添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜63、以 及導(dǎo)電膜85a至85c并使它們分離。在此,通過干蝕刻分離導(dǎo)電膜85a至85c。結(jié)果,可以 形成如圖2B所示那樣的一對(duì)導(dǎo)電膜89a至89c、以及一對(duì)源區(qū)域及漏區(qū)域89。注意,在該 蝕刻工序中,還蝕刻緩沖層62的一部分。將其一部分被蝕刻的緩沖層示出為緩沖層88。可 以通過與形成源區(qū)域及漏區(qū)域相同的工序形成緩沖層的凹部。在此,因?yàn)榫彌_層88的一部 分被其面積縮小了的抗蝕劑掩模86蝕刻,所以緩沖層88突出在導(dǎo)電層85a至85c的外側(cè)。接著,如圖2C所示,蝕刻導(dǎo)電膜89a至89c的一部分形成源電極及漏電極92a至 92c。在此,當(dāng)使用抗蝕劑掩模86對(duì)導(dǎo)電膜89a至89c濕蝕刻時(shí),導(dǎo)電膜89a至89c的端部 選擇性地被蝕刻。結(jié)果,可以形成其面積比抗蝕劑掩模86及導(dǎo)電膜89a至89c小的源電極 及漏電極92a至92c。源電極及漏電極92a至92c的端部和源區(qū)域及漏區(qū)域89的端部不一 致而偏離,即在源電極及漏電極92a至92c的端部的外側(cè)形成源區(qū)域及漏區(qū)域89的端部。 然后,去除抗蝕劑掩模86。注意,圖2C相當(dāng)于沿著圖5B的A-B線的截面圖。參照?qǐng)D5B就知道源區(qū)域及漏區(qū) 域89的端部位于源電極及漏電極92c的端部的外側(cè)。此外緩沖層88的端部位于源電極及 漏電極92c以及源區(qū)域及漏區(qū)域89的端部的外側(cè)。此外,源電極及漏電極的一方具有部分 地圍繞源區(qū)域及漏區(qū)域的另一方的形狀(具體而言,U字型、C字型)。由此,可以增加載流 子移動(dòng)的區(qū)域的面積和電流量,以可以縮小薄膜晶體管的面積。另外,因?yàn)樵跂烹姌O87的 內(nèi)側(cè)重疊微晶半導(dǎo)體膜和源電極及漏電極92c,所以在柵電極的端部產(chǎn)生的凹凸的影響少。 從而可以抑制覆蓋率的降低和漏電流的產(chǎn)生。注意,源電極及漏電極的一方也起到源布線 或漏布線的作用。如圖2C所示,由于通過將源電極及漏電極92a至92c的端部和源區(qū)域及漏區(qū)域89 的端部形成為不一致而偏離,使源電極及漏電極92a至92c的端部的距離遠(yuǎn)離,因此可以防 止源電極及漏電極之間的漏電流和短路。由此,可以制造可靠性高且耐壓性高的薄膜晶體管。通過上述工序,可以形成溝道蝕刻型薄膜晶體管83。此外,可以使用兩個(gè)光掩模形 成薄膜晶體管。在本實(shí)施方式所示的薄膜晶體管中,在柵電極上層疊有柵極絕緣膜、微晶半導(dǎo)體 膜、緩沖層、源區(qū)域及漏區(qū)域、源電極及漏電極,并且緩沖層覆蓋用作溝道形成區(qū)域的微晶 半導(dǎo)體膜的表面。此外,在緩沖層的一部分中形成有凹部(溝槽),該凹部以外的區(qū)域被源 區(qū)域及漏區(qū)域覆蓋。就是說,由于源區(qū)域及漏區(qū)域之間的載流子移動(dòng)的距離因形成在緩沖 層的凹部而變長(zhǎng),因此可以減少源區(qū)域及漏區(qū)域之間的漏電流。此外,因?yàn)橥ㄟ^蝕刻緩沖層 的一部分形成凹部,所以可以去除在源區(qū)域及漏區(qū)域的形成工序中產(chǎn)生的蝕刻殘?jiān)?。從?可以避免在源區(qū)域及漏區(qū)域中介于殘?jiān)a(chǎn)生漏電流(寄生溝道)。
      另外,在用作溝道形成區(qū)域的微晶半導(dǎo)體膜和源區(qū)域及漏區(qū)域之間形成有緩沖 層。此外,微晶半導(dǎo)體膜的表面被緩沖層覆蓋。由于使用高電阻的非晶半導(dǎo)體膜形成的緩沖層延伸到微晶半導(dǎo)體膜和源區(qū)域及漏區(qū)域之間,可以減少在薄膜晶體管截止的情況(即, 對(duì)柵電極施加負(fù)電壓的情況)下產(chǎn)生的漏電流和通過施加高電壓而發(fā)生的退化。另外,因 為在微晶半導(dǎo)體膜的表面上形成有由氫終結(jié)表面的非晶半導(dǎo)體膜作為緩沖層,所以可以防 止微晶半導(dǎo)體膜的氧化,并可以在源區(qū)域及漏區(qū)域的形成工序中產(chǎn)生的蝕刻殘?jiān)烊氲轿?晶半導(dǎo)體膜中。由此,成為電特性高且漏耐壓性優(yōu)良的薄膜晶體管。此外,通過將源電極及漏電極的端部和源區(qū)域及漏區(qū)域的端部形成為不一致而偏 離,使源電極及漏電極的端部的距離遠(yuǎn)離,從而可以防止源電極及漏電極之間的漏電流和 短路。接著,如圖3A所示,在源電極及漏電極92a至92c、源區(qū)域及漏區(qū)域89、緩沖層88、 微晶半導(dǎo)體膜87、以及柵極絕緣膜52b上形成絕緣膜76。絕緣膜76可以與柵極絕緣膜52a、 52b同樣地形成。注意,絕緣膜76用來防止懸浮在大氣中的有機(jī)物及金屬物、水蒸氣等的污 染雜質(zhì)的侵入,優(yōu)選為致密的膜。此外,通過將氮化硅膜用作絕緣膜76,緩沖層88中的氧濃 度可以為5X1019atoms/cm3以下,并優(yōu)選為1 X 1019atoms/cm3以下。接著,在絕緣膜76中形成接觸孔,然后在該接觸孔中形成與源電極或漏電極92c 接觸的像素電極77。注意,圖3B相當(dāng)于沿著圖5C的A-B線的截面圖。作為像素電極77,可以使用具有透光性的導(dǎo)電材料諸如包含氧化鎢的氧化銦、包 含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面,稱 為IT0)、氧化銦鋅、添加有氧化硅的氧化銦錫等。另外,可以使用包含導(dǎo)電高分子(也稱為導(dǎo)電聚合體)的導(dǎo)電組成物來形成像素 電極77。在使用導(dǎo)電組成物形成的像素電極優(yōu)選具有如下條件薄層電阻為10000Q/ □ 以下,當(dāng)波長(zhǎng)為550nm時(shí)的透光率為70%以上。此外,包含在導(dǎo)電組成物中的導(dǎo)電高分子的 電阻率優(yōu)選為0. 1 Q cm以下。作為導(dǎo)電高分子,可以使用所謂的Ji電子共軛類導(dǎo)電高分子。例如,可以舉出聚 苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者由上述物質(zhì)中的兩種以上而 成的共聚體等。通過上述步驟,可以形成可使用于液晶顯示裝置的元件襯底。注意,如圖2A所示,在形成微晶半導(dǎo)體膜61、緩沖層62、添加有賦予一導(dǎo)電型的雜 質(zhì)元素的半導(dǎo)體膜63、以及導(dǎo)電膜85a至85c之后,如圖4A所示,使用抗蝕劑掩模86蝕刻 導(dǎo)電膜85a至85c。在此,通過使用抗蝕劑掩模86并采用濕蝕刻來各向同性地蝕刻,導(dǎo)電膜 85a至85c的露出部及其附近選擇性地被蝕刻。結(jié)果,可以形成其面積與抗蝕劑掩模86小 的源電極及漏電極92a至92c。接著,如圖4B所示,使用抗蝕劑掩模86蝕刻添加有賦予一導(dǎo)電型的雜質(zhì)元素的半 導(dǎo)體膜63。在此,通過以干蝕刻各向異性地蝕刻添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體 膜63,可以形成其面積與抗蝕劑掩模86大致相同的源區(qū)域及漏區(qū)域89。由于通過將源電極及漏電極92a至92c的端部和源區(qū)域及漏區(qū)域89的端部形成 為不一致而偏離,使源電極及漏電極92a至92c的端部的距離遠(yuǎn)離,因此可以防止源電極及 漏電極之間的漏電流和短路。由此,可以制造可靠性高且耐壓性高的薄膜晶體管。圖1A至圖4B所示,通過采用濕蝕刻對(duì)導(dǎo)電膜進(jìn)行蝕刻并采用干蝕刻對(duì)添加有賦 予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜進(jìn)行蝕刻,可以以少量的光掩模將源電極及漏電極的端部和源區(qū)域及漏區(qū)域的端部構(gòu)成為不一致而不同。接著,對(duì)于與上述方式不同的薄膜晶體管的制造方法,參照?qǐng)D6A至圖9D進(jìn)行說 明。在此,下面示出源電極或漏電極和源布線或漏布線互不相同的結(jié)構(gòu)。如圖6A所示,在襯底50上形成柵電極51。其次,在柵電極51上按順序形成柵極 絕緣膜52a、52b、微晶半導(dǎo)體膜53、緩沖層54、添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜 55、以及導(dǎo)電膜65a。接著,在導(dǎo)電膜65a上涂敷抗蝕劑,使用圖1A所示的多級(jí)灰度掩模形 成具有厚度不同的區(qū)域的抗蝕劑掩模81。接著,使用抗蝕劑掩模81蝕刻微晶半導(dǎo)體膜53、緩沖層54、添加有賦予一導(dǎo)電型 的雜質(zhì)元素的半導(dǎo)體膜55、以及導(dǎo)電膜65a以進(jìn)行分離。結(jié)果,可以形成如圖6B所示那樣 的微晶半導(dǎo)體膜61、緩沖層62、添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜63、以及導(dǎo)電 膜85a。注意,圖6B相當(dāng)于沿著圖9A的A-B線的截面圖(但是,抗蝕劑掩模86除外)。接著,通過對(duì)抗蝕劑掩模81進(jìn)行灰化來形成分離了的抗蝕劑掩模86。然后,使用 抗蝕劑掩模86蝕刻添加有賦予一導(dǎo)電型的雜質(zhì)元素的半導(dǎo)體膜63、以及導(dǎo)電膜85a以使它 們分離。結(jié)果,可以形成如圖6C所示那樣的一對(duì)導(dǎo)電膜89a、以及一對(duì)源區(qū)域及漏區(qū)域88。 注意,在該蝕刻工序中,緩沖層62的一部分也被蝕刻。其一部分被蝕刻的緩沖層表示為緩 沖層88。在此,因?yàn)榫彌_層88的一部分被其面積縮小了的抗蝕劑掩模86蝕刻,所以緩沖 層88突出在導(dǎo)電層89a的外側(cè)。由于如本實(shí)施方式所示,緩沖層的側(cè)面成為階梯形狀,因 此后面形成的絕緣膜的覆蓋率提高。由此,可以減少薄膜晶體管和形成在絕緣膜上的像素 電極之間產(chǎn)生的漏電流。接著,對(duì)抗蝕劑掩模86進(jìn)行灰化。結(jié)果,如圖7A所示,抗蝕劑掩模的面積縮小,且 其厚度變薄。然后,通過使用被灰化的抗蝕劑掩模91蝕刻導(dǎo)電膜89a的一部分,如圖7B所 示那樣地形成源電極及漏電極92a。源電極及漏電極92a的端部和源區(qū)域及漏區(qū)域89的端 部不一致而偏離。在此,使用抗蝕劑掩模91并采用干蝕刻來各向異性地蝕刻導(dǎo)電膜89a的 露出部。之后,去除抗蝕劑掩模91。結(jié)果,形成比導(dǎo)電膜89a的面積小的源電極及漏電極92a。然后,去除抗蝕劑掩模 91。注意,圖7B相當(dāng)于沿著圖9B的A-B線的截面圖。參照?qǐng)D9B就知道源區(qū)域及漏區(qū)域89 的端部位于源電極及漏電極92a的端部的外側(cè)。此外,緩沖層88的端部位于源電極及漏電 極92a、以及源區(qū)域及漏區(qū)域89的外側(cè)。此外,源電極及漏電極92a分別被分離,并不與形 成在相鄰的像素中的電極接觸。注意,雖然在此使用對(duì)抗蝕劑掩模86灰化形成的抗蝕劑掩 模91形成源電極及漏電極92a,但是,如圖1A至圖4B所示,也可以使用抗蝕劑掩模86進(jìn)行 濕蝕刻形成源電極及漏電極92a至92c。如圖7B所示,通過將源電極及漏電極92a的端部和源區(qū)域及漏區(qū)域89的端部形 成為不一致而偏離,使源電極及漏電極92a的端部的距離遠(yuǎn)離,從而可以防止源電極及漏 電極之間的漏電流和短路。由此,可以制造可靠性高且耐壓性高的薄膜晶體管。接著,圖7C所示,在源電極及漏電極92a、源區(qū)域及漏區(qū)域89、緩沖層88、以及柵極 絕緣膜52b上形成絕緣膜76??梢耘c柵極絕緣膜52a、52b同樣地形成絕緣膜76。接著,圖8A所示,在絕緣膜76中形成接觸孔,并且還形成在該接觸孔中與源電極 及漏電極92a的一方接觸并層疊的布線93b、93c。注意,圖8A相當(dāng)于沿著圖9C的A-B線的 截面圖。此外,布線93a、93c是使形成在相鄰的像素中的源電極或漏電極連接的布線。
      接著,如圖8B所示,形成在接觸孔中與源電極及漏電極92a的另一方接觸的像素 電極77。注意,圖8B相當(dāng)于沿著圖9D的A-B線的截面圖。通過上述工序,可以形成溝道蝕刻型薄膜晶體管84。溝道蝕刻型薄膜晶體管的制 造工序少,從而可以縮減成本。此外,通過使用微晶半導(dǎo)體膜構(gòu)成溝道形成區(qū)域,可以獲得 Icm2A · sec至20cm2/V · sec的遷移率。因此,該薄膜晶體管可以用作像素部的像素的開 關(guān)元件,還可以用作形成掃描線(柵極線)一側(cè)的驅(qū)動(dòng)電路的元件。根據(jù)本實(shí)施方式,可以制造電特性的可靠性高的薄膜晶體管。
      實(shí)施方式2在本實(shí)施方式中,下面示出包括實(shí)施方式1所示的薄膜晶體管的液晶顯示裝置。首先,示出VA(垂直配向)型液晶顯示裝置。VA型液晶顯示裝置是控制液晶面板 的液晶分子的排列的方式之一種。VA型液晶顯示裝置是當(dāng)不被施加電壓時(shí)液晶分子朝向?qū)?于面板表面垂直的方向的方式。在本實(shí)施方式中,尤其設(shè)法將像素分割為幾個(gè)區(qū)域(亞像 素),使分子放倒向不同的方向。上述方法稱為多疇(multi-domain)化或多疇設(shè)計(jì)。在下 面的說明中,說明考慮到多疇設(shè)計(jì)的液晶顯示裝置。圖16及圖17分別示出像素電極及相對(duì)電極。注意,圖16是形成有像素電極的襯 底一側(cè)的平面圖,而圖15示出對(duì)應(yīng)于圖14中的沿著A-B線的截面結(jié)構(gòu)。此外,圖17是形 成有相對(duì)電極的襯底一側(cè)的平面圖。在下面的說明中,參照上述附圖進(jìn)行說明。圖15示出層疊形成有TFT628、與其連接的像素電極624、以及保持電容部630的 襯底600和形成有相對(duì)電極640等的相對(duì)襯底601并注入有液晶的狀態(tài)。在相對(duì)襯底601中的隔離物642形成的位置上形成有遮光膜632、第一著色膜 634、第二著色膜636、第三著色膜638、相對(duì)電極640。通過該結(jié)構(gòu),使用來控制液晶的取向 的突起644和隔離物642的高度為不同。在像素電極624上形成取向膜648,在相對(duì)電極 640上也同樣地形成取向膜646。其間形成有液晶層650。在此,使用柱狀隔離物示出隔離物642,但是也可以散布珠狀隔離物。再者,也可以 在形成在襯底600上的像素電極624上形成隔離物642。在襯底600上形成TFT628、與其連接的像素電極624、以及保持電容部630。像素 電極624在接觸孔623中連接到布線618,該接觸孔623貫通覆蓋TFT628、布線、以及保持 電容部630的絕緣膜620和覆蓋絕緣膜620的絕緣膜622。可以適當(dāng)?shù)厥褂脤?shí)施方式1所 示的薄膜晶體管作為TFT628。此外,保持電容部630由第一電容布線604、柵極絕緣膜606 和第二電容布線617構(gòu)成,該第一電容布線604與TFT628的柵極布線602同樣地形成,而 該第二電容布線617與布線616、618同樣地形成。通過重疊像素電極624、液晶層650、以及相對(duì)電極640,形成液晶元件。圖16示出襯底600上的結(jié)構(gòu)。使用實(shí)施方式1所示的材料形成像素電極624。在 像素電極624中設(shè)置槽縫625。槽縫625用來控制液晶的取向。圖16所示的TFT629和與其連接的像素電極626及保持電容部631可以分別與 TFT628、像素電極624及保持電容部630同樣地形成。TFT628和TFT629都與布線616連接。 其液晶面板的像素由像素電極624和像素電極626構(gòu)成。像素電極624和像素電極626是
      亞像素。圖17示出相對(duì)襯底一側(cè)的結(jié)構(gòu)。在遮光膜632上形成有相對(duì)電極640。相對(duì)電極640優(yōu)選使用與像素電極624同樣的材料形成。在相對(duì)電極640上形成有控制液晶的取向 的突起644。此外,根據(jù)遮光膜632的位置形成有隔離物642。圖18示出該像素結(jié)構(gòu)的等效電路。TFT628和TFT629都連接到柵極布線602、布 線616。在此情況下,通過使電容布線604和電容布線605的電位為不同,可以使液晶元件 651的工作和液晶元件652的工作為不同。就是說,通過分別控制電容布線604和電容布線 605的電位,精密地控制液晶的取向來擴(kuò)大視角。當(dāng)對(duì)設(shè)置有槽縫625的像素電極624施加電壓時(shí),在槽縫625的近旁產(chǎn)生電場(chǎng)應(yīng) 變(傾斜電場(chǎng))。通過將該槽縫625和相對(duì)襯底601—側(cè)的突起644配置為互相咬合,有效 地產(chǎn)生傾斜電場(chǎng)控制液晶的取向。由此,在每個(gè)部分中使液晶取向的方向?yàn)椴煌?。就是說, 進(jìn)行多疇化來擴(kuò)大液晶面板的視角。接著,對(duì)于與上述不同的VA型液晶顯示裝置,參照?qǐng)D19至圖22進(jìn)行說明。圖19和圖20示出VA型液晶面板的像素結(jié)構(gòu)。圖20是襯底600的平面圖,而圖 19示出對(duì)應(yīng)于沿著圖20所示的截?cái)嗑€Y-Z的截面結(jié)構(gòu)。在下面的說明中,參照上述兩個(gè)附 圖進(jìn)行說明。 在其像素結(jié)構(gòu)中,一個(gè)像素包括多個(gè)像素電極,并且每個(gè)像素電極與TFT連接。每 個(gè)TFT構(gòu)成為由不同的柵極信號(hào)驅(qū)動(dòng)。就是說,在多疇設(shè)計(jì)的像素中具有獨(dú)立地控制施加 到各個(gè)像素電極的信號(hào)的結(jié)構(gòu)。像素電極624在接觸孔623中使用布線618連接到TFT628。此外,像素電極626 在接觸孔627中使用布線619連接到TFT629。TFT628的柵極布線602和TFT629的柵極布 線603彼此分離,以可以將不同的柵極信號(hào)提供到它們。另一方面,TFT628和TFT629共同 使用用作數(shù)據(jù)線的布線616。此外,使用電容布線690、柵極絕緣膜606、以及布線618形成 第一電容元件,并且使用電容布線690、柵極絕緣膜606、以及布線619形成第二電容元件。 TFT628和TFT629可以適當(dāng)?shù)厥褂脤?shí)施方式1所示的薄膜晶體管。像素電極624和像素電極626的形狀不同,并且由槽縫625分離。像素電極626 以圍繞舒展為V字形的像素電極624的外側(cè)的方式形成。通過由TFT628和TFT629使施加 到像素電極624和像素電極626的電壓的時(shí)序?yàn)椴煌刂埔壕У娜∠?。圖22示出該像素 結(jié)構(gòu)的等效電路。TFT628與柵極布線602連接,而TFT629與柵極布線603連接。通過將不 同的柵極信號(hào)提供到柵極布線602和柵極布線603,可以使TFT628和TFT629的工作時(shí)序?yàn)?不同。在相對(duì)襯底601上形成有遮光膜632、第二著色膜636、相對(duì)電極640。此外,在第 二著色膜636和相對(duì)電極640之間形成平坦化膜637,以防止液晶的取向無序。圖21示出 相對(duì)襯底一側(cè)的結(jié)構(gòu)。相對(duì)電極640是不同的電極之間共同化了的電極,其中形成有槽縫 641。將該槽縫641和像素電極624及像素電極626 —側(cè)的槽縫625配置為規(guī)律地咬合,可 以有效地產(chǎn)生傾斜電場(chǎng)控制液晶的取向。由此,可以在每個(gè)部分中使液晶取向的方向?yàn)椴?同,以擴(kuò)大視角。通過重疊像素電極624、液晶層650、以及相對(duì)電極640,形成第一液晶元件。此外, 通過重疊像素電極626、液晶層650、以及相對(duì)電極640,形成第二液晶元件。另外,采用在一 個(gè)像素中設(shè)置第一液晶元件和第二液晶元件的多疇結(jié)構(gòu)。接著,示出水平電場(chǎng)方式的液晶顯示裝置。水平電場(chǎng)方式是通過對(duì)于單元內(nèi)的液晶分子在水平方向上施加電場(chǎng)驅(qū)動(dòng)液晶來進(jìn)行灰度級(jí)表達(dá)。通過該方式,可以將視角擴(kuò)大為大約180°。在下面的說明中,說明采用水平電場(chǎng)方式的液晶顯示裝置。圖23示出重疊形成有TFT628和與其連接的像素電極624的襯底600和相對(duì)襯底 601并注入液晶的狀態(tài)。相對(duì)襯底601形成有遮光膜632、第二著色膜636、平坦化膜637 等。像素電極位于襯底600 —側(cè),而不設(shè)置在相對(duì)襯底601—側(cè)。在襯底600和相對(duì)襯底 601之間形成有液晶層650。在襯底600上形成第一像素電極607、連接到第一像素電極607的電容布線604、 以及實(shí)施方式1所示的TFT628。第一像素電極607可以使用與實(shí)施方式1所示的像素電 極77相同的材料。此外,第一像素電極607以大致區(qū)劃為像素形狀的形狀形成。注意,在 第一像素電極607及電容布線604上形成柵極絕緣膜606。TFT628的布線616、布線618形成在柵極絕緣膜606上。布線616是在液晶面板 中傳送視頻信號(hào)的數(shù)據(jù)線,且是在一個(gè)方向上延伸的布線,同時(shí),還與源區(qū)域610連接而成 為源極及漏極中的一方電極。布線618是成為源極及漏極中的另一方電極且與第二像素電 極624連接的布線。在布線616、布線618上形成絕緣膜620。此外,在絕緣膜620上形成第二像素電 極624,該第二像素電極624在形成于絕緣膜620的接觸孔中與布線618連接。像素電極 624使用與實(shí)施方式1所示的像素電極77同樣的材料形成。通過上述方法,在襯底600上形成TFT628和與其連接的第二像素電極624。注意, 保持電容形成在第一像素電極607和第二像素電極624之間。圖24是示出像素電極的結(jié)構(gòu)的平面圖。在像素電極624中,設(shè)置槽縫625。槽縫 625用來控制液晶的取向。在此情況下,在第一像素電極607和第二像素電極624之間產(chǎn)生 電場(chǎng)。第一像素電極607和第二像素電極624之間形成有柵極絕緣膜606,但是由于柵極 絕緣膜606的厚度為50nm至200nm,與厚度為2 μ m至10 μ m的液晶層相比充分薄,因此實(shí) 際上在與襯底600平行的方向(水平方向)上產(chǎn)生電場(chǎng)。由該電場(chǎng)控制液晶的取向。通過 利用該大致平行于襯底的方向的電場(chǎng)使液晶分子在水平方向上旋轉(zhuǎn)。在此情況下,由于液 晶分子在任何狀態(tài)下都處于水平狀態(tài),所以因觀看角度的對(duì)比度等的影響很少,從而擴(kuò)大 視角。此外,因?yàn)榈谝幌袼仉姌O607和第二像素電極624都是透光電極,所以可以提高開口 率。接著,示出水平電場(chǎng)方式的液晶顯示裝置的其他例子。圖25和圖26示出IPS方式液晶顯示裝置的像素結(jié)構(gòu)。圖26是平面圖,而圖25 示出對(duì)應(yīng)于沿著圖26所示的截?cái)嗑€A-B的截面結(jié)構(gòu)。在下面的說明中,參照上述兩個(gè)附圖 進(jìn)行說明。圖25示出重疊形成有TFT628和與其連接的像素電極624的襯底600和相對(duì)襯底 601并注入液晶的狀態(tài)。相對(duì)襯底601形成有遮光膜632、第二著色膜636、平坦化膜637 等。像素電極位于襯底600 —側(cè),而不設(shè)置在相對(duì)襯底601—側(cè)。在襯底600和相對(duì)襯底 601之間形成有液晶層650。在襯底600上形成共同電位線609、以及實(shí)施方式1所示的TFT628。共同電位線 609可以與薄膜晶體管628的柵極布線602同時(shí)形成。TFT628的布線616、布線618形成在柵極絕緣膜606上。布線616是在液晶面板中傳送視頻信號(hào)的數(shù)據(jù)線,且是在一個(gè)方向上延伸的布線,同時(shí),還與源區(qū)域610連接而成 為源極及漏極中的一方電極。布線618是成為源極及漏極中的另一方電極且與第二像素電 極624連接的布線。在布線616、布線618上形成第二絕緣膜620。此外,在絕緣膜620上形成第二像 素電極624,該第二像素電極624在形成于絕緣膜62的接觸孔623中與布線618連接。像 素電極624使用實(shí)施方式1所示的像素電極77同樣的材料形成。注意,如圖26所示,像素 電極624被形成為和與共同電位線609同時(shí)形成的梳形電極之間產(chǎn)生水平電場(chǎng)。此外,像 素電極624以其梳齒部和與共同電位線609同時(shí)形成的梳形電極互相咬合的方式形成。當(dāng)施加到像素電極624的電位與共同電位線609的電位之間產(chǎn)生電場(chǎng)時(shí),由該電 場(chǎng)控制液晶的取向。通過利用該大致平行于襯底的方向的電場(chǎng)使液晶分子在水平方向上旋 轉(zhuǎn)。在此情況下,由于液晶分子在任何狀態(tài)下都處于水平狀態(tài),所以因觀看角度的對(duì)比度等 的影響很少,從而擴(kuò)大視角。像這樣,在襯底600上形成TFT628以及與其連接的像素電極624。保持電容通過 在共同電位線609和電容電極615之間設(shè)置柵極絕緣膜606而形成。電容電極615和像素 電極624通過接觸孔633相互連接。接著,示出TN型的液晶顯示裝置的方式。圖27和圖28示出TN型液晶顯示裝置的像素結(jié)構(gòu)。圖28是平面圖,而圖27示出 對(duì)應(yīng)于沿著圖28所示的截?cái)嗑€A-B的截面結(jié)構(gòu)。在下面的說明中,參照上述兩個(gè)附圖進(jìn)行 說明。像素電極624在接觸孔623中使用布線618與TFT628連接。用作數(shù)據(jù)線的布線 616與TFT628連接。作為TFT628,可以應(yīng)用實(shí)施方式1所示的TFT的任何一種。像素電極624使用實(shí)施方式1所示的像素電極77形成。在相對(duì)襯底601上形成有遮光膜632、第二著色膜636、相對(duì)電極640。此外,在第 二著色膜636和相對(duì)電極640之間形成平坦化膜637,以防止液晶的取向無序。液晶層650 形成在像素電極624和相對(duì)電極640之間。通過重疊像素電極624、液晶層650、以及相對(duì)電極640,形成液晶元件。相對(duì)電極640可以使用與像素電極624相同的材料。通過像素電極624、液晶650 和相對(duì)電極640彼此重疊,形成液晶元件。此外,在圖15至圖28所示的液晶顯示裝置中,在襯底600或相對(duì)襯底601上也可 以形成有顏色濾光片、用來防止旋錯(cuò)(disclination)的屏蔽膜(黑矩陣)等。此外,在襯 底600的與形成有薄膜晶體管的面相反的面上貼附偏振片,而在相對(duì)襯底601的與形成有 相對(duì)電極640的面相反的面上貼附偏振片。通過上述工序,可以制造液晶顯示裝置。由于本實(shí)施方式的液晶顯示裝置使用截 止電流少且電特性的可靠性高的薄膜晶體管,因此成為對(duì)比度高且可見度高的液晶顯示裝 置。此外,因?yàn)椴捎脤]有激光晶化工序的微晶半導(dǎo)體膜用于溝道形成區(qū)域的薄膜晶體管, 所以可以批量生產(chǎn)性高地制造可見度高的液晶顯示裝置。實(shí)施方式3接著,下面示出本發(fā)明的液晶顯示裝置的一個(gè)方式的顯示面板結(jié)構(gòu)。圖12A示出一種顯示面板的方式,其中另行形成信號(hào)線驅(qū)動(dòng)電路6013且將該信號(hào)線驅(qū)動(dòng)電路6013與形成在襯底6011上的像素部6012連接。像素部6012及掃描線驅(qū)動(dòng)電 路6014采用將微晶半導(dǎo)體膜用于溝道形成區(qū)域的薄膜晶體管形成。通過采用可獲得比將 微晶半導(dǎo)體膜用于溝道形成區(qū)域的薄膜晶體管高的電場(chǎng)效應(yīng)遷移率的晶體管形成信號(hào)線 驅(qū)動(dòng)電路,可以使被要求比掃描線驅(qū)動(dòng)電路高的驅(qū)動(dòng)頻率的信號(hào)線驅(qū)動(dòng)電路的工作穩(wěn)定。 注意,信號(hào)線驅(qū)動(dòng)電路6013也可以是將單晶半導(dǎo)體用于溝道形成區(qū)域的晶體管、將多晶半 導(dǎo)體用于溝道形成區(qū)域的薄膜晶體管、或使用SOI的晶體管。對(duì)于像素部6012、信號(hào)線驅(qū)動(dòng) 電路6013、掃描線驅(qū)動(dòng)電路6014分別通過FPC6015供給電源電位、各種信號(hào)等。此外,信號(hào)線驅(qū)動(dòng)電路及掃描線驅(qū)動(dòng)電路也可以一起形成在與像素部相同的襯底上。另外,在另行形成驅(qū)動(dòng)電路的情況下,不一定需要將形成有驅(qū)動(dòng)電路的襯底貼附 在形成有像素部的襯底上,例如也可以貼附在FPC上。圖12B示出一種液晶顯示裝置面板 的方式,其中另行形成信號(hào)線驅(qū)動(dòng)電路6023,且將形成在襯底6021上的像素部6022和信號(hào) 線驅(qū)動(dòng)電路6023彼此連接。像素部6022及掃描線驅(qū)動(dòng)電路6024采用將微晶半導(dǎo)體膜用 于溝道形成區(qū)域的薄膜晶體管形成。信號(hào)線驅(qū)動(dòng)電路6023通過FPC6025與像素部6022連 接。對(duì)于像素部6022、信號(hào)線驅(qū)動(dòng)電路6023、掃描線驅(qū)動(dòng)電路6024分別通過FPC6025供給 電源電位、各種信號(hào)等。此外,也可以采用將微晶半導(dǎo)體膜用于溝道形成區(qū)域的薄膜晶體管只將信號(hào)線驅(qū) 動(dòng)電路的一部分或掃描線驅(qū)動(dòng)電路的一部分形成在與像素部相同的襯底上,并且另行形成 其他部分并使它電連接到像素部。圖IOC示出一種液晶顯示裝置面板的方式,將信號(hào)線驅(qū) 動(dòng)電路所具有的模擬開關(guān)6033a形成在與像素部6032、掃描線驅(qū)動(dòng)電路6034相同的襯底 6031上,并且將信號(hào)線驅(qū)動(dòng)電路所具有的移位寄存器6033b另行形成在不同的襯底上并彼 此貼合。像素部6032及掃描線驅(qū)動(dòng)電路6034采用將微晶半導(dǎo)體膜用于溝道形成區(qū)域的薄 膜晶體管形成。信號(hào)線驅(qū)動(dòng)電路所具有的移位寄存器6033b通過FPC6035與像素部6032 連接。對(duì)于像素部6032、信號(hào)線驅(qū)動(dòng)電路、掃描線驅(qū)動(dòng)電路6034分別通過FPC6035供給電 源電位、各種信號(hào)等。如圖12A至12C所示,在本發(fā)明的液晶顯示裝置中,可以采用將微晶半導(dǎo)體膜用于 溝道形成區(qū)域的薄膜晶體管將驅(qū)動(dòng)電路的一部分或全部形成在與像素部相同的襯底上。注意,對(duì)于另行形成的襯底的連接方法沒有特別的限制,可以采用已知的COG方 法、引線鍵合方法、或TAB方法等。此外,若是能夠電連接,連接位置不局限于圖12A至12C 所示的位置。另外,也可以另行形成控制器、CPU、存儲(chǔ)器等而連接。注意,用于本發(fā)明的信號(hào)線驅(qū)動(dòng)電路不局限于只有移位寄存器和模擬開關(guān)的方 式。除了移位寄存器和模擬開關(guān)之外,也可以具有其他電路如緩沖器、電平轉(zhuǎn)移器、源極跟 隨器等。此外,不一定設(shè)置移位寄存器和模擬開關(guān),例如既可以使用如譯碼器電路的能夠選 擇信號(hào)線的其他電路代替移位寄存器,又可以使用鎖存器等代替模擬開關(guān)。圖30示出本發(fā)明的液晶顯示裝置的框圖。圖30所示的液晶顯示裝置包括具有多 個(gè)具備液晶元件的像素的像素部700、選擇各個(gè)像素的掃描線驅(qū)動(dòng)電路702、控制對(duì)被選擇 的像素的視頻信號(hào)的輸入的信號(hào)線驅(qū)動(dòng)電路703。在圖30中,信號(hào)線驅(qū)動(dòng)電路703包括移位寄存器704和模擬開關(guān)705。時(shí)鐘信號(hào) (CLK)、起始脈沖信號(hào)(SP)輸入到移位寄存器704中。當(dāng)時(shí)鐘信號(hào)(CLK)和起始脈沖信號(hào)(SP)被輸入時(shí),在移位寄存器704中產(chǎn)生時(shí)序信號(hào),并輸入到模擬開關(guān)705。此外,模擬開關(guān)705提供有視頻信號(hào)。模擬開關(guān)705根據(jù)被輸入的時(shí)序信號(hào)對(duì)視 頻信號(hào)進(jìn)行取樣,然后供給給后級(jí)的信號(hào)線。接著,說明掃描線驅(qū)動(dòng)電路702的結(jié)構(gòu)。掃描線驅(qū)動(dòng)電路702包括移位寄存器706、 緩沖器707。此外,也可以根據(jù)情況包括電平轉(zhuǎn)移器。在掃描線驅(qū)動(dòng)電路702的移位寄存 器706中,通過時(shí)鐘信號(hào)(CLK)及起始脈沖信號(hào)(SP)被輸入,產(chǎn)生選擇信號(hào)。產(chǎn)生了的選 擇信號(hào)在緩沖器707中被緩沖放大,并被供給到對(duì)應(yīng)的掃描線。一條線上的像素的晶體管 的柵極連接到掃描線。而且,由于需要使一個(gè)線的像素的晶體管同時(shí)導(dǎo)通,因此使用能夠流 過大電流的緩沖器707。在全彩色液晶顯示裝置中,在將對(duì)應(yīng)于R (紅)、G (綠)、B (藍(lán))的視頻信號(hào)按順序 進(jìn)行取樣而供給給對(duì)應(yīng)的信號(hào)線的情況下,用來連接移位寄存器704和模擬開關(guān)705的端 子數(shù)相當(dāng)于用來連接模擬開關(guān)705和像素部700的信號(hào)線的端子數(shù)的1/3左右。因此,通 過將模擬開關(guān)705形成在與像素部700相同的襯底上,與將模擬開關(guān)705形成在與像素部 700不同的襯底上時(shí)相比,可以減少用來連接另行形成的襯底的端子數(shù),并且抑制連接不良 的發(fā)生比率,以可以提高成品率。此外,圖30的掃描線驅(qū)動(dòng)電路702包括移位寄存器706、及緩沖器707,但是也可 以由移位寄存器706構(gòu)成掃描線驅(qū)動(dòng)電路702。注意,圖30所示的結(jié)構(gòu)只是本發(fā)明的液晶顯示裝置的一個(gè)方式,信號(hào)線驅(qū)動(dòng)電路 和掃描線驅(qū)動(dòng)電路的結(jié)構(gòu)不局限于此。接著,參照?qǐng)D31及圖32說明包括將極性都相同的微晶半導(dǎo)體膜用于溝道形成區(qū) 域的薄膜晶體管的移位寄存器的一個(gè)方式。圖31示出本實(shí)施方式的移位寄存器的結(jié)構(gòu)。圖 31所示的移位寄存器由多個(gè)觸發(fā)器(觸發(fā)器701-1至701-n)構(gòu)成。此外,被輸入第一時(shí)鐘 信號(hào)、第二時(shí)鐘信號(hào)、起始脈沖信號(hào)、復(fù)位信號(hào)而工作。說明圖31的移位寄存器的連接關(guān)系。在圖31的移位寄存器的第i級(jí)的觸發(fā)器 701-i (觸發(fā)器701-1至701-n中任何一個(gè))中,圖32所示的第一布線501連接到第七布線 717-i-l,圖32所示的第二布線502連接到第七布線717-i+l,圖32所示的第三布線503連 接到第七布線717-i,圖32所示的第六布線506連接到第五布線715。此外,圖32所示的第四布線504在第奇數(shù)級(jí)的觸發(fā)器中連接到第二布線712,在第 偶數(shù)級(jí)的觸發(fā)器中連接到第三布線713,圖32所示的第五布線505連接到第四布線714。但是,第一級(jí)的觸發(fā)器701-1中的圖32所示的第一布線501連接到第一布線711, 第n級(jí)的觸發(fā)器701-n的圖32所示的第二布線502連接到第六布線716。注意,第一布線711、第二布線712、第三布線713、第六布線716也可以分別稱為第 一信號(hào)線、第二信號(hào)線、第三信號(hào)線、第四信號(hào)線。再者,第四布線714、第五布線715也可以 分別稱為第一電源線、第二電源線。接著,圖32示出圖31所示的觸發(fā)器的詳細(xì)結(jié)構(gòu)。圖32所示的觸發(fā)器包括第一薄 膜晶體管171、第二薄膜晶體管172、第三薄膜晶體管173、第四薄膜晶體管174、第五薄膜晶 體管175、第六薄膜晶體管176、第七薄膜晶體管177、以及第八薄膜晶體管178。在本實(shí)施 方式中,第一薄膜晶體管171、第二薄膜晶體管172、第三薄膜晶體管173、第四薄膜晶體管 174、第五薄膜晶體管175、第六薄膜晶體管176、第七薄膜晶體管177、以及第八薄膜晶體管178是η溝道型晶體管,并且當(dāng)柵極-漏極之間的電壓(Vgs)大于閾值電壓(Vth)時(shí)其處于 導(dǎo)通狀態(tài)。接著,下面示出圖32所示的觸發(fā)器的連接結(jié)構(gòu)。第一薄 膜晶體管171的第一電極(源電極及漏電極的一方)連接到第四布線504, 第一薄膜晶體管171的第二電極(源電極及漏電極的另一方)連接到第三布線503。第二薄膜晶體管172的第一電極連接到第六布線506,第二薄膜晶體管172的第二 電極連接到第三布線503。第三薄膜晶體管173的第一電極連接到第五布線505,第三薄膜晶體管173的第二 電極連接到第二薄膜晶體管172的柵電極,第三薄膜晶體管173的柵電極連接到第五布線 505。第四薄膜晶體管174的第一電極連接到第六布線506,第四薄膜晶體管174的第二 電極連接到第二薄膜晶體管172的柵電極,第四薄膜晶體管174的柵電極連接到第一薄膜 晶體管171的柵電極。第五薄膜晶體管175的第一電極連接到第五布線505,第五薄膜晶體管175的第二 電極連接到第一薄膜晶體管171的柵電極,第五薄膜晶體管175的柵電極連接到第一布線 501。第六薄膜晶體管176的第一電極連接到第六布線506,第六薄膜晶體管176的第二 電極連接到第一薄膜晶體管171的柵電極,第六薄膜晶體管176的柵電極連接到第二薄膜 晶體管172的柵電極。第七薄膜晶體管177的第一電極連接到第六布線506,第七薄膜晶體管177的第 二電極連接到第一薄膜晶體管171的柵電極,第七薄膜晶體管177的柵電極連接到第二布 線502。第八薄膜晶體管178的第一電極連接到第六布線506,第八薄膜晶體管178的第二 電極連接到第二薄膜晶體管172的柵電極,第八薄膜晶體管178的柵電極連接到第一布線 501。注意,以第一薄膜晶體管171的柵電極、第四薄膜晶體管174的柵電極、第五薄膜 晶體管175的第二電極、第六薄膜晶體管176的第二電極、以及第七薄膜晶體管177的第二 電極的連接部分為節(jié)點(diǎn)143。再者,以第二薄膜晶體管172的柵電極、第三薄膜晶體管173 的第二電極、第四薄膜晶體管174的第二電極、第六薄膜晶體管176的柵電極、以及第八薄 膜晶體管178的第二電極的連接部分為節(jié)點(diǎn)144。注意,第一布線501、第二布線502、第三布線503、第四布線504也可以分別稱為第 一信號(hào)線、第二信號(hào)線、第三信號(hào)線、第四信號(hào)線。再者,第五布線505、第六布線506也可以 分別稱為第一電源線、第二電源線。圖33示出圖32所示的觸發(fā)器的俯視圖的一個(gè)例子。導(dǎo)電膜901包括用作第一薄膜晶體管171的第一電極的部分,并通過與像素電極 同時(shí)形成的布線951與第四布線504連接。導(dǎo)電膜902包括用作第一薄膜晶體管171的第二電極的部分,并通過與像素電極 同時(shí)形成的布線952與第三布線503連接。導(dǎo)電膜903包括用作第一薄膜晶體管171的柵電極的部分、以及用作第四薄膜晶 體管174的柵電極的部分。
      導(dǎo)電膜904包括用作第二薄膜晶體管172的第一電極的部分、用作第六薄膜晶體 管176的第一電極的部分、用作第四薄膜晶體管174的第一電極的部分、以及用作第八薄膜 晶體管178的第一電極的部分,并與第六布線506連接。 導(dǎo)電膜905包括用作第二薄膜晶體管172的第二電極的部分,并通過與像素電極 同時(shí)形成的布線954與第三布線503連接。導(dǎo)電膜906包括用作第二薄膜晶體管172的柵電極的部分、以及用作第六薄膜晶 體管176的柵電極的部分。導(dǎo)電膜907包括用作第三薄膜晶體管173的第一電極的部分,并通過布線955與 第五布線505連接。導(dǎo)電膜908包括用作第三薄膜晶體管173的第二電極的部分、以及用作第四薄膜 晶體管174的第二電極的部分,并通過與像素電極同時(shí)形成的布線956與導(dǎo)電膜906連接。導(dǎo)電膜909包括用作第三薄膜晶體管173的柵電極的部分,并通過布線955與第 五布線505連接。導(dǎo)電膜910包括用作第五薄膜晶體管175的第一電極的部分,并通過與像素電極 同時(shí)形成的布線959與第五布線505連接。導(dǎo)電膜911包括用作第五薄膜晶體管175的第二電極的部分、以及用作第七薄膜 晶體管177的第二電極的部分,并通過與像素電極同時(shí)形成的布線958與導(dǎo)電膜903連接。導(dǎo)電膜912包括用作第五薄膜晶體管175的柵電極的部分,并通過與像素電極同 時(shí)形成的布線960與第一布線501連接。導(dǎo)電膜913包括用作第六薄膜晶體管176的第二電極的部分,并通過與像素電極 同時(shí)形成的布線957與導(dǎo)電膜903連接。導(dǎo)電膜914包括用作第七薄膜晶體管177的柵電極的部分,并通過與像素電極同 時(shí)形成的布線962與第二布線502連接。導(dǎo)電膜915包括用作第八薄膜晶體管178的柵電極的部分,并通過與像素電極同 時(shí)形成的布線961與導(dǎo)電膜912連接。導(dǎo)電膜916包括第八薄膜晶體管178的用作第二電極的部分,并通過與像素電極 同時(shí)形成的布線953與導(dǎo)電膜906連接。注意,微晶半導(dǎo)體膜981至988的一部分分別用作第一至第九薄膜晶體管的溝道 形成區(qū)域。通過由將微晶半導(dǎo)體用于溝道形成區(qū)域的薄膜晶體管構(gòu)成圖30至圖32所示的電 路,可以使它進(jìn)行高速工作。例如,當(dāng)對(duì)將非晶半導(dǎo)體膜用于溝道形成區(qū)域的情況和將微晶 半導(dǎo)體膜用于溝道形成區(qū)域的情況進(jìn)行比較時(shí),將微晶半導(dǎo)體膜用于溝道形成區(qū)域的情況 下的薄膜晶體管的電場(chǎng)效應(yīng)遷移率較高,因此可以提高驅(qū)動(dòng)電路(例如,掃描線驅(qū)動(dòng)電路 702的移位寄存器706)的驅(qū)動(dòng)頻率。因?yàn)榭梢允箳呙杈€驅(qū)動(dòng)電路702進(jìn)行高速工作,所以 可以提高幀頻率或?qū)崿F(xiàn)黑屏插入等。當(dāng)提高幀頻率之際,優(yōu)選根據(jù)圖像的動(dòng)作方向產(chǎn)生屏幕的數(shù)據(jù)。就是說,優(yōu)選進(jìn)行 運(yùn)動(dòng)補(bǔ)償來內(nèi)插數(shù)據(jù)。像這樣,通過提高幀頻率并內(nèi)插圖像數(shù)據(jù),改善動(dòng)畫的顯示特性,從 而可以進(jìn)行平滑的顯示。例如,通過為兩倍(例如,120赫茲、100赫茲)以上,更優(yōu)選為四 倍(例如,480赫茲、400赫茲)以上,可以減少動(dòng)畫中的模糊圖像、以及余像。在此情況下,掃描線驅(qū)動(dòng)電路702也通過提高驅(qū)動(dòng)頻率工作來可以提高幀頻率。在進(jìn)行黑屏插入的情況下,制造為能夠?qū)D像數(shù)據(jù)或成為黑顯示的數(shù)據(jù)供給給像 素部70 0中。結(jié)果,成為類似于脈沖驅(qū)動(dòng)的方式,而可以減少余像。在此情況下,掃描線驅(qū) 動(dòng)電路702也通過提高驅(qū)動(dòng)頻率工作來可以進(jìn)行黑屏插入。再者,通過增大掃描線驅(qū)動(dòng)電路702的薄膜晶體管的溝道寬度或配置多個(gè)掃描線 驅(qū)動(dòng)電路等,可以實(shí)現(xiàn)更高的幀頻率。例如,可以實(shí)現(xiàn)八倍(例如,960赫茲、800赫茲)以上 的幀頻率。在配置多個(gè)掃描線驅(qū)動(dòng)電路的情況下,通過將用來驅(qū)動(dòng)偶數(shù)行的掃描線的掃描 線驅(qū)動(dòng)電路配置在一側(cè),并將用來驅(qū)動(dòng)奇數(shù)行的掃描線的掃描線驅(qū)動(dòng)電路配置在另一側(cè), 可以實(shí)現(xiàn)幀頻率的提高。作為一個(gè)例子,第二薄膜晶體管172的溝道寬度為300μπι以上, 更優(yōu)選為1000 μ m以上。注意,通過由將微晶半導(dǎo)體用于溝道形成區(qū)域的薄膜晶體管構(gòu)成圖30至圖32所 示的電路,可以縮小設(shè)計(jì)面積。因此,可以縮小液晶顯示裝置的邊框。例如,當(dāng)對(duì)將非晶半 導(dǎo)體膜用于溝道形成區(qū)域的情況和將微晶半導(dǎo)體膜用于溝道形成區(qū)域的情況進(jìn)行比較時(shí), 將微晶半導(dǎo)體膜用于溝道形成區(qū)域的情況下的薄膜晶體管的電場(chǎng)效應(yīng)遷移率較高,因此可 以縮小薄膜晶體管的溝道寬度。結(jié)果,可以實(shí)現(xiàn)液晶顯示裝置的窄邊框化。作為一個(gè)例子, 第二薄膜晶體管172的溝道寬度為3000 μ m以下,更優(yōu)選為2000 μ m以下。注意,在圖32的第二薄膜晶體管172中,對(duì)于第三布線503輸出低電平的信號(hào)的 期間長(zhǎng)。其間,第二薄膜晶體管172—直處于導(dǎo)通狀態(tài)。因此,第二薄膜晶體管172受到很 強(qiáng)的壓力,而晶體管特性容易退化。當(dāng)晶體管特性退化時(shí),閾值電壓逐漸增大。結(jié)果,電流 值逐漸縮小。于是,第二薄膜晶體管172的溝道寬度優(yōu)選大,以便即使晶體管退化也能夠供 給充分的電流?;蛘?,優(yōu)選被補(bǔ)償以便防止在晶體管的退化時(shí)產(chǎn)生的電路工作的障礙。例 如,優(yōu)選通過與第二薄膜晶體管172并列地配置晶體管,并使它與第二薄膜晶體管172交替 處于導(dǎo)通狀態(tài),不容易受到退化的影響。然而,當(dāng)對(duì)將非晶半導(dǎo)體膜用于溝道形成區(qū)域的情況和將微晶半導(dǎo)體膜用于溝道 形成區(qū)域的情況進(jìn)行比較時(shí),將微晶半導(dǎo)體膜用于溝道形成區(qū)域的晶體管較不容易退化。 因此,在將微晶半導(dǎo)體膜用于溝道形成區(qū)域的情況下,可以縮小薄膜晶體管的溝道寬度。或 者,即使不設(shè)置對(duì)于退化的補(bǔ)償用電路也可以進(jìn)行正常工作。由此,可以縮小設(shè)計(jì)面積。接著,參照?qǐng)D29A和29B說明相當(dāng)于本發(fā)明的液晶顯示裝置的一個(gè)方式的液晶顯 示面板的外觀及截面。圖29A是一種面板的俯視圖,其中在與第二襯底4006之間使用密封 材料4005密封將形成在第一襯底4001上的具有微晶半導(dǎo)體膜用作溝道形成區(qū)域的薄膜晶 體管4010及液晶元件4013。圖29B相當(dāng)于沿著圖29A的A-A,線的截面圖。以圍繞形成在第一襯底4001上的像素部4002和掃描線驅(qū)動(dòng)電路4004的方式設(shè) 置有密封材料4005。此外,在像素部4002和掃描線驅(qū)動(dòng)電路4004上設(shè)置第二襯底4006。 因此,使用第一襯底4001、密封材料4005以及第二襯底4006將像素部4002和掃描線驅(qū)動(dòng) 電路4004與液晶4008 —起密封。另外,在第一襯底4001上的與由密封材料4005圍繞的 區(qū)域不同的區(qū)域中安裝有使用多晶半導(dǎo)體膜形成在另行準(zhǔn)備的襯底上的信號(hào)線驅(qū)動(dòng)電路 4003。注意,本實(shí)施方式說明具有將多晶半導(dǎo)體膜用于溝道形成區(qū)域的薄膜晶體管的信號(hào) 線驅(qū)動(dòng)電路貼附到第一襯底4001的例子,但是也可以采用將單晶半導(dǎo)體用于溝道形成區(qū) 域的晶體管形成信號(hào)線驅(qū)動(dòng)電路并貼合。圖29A和29B例示包括在信號(hào)線驅(qū)動(dòng)電路4003中的由多晶半導(dǎo)體膜形成的薄膜晶體管4009。此外,設(shè)置在第一襯底4001上的像素部4002和掃描線驅(qū)動(dòng)電路4004包括多個(gè)薄 膜晶體管,圖29B例示包括在像素部4002中的薄膜晶體管4010。薄膜晶體管4010相當(dāng)于 將微晶半導(dǎo)體膜用于溝道形成區(qū)域的薄膜晶體管。此外,液晶元件4013所具有的像素電極4030通過布線4040與薄膜晶體管4010 電連接。而且,液晶元件4013的相對(duì)電極4031形成在第二襯底4006上。像素電極4030、 相對(duì)電極4031、以及液晶4008重疊的部分相當(dāng)于液晶元件4013。注意,作為第一襯底4001、第二襯底4006,可以使用玻璃、金屬(典型地是不銹 鋼)、陶瓷、塑料。作為塑料,可以使用FRP(纖維增強(qiáng)塑料)板、PVF(聚氟乙烯)薄膜、聚酯 薄膜或丙烯樹脂薄膜。此外,也可以采用具有使用PVF薄膜及聚酯薄膜夾鋁箔的結(jié)構(gòu)的薄 片。另外,為控制像素電極4030和相對(duì)電極4031之間的距離(單元間隙)而設(shè)置球 狀隔離物4035。注意,也可以使用通過選擇性地蝕刻絕緣膜來獲得的隔離物。此外,提供到另行形成的信號(hào)線驅(qū)動(dòng)電路4003和掃描線驅(qū)動(dòng)電路4004或像素部 4002的各種信號(hào)及電位通過引導(dǎo)布線4014、4015從FPC4018供給。在本實(shí)施方式中,連接端子4016由與液晶元件4013所具有的像素電極4030相同 的導(dǎo)電膜形成。此外,引導(dǎo)布線4014、4015由與布線4040相同的導(dǎo)電膜形成。連接端子4016通過各向異性導(dǎo)電膜4019電連接到FPC4018所具有的端子。注意,雖然未圖示,但是本實(shí)施方式所示的液晶顯示裝置具有取向膜、偏振片,還 可以具有顏色濾光片及屏蔽膜。此外,圖29A和29B示出另行形成信號(hào)線驅(qū)動(dòng)電路4003而安裝到第一襯底4001 的例子,但是本實(shí)施方式不局限于此。既可以另行形成掃描線驅(qū)動(dòng)電路而安裝,又可以另行 形成信號(hào)線驅(qū)動(dòng)電路的一部分或掃描線驅(qū)動(dòng)電路的一部分而安裝。本實(shí)施方式可以與其他實(shí)施方式所記載的結(jié)構(gòu)組合而實(shí)施。實(shí)施方式4通過采用根據(jù)本發(fā)明獲得的液晶顯示裝置,可以使用于有源矩陣型液晶模塊。就 是說,在將它們安裝到顯示部中的所有電子設(shè)備中可以實(shí)施本發(fā)明。作為這種電子設(shè)備的例子,可以舉出如下拍攝裝置如攝影機(jī)及數(shù)字照相機(jī)等; 頭戴式顯示器(護(hù)目鏡型顯示器);汽車導(dǎo)航系統(tǒng);投影機(jī);汽車音響;個(gè)人計(jì)算機(jī);便攜式 信息終端(便攜式計(jì)算機(jī)、移動(dòng)電話、或電子書籍等)。圖13A至13D示出了它們的一個(gè)例 子。圖13A示出電視裝置。如圖13A所示,可以將顯示模塊嵌入到框體中來完成電視 裝置。還安裝有FPC的顯示面板稱為顯示模塊。由顯示模塊形成主屏2003,并且作為其他 輔助設(shè)備還具有揚(yáng)聲器部2009、操作開關(guān)等。像這樣,可以完成電視裝置。如圖13A所示,將利用液晶元件的顯示用面板2002安裝在框體2001中,不僅可以 由接收器2005接收普通的電視廣播,而且可以通過經(jīng)由調(diào)制解調(diào)器2004連接到采用有線 或無線方式的通信網(wǎng)絡(luò),進(jìn)行單方向(從發(fā)送者到接收者)或雙方向(在發(fā)送者和接收者 之間或在接收者之間)的信息通信??梢允褂冒惭b在框體中的開關(guān)或遙控裝置2006來操 作電視裝置。也可以在遙控裝置2006中設(shè)置用于顯示輸出信息的顯示部2007。
      另外,除了主屏2003之外,在電視裝置中,可以使用第二顯示用面板形成子屏 2008,且附加有顯示頻道或音量等的結(jié)構(gòu)。在這種結(jié)構(gòu)中,可以使用視角優(yōu)良的液晶顯示面 板形成主屏2003,而使用能夠以低耗電量來顯示的液晶顯示面板形成子屏。另外,為了優(yōu)先 降低耗電量,也可以使用液晶顯示面板形成主屏2003,而使用液晶顯示面板形成子屏,并使 子屏可以閃亮和閃滅。圖14示出表示電視裝置的主要結(jié)構(gòu)的框圖。在顯示面板900中,形成有像素部 921。信號(hào)線驅(qū)動(dòng)電路922和掃描線驅(qū)動(dòng)電路923也可以以COG方式安裝到顯示面板900。作為其他外部電路的結(jié)構(gòu),在圖像信號(hào)的輸入一側(cè)包括圖像信號(hào)放大電路925、圖 像信號(hào)處理電路926、以及控制電路927等。該圖像信號(hào)放大電路925放大由調(diào)諧器924接 收的信號(hào)中的放大圖像信號(hào),該圖像信號(hào)處理電路926將從圖像信號(hào)放大電路925輸出的 信號(hào)轉(zhuǎn)換為與紅、綠、藍(lán)每種顏色相應(yīng)的色信號(hào),該控制電路927將該圖像信號(hào)轉(zhuǎn)換為驅(qū)動(dòng) 器IC的輸入規(guī)格??刂齐娐?27將信號(hào)分別輸出到掃描線一側(cè)和信號(hào)線一側(cè)。在進(jìn)行數(shù) 字驅(qū)動(dòng)的情況下,也可以具有如下結(jié)構(gòu),即在信號(hào)線一側(cè)設(shè)置信號(hào)分割電路928,并且將輸 入數(shù)字信號(hào)分成m個(gè)來供給。由調(diào)諧器924接收的信號(hào)中的音頻信號(hào)被傳送到音頻信號(hào)放大電路929,并且其 輸出經(jīng)過音頻信號(hào)處理電路930供給到揚(yáng)聲器933。控制電路931從輸入部932接收接收 站(接收頻率)和音量的控制信息,并且將信號(hào)傳送到調(diào)諧器924、音頻信號(hào)處理電路930。當(dāng)然,本發(fā)明不局限于電視裝置,并且可以適用于各種各樣的用途,如個(gè)人計(jì)算機(jī) 的監(jiān)視器、以及大面積的顯示媒體如火車站或機(jī)場(chǎng)等的信息顯示板或者街頭上的廣告顯示 板等。圖13B示出移動(dòng)電話2201的一個(gè)例子。該移動(dòng)電話2201包括顯示部2202、操作 部2203等構(gòu)成。在顯示部2202中,通過應(yīng)用上述實(shí)施方式所說明的液晶顯示裝置可以提
      高批量生產(chǎn)性。此外,圖13C所示的便攜式計(jì)算機(jī)包括主體2401、顯示部2402等。通過將上述實(shí) 施方式所示的液晶顯示裝置應(yīng)用于顯示部2402,可以提高批量生產(chǎn)性。實(shí)施例1圖34A和34B示出形成微晶硅膜并通過拉曼光譜法檢測(cè)該膜的結(jié)晶性的結(jié)果。以如下成膜條件形成微晶硅膜RF電源頻率為13. 56MHz ;成膜溫度為280°C;氫流 量和硅烷氣體流量的比率為100 1 ;壓力為280Pa。此外,圖34A是拉曼散射光譜,并且是 對(duì)成膜時(shí)的RF電源的電力為100W的微晶硅膜和成膜時(shí)的RF電源的電力為300W的微晶硅 膜進(jìn)行比較的檢測(cè)結(jié)果。注意,單晶硅膜的結(jié)晶峰值位置為521CHT1。注意,當(dāng)然非晶硅不能檢測(cè)可說結(jié)晶 峰值的值。如圖34B所示,只檢測(cè)出以480CHT1為頂點(diǎn)的不陡的山形。本說明書中的微晶硅 膜是指當(dāng)使用拉曼光譜器檢測(cè)時(shí)在481CHT1以上至520CHT1以下確認(rèn)結(jié)晶峰值的膜。成膜時(shí)的RF電源的電力為100W的微晶硅膜的結(jié)晶峰值位置為518. 6cm—1,半峰全 寬(FWHM)為11. 9cm-1,結(jié)晶/非晶峰值強(qiáng)度比(Ic/Ia)為4. 1。此外,成膜時(shí)的RF電源的電力為300W的微晶硅膜的結(jié)晶峰值位置為514. ScnT1, 半峰全寬(FWHM)為18. 7CHT1,結(jié)晶/非晶峰值強(qiáng)度比(Ic/Ia)為4. 4。如圖34A所示,因RF電力而產(chǎn)生結(jié)晶峰值位置和半峰全寬之間的大差異。這是因?yàn)槿缦戮壒示哂性谑褂么箅娏Φ那闆r下增加離子沖擊而障礙粒子的生長(zhǎng),從而粒徑小的 傾向。此外,由于形成用于圖34A的檢測(cè)的微晶硅膜的CVD裝置的電源頻率為13. 56MHz,因 此結(jié)晶/非晶峰值強(qiáng)度比(Ic/Ia)為4. 1或4. 4。但是,已確認(rèn)若是RF電源頻率為27MHz 就可以將結(jié)晶/非晶峰值強(qiáng)度比(Ic/Ia)設(shè)定為6。因此,通過將RF電源頻率設(shè)定為比 27MHz更高,例如2. 45GHz,可以進(jìn)一步提高結(jié)晶/非晶峰值強(qiáng)度比(Ic/Ia)。實(shí)施例2在本實(shí)施例中,示出對(duì)于本發(fā)明所示的薄膜晶體管的晶體管特性以及電子密度分 布,進(jìn)行器件模擬而獲得的結(jié)果。使用矽谷科技(Silvaco)公司制造的器件模擬器“ATLAS” 進(jìn)行器件模擬。圖35示出器件結(jié)構(gòu)。假定絕緣襯底2301是以氧化硅(介電常數(shù)為4. 1)為主要 成分的玻璃襯底(厚度為0. 5 y m)。注意,在實(shí)際的制造工序上,絕緣襯底2301的厚度主要 為0. 5mm、0. 7mm等,但是以絕緣襯底2301之下面的電場(chǎng)不影響到薄膜晶體管特性的程度, 定義充分的厚度。在絕緣襯底2301上層疊由鉬形成的柵電極2303 (厚度為150nm)。鉬的功函數(shù)設(shè) 定為4. 6eV。在柵電極2303上層疊具有氮化硅膜(介電常數(shù)為7. 0,厚度為1 lOnm)和氧氮化硅 膜(介電常數(shù)為4. 1,厚度為llOnm)的疊層結(jié)構(gòu)的柵絕緣膜2305。在柵極絕緣膜2305上層疊ii c-Si膜2307和a_Si膜2309。在此的各個(gè)疊層條 件為如下厚度為Onm的y c-Si膜2307和厚度為lOOnm的a-Si膜2309的疊層;厚度為 lOnm的ii c-Si膜2307和厚度為90nm的a-Si膜2309的疊層;厚度為50nm的y c-Si膜 2307和厚度為50nm的a-Si膜2309的疊層;厚度為90nm的y c-Si膜2307和厚度為lOnm 的a-Si膜2309的疊層;以及厚度為lOOnm的y c-Si膜2307和厚度為Onm的a-Si膜2309 的疊層。此夕卜,在與第一 a-Si(n+)膜2311和第二 a-Si (n+)膜2313重疊的區(qū)域中,a-Si膜 2309除了上述厚度之外還層疊有50nm的a-Si膜。就是說,在不形成第一 a_Si (n+)膜2311 和第二 a-Si (n+)膜2313的區(qū)域中,a_Si膜2309具有其一部分被蝕刻50nm的凹部狀。在a-Si膜2309上層疊有第一 a_Si (n+)膜2311 (厚度為50nm)和第二 a_Si (n+)膜 2313 (厚度為50nm)。在圖35所示的薄膜晶體管中,第一 a_Si (n+)膜2311和第二 a_Si (n+) 膜2313之間的距離成為溝道長(zhǎng)度L。在此,溝道長(zhǎng)度L設(shè)定為6 ym。此外,溝道寬度W設(shè) 定為15 u m。在第一 a-Si (n+)膜2311和第二 a-Si (n+)膜2313上分別層疊由鉬(Mo)形成的源 電極2315和漏電極2317 (厚度為300nm)。將源電極2315和第一 a-Si (n+)膜2311之間、 以及漏電極2317和第二 a-Si (n+)膜2313之間定義為歐姆接觸。圖36示出當(dāng)在圖35所示的薄膜晶體管中,改變P c-Si膜及a_Si膜的膜厚度來 進(jìn)行器件模擬之際獲得的DC特性(Vg-Id特性、Vd = 14V)的結(jié)果。此外,圖37A和37B示 出當(dāng)y c-Si膜2307的厚度為lOnm,而a-Si膜的厚度為90nm時(shí)的薄膜晶體管的電子濃度 分布。圖37A示出當(dāng)薄膜晶體管處于導(dǎo)通狀態(tài)(Vg為+10V,Vd為14V)時(shí)的電子濃度分布, 而圖37B示出當(dāng)薄膜晶體管處于截止?fàn)顟B(tài)(Vg為-10V,Vd為14V)時(shí)的電子濃度的分布結(jié)^ o
      參照?qǐng)D36就知道,隨著使a-Si膜的膜厚度變厚而截止電流減少。此外,通過將 a-Si的厚度設(shè)定為50nm以上,可以將Vg是-20V時(shí)的漏電流設(shè)定為低于IX 10_13A。另外,在此知道,隨著使PC-Si膜的膜厚度變厚而導(dǎo)通電流增加。此外,通過將 Uc-Si的厚度設(shè)定為lOnm以上,可以將Vg是20V時(shí)的漏電流設(shè)定為1X10_5A以上。參照?qǐng)D37A就知道,在導(dǎo)通狀態(tài)下,U c-Si膜中的電子密度比a-Si膜中的電子密 度高。就是說,由于導(dǎo)電率高的Pc-Si膜中的電子密度高,因此在導(dǎo)通狀態(tài)下電子容易流 過,從而漏電流升高。參照?qǐng)D37B就知道,在截止?fàn)顟B(tài)下,a-Si膜中的電子密度比P c-Si膜中的電子密 度高。就是說,由于導(dǎo)電率低的a-Si膜中的電子密度高,因此在截止?fàn)顟B(tài)下電子難以流過, 從而產(chǎn)生與將a-Si膜用作溝道形成區(qū)域的薄膜晶體管同樣的漏電流。根據(jù)上述事實(shí)就知道,如圖35所示那樣的薄膜晶體管可以在減少截止電流的同 時(shí)提高導(dǎo)通電流,在該薄膜晶體管中,在柵極絕緣膜上形成P c-Si膜,在P c-Si膜上形成 a-Si膜,并在a-Si膜上形成源區(qū)域及漏區(qū)域。本說明書根據(jù)2007年7月6日在日本專利局受理的日本專利申請(qǐng)編號(hào) 2007-179092而制作,所述申請(qǐng)內(nèi)容包括在本說明書中。
      權(quán)利要求
      一種液晶顯示裝置,包括;形成在第一襯底上的薄膜晶體管,所述薄膜晶體管包括柵電極;形成在所述柵電極上的柵極絕緣膜;形成在所述柵極絕緣膜上的半導(dǎo)體膜;形成在所述半導(dǎo)體膜上且具有微晶半導(dǎo)體膜的源區(qū)域及漏區(qū)域;以及與所述源區(qū)域及漏區(qū)域接觸的源電極及漏電極;形成在所述薄膜晶體管上的絕緣膜;形成在所述絕緣膜上并與所述薄膜晶體管電連接的像素電極;相對(duì)于所述第一襯底的第二襯底;形成在所述第二襯底上且在所述第一襯底和第二襯底之間的相對(duì)電極;形成在所述相對(duì)電極上且在所述第一襯底和所述相對(duì)電極之間的第一突起和第二突起;以及在所述像素電極和所述相對(duì)電極之間的液晶層;其中,遮光膜、第一著色膜、第二著色膜、第三著色膜,和相對(duì)電極層疊在所述第一突起和所述第二襯底之間,且其中,所述相對(duì)電極和所述第一著色膜、第二著色膜、第三著色膜之一層疊在所述第二突起和所述第二襯底之間。
      2.根據(jù)權(quán)利要求1所述的液晶顯示裝置,其中所述源電極及漏電極的端部位于所述源 區(qū)域及漏區(qū)域的端部之內(nèi)。
      3.根據(jù)權(quán)利要求1所述的液晶顯示裝置,其中所述源電極及漏電極的端部位于所述半 導(dǎo)體膜的端部之內(nèi)。
      4.一種液晶顯示裝置,包括形成在第一襯底上的薄膜晶體管,所述薄膜晶體管包括 柵電極;形成在所述柵電極上的柵極絕緣膜; 形成在所述柵極絕緣膜上的微晶半導(dǎo)體膜; 形成在所述微晶半導(dǎo)體膜上且具有凹部的緩沖層; 形成在所述緩沖層上的源區(qū)域及漏區(qū)域;以及 與所述源區(qū)域及漏區(qū)域相接的源電極及漏電極, 形成在所述薄膜晶體管上的絕緣膜;形成在所述絕緣膜上并與所述薄膜晶體管電連接的像素電極; 相對(duì)于所述第一襯底的第二襯底;形成在所述第二襯底上且在所述第一襯底和第二襯底之間的相對(duì)電極; 形成在所述相對(duì)電極上且在所述第一襯底和所述相對(duì)電極之間的第一突起和第二突 起;以及在所述像素電極和所述相對(duì)電極之間的液晶層;其中,所述源電極及漏電極不與所述微晶半導(dǎo)體膜的端部和所述源區(qū)域及漏區(qū)域的端部重疊,其中,與所述柵電極重疊的所述源區(qū)域及漏區(qū)域的端部和所述緩沖層的凹部側(cè)面相一致,其中,遮光膜、第一著色膜、第二著色膜、第三著色膜,和相對(duì)電極層疊在所述第一突起 和所述第二襯底之間,且其中,所述相對(duì)電極和所述第一著色膜、第二著色膜、第三著色膜之一層疊在所述第二 突起和所述第二襯底之間。
      5.根據(jù)權(quán)利要求4所述的液晶顯示裝置,其中所述緩沖層由非晶半導(dǎo)體膜形成。
      6.根據(jù)權(quán)利要求4所述的液晶顯示裝置,其中所述緩沖層由包含氮的非晶半導(dǎo)體膜形成。
      7.根據(jù)權(quán)利要求4所述的液晶顯示裝置,其中所述緩沖層由包含氫的非晶半導(dǎo)體膜形成。
      8.根據(jù)權(quán)利要求4所述的液晶顯示裝置,其中所述緩沖層由包含氟、氯、溴、或碘的非 晶半導(dǎo)體膜形成。
      9.一種液晶顯示裝置,包括形成在第一襯底上的薄膜晶體管,所述薄膜晶體管包括 柵電極;形成在所述柵電極上的柵極絕緣膜; 形成在所述柵極絕緣膜上的半導(dǎo)體膜;形成在所述半導(dǎo)體膜上且具有微晶半導(dǎo)體膜的源區(qū)域及漏區(qū)域;以及 與所述源區(qū)域及漏區(qū)域接觸的源電極及漏電極; 形成在所述薄膜晶體管上的絕緣膜;形成在所述絕緣膜上并與所述薄膜晶體管電連接的像素電極,所述像素電極具有開n ;相對(duì)于所述第一襯底的第二襯底;形成在所述第二襯底上且在所述第一襯底和第二襯底之間的相對(duì)電極; 形成在所述相對(duì)電極上且在所述第一襯底和所述相對(duì)電極之間的第一突起和第二突 起;以及在所述像素電極和所述相對(duì)電極之間的液晶層;其中,遮光膜、第一著色膜、第二著色膜、第三著色膜,和相對(duì)電極層疊在所述第一突起 和所述第二襯底之間,且其中,所述相對(duì)電極和所述第一著色膜、第二著色膜、第三著色膜之一層疊在所述第二 突起和所述第二襯底之間。
      10.根據(jù)權(quán)利要求9所述的液晶顯示裝置,其中所述源電極及漏電極的端部位于所述 源區(qū)域及漏區(qū)域的端部之內(nèi)。
      11.根據(jù)權(quán)利要求9所述的液晶顯示裝置,其中所述源電極及漏電極的端部位于所述 半導(dǎo)體膜的端部之內(nèi)。
      12.一種液晶顯示裝置,包括形成在第一襯底上的薄膜晶體管,所述薄膜晶體管包括 柵電極;形成在所述柵電極上的柵極絕緣膜; 形成在所述柵極絕緣膜上的微晶半導(dǎo)體膜; 形成在所述微晶半導(dǎo)體膜上并具有凹部的緩沖層; 形成在所述緩沖層上的源區(qū)域及漏區(qū)域; 與所述源區(qū)域及漏區(qū)域相接的源電極及漏電極; 形成在所述薄膜晶體管上的絕緣膜;形成在所述絕緣膜上并與所述薄膜晶體管電連接的像素電極,所述像素電極具有開口 ;相對(duì)于所述第一襯底的第二襯底;形成在所述第二襯底上且在所述第一襯底和第二襯底之間的相對(duì)電極; 形成在所述相對(duì)電極上且在所述第一襯底和所述相對(duì)電極之間的第一突起和第二突 起;以及在所述像素電極和所述相對(duì)電極之間的液晶層;其中,所述源電極及漏電極不與所述微晶半導(dǎo)體膜的端部和所述源區(qū)域及漏區(qū)域的端部重疊,其中,與所述柵電極重疊的所述源區(qū)域及漏區(qū)域的端部和所述緩沖層的凹部側(cè)面相一致,其中,遮光膜、第一著色膜、第二著色膜、第三著色膜,和相對(duì)電極層疊在所述第一突起 和所述第二襯底之間,且其中,所述相對(duì)電極和所述第一著色膜、第二著色膜、第三著色膜之一層疊在所述第二 突起和所述第二襯底之間。
      13.根據(jù)權(quán)利要求12所述的液晶顯示裝置,其中所述緩沖層由非晶半導(dǎo)體膜形成。
      14.根據(jù)權(quán)利要求12所述的液晶顯示裝置,其中所述緩沖層由包含氮的非晶半導(dǎo)體膜 形成。
      15.根據(jù)權(quán)利要求12所述的液晶顯示裝置,其中所述緩沖層由包含氫的非晶半導(dǎo)體膜 形成。
      16.根據(jù)權(quán)利要求12所述的液晶顯示裝置,其中所述緩沖層由包含氟、氯、溴、或碘的 非晶半導(dǎo)體膜形成。
      全文摘要
      本發(fā)明的目的為提供一種方法,其中批量生產(chǎn)性高地制造具有電特性良好且可靠性高的薄膜晶體管的液晶顯示裝置。在具有反交錯(cuò)型薄膜晶體管的液晶顯示裝置中,在反交錯(cuò)型薄膜晶體管中的柵電極上形成柵極絕緣膜,在柵極絕緣膜上形成用作溝道形成區(qū)域的微晶半導(dǎo)體膜,在微晶半導(dǎo)體膜上形成緩沖層,在緩沖層上形成一對(duì)源區(qū)域及漏區(qū)域,以使源區(qū)域及漏區(qū)域的一部分露出的方式形成與源區(qū)域及漏區(qū)域接觸的一對(duì)源電極及漏電極。
      文檔編號(hào)G02F1/1362GK101872097SQ20101020678
      公開日2010年10月27日 申請(qǐng)日期2008年7月4日 優(yōu)先權(quán)日2007年7月6日
      發(fā)明者山崎舜平, 木村肇, 桑原秀明, 鈴木幸惠 申請(qǐng)人:株式會(huì)社半導(dǎo)體能源研究所
      網(wǎng)友詢問留言 已有0條留言
      • 還沒有人留言評(píng)論。精彩留言會(huì)獲得點(diǎn)贊!
      1