專利名稱：集成電子芯片和互連器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子器件模塊的制造，所述電子器件模塊包括高性能半導(dǎo)體器件(包括CMOS邏輯器件，DRAM存儲(chǔ)器器件等)以及這些器件之間的互連。具體地說，本發(fā)明涉及具有提高的可靠性和降低的成本的高密度芯片互連的制造。
背景技術(shù)：
隨著每一代的發(fā)展，電子器件不斷變得更復(fù)雜，而同時(shí)其各自的器件單元日益變小。這種朝向更大的器件密度和復(fù)雜性的趨勢(shì)對(duì)器件封裝技術(shù)提出了具體挑戰(zhàn)。目前的半導(dǎo)體器件采用引線接合焊盤或C4焊盤制造，以將這些器件連接到下一級(jí)互連；這通常稱為第一級(jí)封裝。
多年來，對(duì)于多種半導(dǎo)體芯片技術(shù)，封裝部分代表在提高系統(tǒng)速度方面的主要限制。同時(shí)，器件的封裝代表總成本的大部分；最近的成本模擬表明，對(duì)于前沿器件，封裝成本可占總成本的80％之多。
對(duì)封裝技術(shù)提出挑戰(zhàn)的復(fù)雜大規(guī)模芯片的一個(gè)實(shí)例是包括具有不同功能的多個(gè)互連芯片的片上系統(tǒng)(SOC)。可利用轉(zhuǎn)移與連接(T&J)方法由分離的處理器或存儲(chǔ)器芯片制造大的SOC，在該方法中，通過薄膜形成芯片至芯片的互連，其中多個(gè)芯片被接合到該薄膜上。在圖1A中示出了該方法的一個(gè)實(shí)例。在玻璃晶片或板上制造具有互連布線的薄膜結(jié)構(gòu)。利用栓塞/過孔連接將分別用具有布線層1a和2a的薄膜覆蓋的芯片1和2接合到互連層20。在該實(shí)例中，栓塞15在互連層上形成，并利用焊料連接16連接到芯片。該栓塞與在覆蓋芯片的層10(通常為聚酰亞胺)中形成的過孔11對(duì)準(zhǔn)。平面化并用粘合劑層3覆蓋芯片1和2的背面，底層晶片4附裝到該粘合劑層。從互連層20去除玻璃晶片或板，留下帶有接合芯片的互連布線。在芯片至芯片互連層20上形成電接合焊盤21，并在其上形成C4焊盤22。在美國專利6,444,560中說明了T&J方法的細(xì)節(jié)，在此引入該公開作為參考。
利用上述T&J方法的芯片至芯片布置可以近達(dá)25μm至60μm，其布置精度約為1μm。值得注意的是，芯片1和2可具有不同功能，并通過不同方法制造。因此T&J方法允許制造其中不同器件緊密互連的片上系統(tǒng)(見圖1B)。
由于焊盤的間隔要求(典型的C4間距為至少150μm，通常在0.5mm至2.5mm的范圍內(nèi))，用于將SOC連接到母板的C4焊盤或引線接合焊盤的使用對(duì)布線密度和封裝器件的帶寬產(chǎn)生實(shí)際限制。此外，每個(gè)C4連接有約50皮秒的信號(hào)延遲。
因此，為了(1)允許高密度器件的更有效封裝，以及(2)制造具有降低的成本的器件模塊，希望將上述T&J方法從芯片至芯片互連模式擴(kuò)展到芯片至封裝的集成技術(shù)。

發(fā)明內(nèi)容
本發(fā)明提供了一種集成結(jié)構(gòu)，包括半導(dǎo)體器件和用于將所述半導(dǎo)體器件連接到母板的連接器結(jié)構(gòu)，以及一種制造該結(jié)構(gòu)的方法。
根據(jù)本發(fā)明的第一方面，所述方法包括以下步驟在對(duì)燒蝕輻射透明的板上形成第一層，以及在所述半導(dǎo)體器件上形成第二層。所述第一層具有在其中設(shè)置的第一組導(dǎo)體；所述第一組導(dǎo)體連接到接合焊盤，根據(jù)與所述母板的連接所需的間隔，以第一間隔距離間隔所述接合焊盤。所述第二層具有在其中設(shè)置的第二組導(dǎo)體，所述第二組導(dǎo)體連接到所述半導(dǎo)體器件。然后在所述第一層和所述第二層中的一層上形成栓塞，并在所述第一層和所述第二層中的另一層上形成第三層；以小于所述第一間隔距離的第二間隔距離間隔所述栓塞。在所述第三層中形成過孔，同樣地根據(jù)所述第二間隔距離間隔所述過孔。然后將所述栓塞對(duì)準(zhǔn)所述過孔，并將所述半導(dǎo)體器忤附裝到所述第一層，從而通過所述栓塞連接所述第一組導(dǎo)體與所述第二組導(dǎo)體。所述方法還包括利用穿透所述板的燒蝕輻射燒蝕所述第一層與所述板之間的界面，從而分離所述板的步驟。然后將所述連接器結(jié)構(gòu)附裝到所述接合焊盤。所述連接器結(jié)構(gòu)形成針柵陣列(PGA)、球柵陣列(BGA)、C4陣列和岸面柵格陣列(LGA)中的一種。
優(yōu)選將支撐結(jié)構(gòu)或加強(qiáng)構(gòu)件附裝到所述第一層，以使所述支撐結(jié)構(gòu)環(huán)繞所述半導(dǎo)體器件；可在將所述半導(dǎo)體器件附裝到所述第一層之前或之后附裝所述支撐結(jié)構(gòu)。所述支撐結(jié)構(gòu)的面積對(duì)應(yīng)于由所述接合焊盤占用的面積。所述支撐結(jié)構(gòu)的熱膨脹系數(shù)(TCE)有利地約等于所述母板的熱膨脹系數(shù)。用有機(jī)填充材料填充所述半導(dǎo)體器件與所述支撐結(jié)構(gòu)之間的空隙。值得注意的是，所述第二組導(dǎo)體典型地為多個(gè)BEOL金屬層；這些金屬層的數(shù)量小于扇出(fanout)到以所述第一間隔距離間隔的所述接合焊盤所需的層數(shù)。
根據(jù)本發(fā)明的第二方面，提供了一種類似的方法，其中在所述第一層與所述第二層之間的連接器是C4連接器。因此，除了在所述半導(dǎo)體器件與所述加強(qiáng)構(gòu)件之間的空隙外，在所述半導(dǎo)體器件與環(huán)繞所述C4連接器的所述第一層之間還存在空隙，所述空隙同樣用填充材料填充。
根據(jù)本發(fā)明的另一方面，提供了一種集成結(jié)構(gòu)，包括半導(dǎo)體器件和用于將所述半導(dǎo)體器件連接到母板的連接器結(jié)構(gòu)。此外，所述集成結(jié)構(gòu)包括在其中設(shè)置第一組導(dǎo)體的第一層；所述第一組導(dǎo)體連接到在所述層的下表面上設(shè)置的接合焊盤。根據(jù)與所述母板連接所需的間隔以第一間隔距離使所述接合焊盤相互間隔。在所述半導(dǎo)體器件上并與其接觸地設(shè)置面對(duì)所述第一層的第二層；所述第二層具有連接到所述半導(dǎo)體器件的在其中設(shè)置的第二組導(dǎo)體。多個(gè)導(dǎo)體將所述第一組導(dǎo)體連接到所述第二組導(dǎo)體；所述導(dǎo)體為一組栓塞/過孔連接器或一組C4連接器。所述連接器以小于所述第一間隔距離的第二間隔距離相互間隔。將支撐結(jié)構(gòu)或加強(qiáng)構(gòu)件附裝到所述第一層的上表面，并環(huán)繞所述半導(dǎo)體器件，并且用填充材料填充所述支撐結(jié)構(gòu)與所述半導(dǎo)體器件之間的間隙。所述連接器結(jié)構(gòu)連接到所述接合焊盤；所述連接器結(jié)構(gòu)可形成針柵陣列(PGA)、球柵陣列(BGA)、C4陣列或岸面柵格陣列(LGA)。


圖1A是利用上述T&J方法的互連芯片的示意性截面圖，其中C4連接到第一級(jí)封裝；圖1B是根據(jù)圖1A的T&J方法制造的片上系統(tǒng)(SOC)的示意圖；圖2A是根據(jù)本發(fā)明的第一實(shí)施例在玻璃襯底上形成的互連布線層的示意性截面圖；圖2B是為了將布線層連接到芯片，在圖2A的布線層上形成的栓塞的的示意性截面圖；圖3A是根據(jù)本發(fā)明，在其上形成有后段制程(BEOL)金屬層的芯片的示意性截面圖；圖3B是圖3A的芯片的示意性截面圖，具有在其中形成有過孔的附加層，用于與在圖2A的布線層上的栓塞對(duì)準(zhǔn)；圖4A示出了根據(jù)本發(fā)明的第一實(shí)施例連接到互連布線層的芯片；圖4B示出了根據(jù)本發(fā)明的第一實(shí)施例具有互連布線層上設(shè)置的加強(qiáng)構(gòu)件的圖4A的布置；圖4C是燒蝕處理的示意圖，通過該處理從互連布線層去除玻璃襯底；圖4D是根據(jù)本發(fā)明完成的集成器件的示意性截面圖；圖5是在其上形成有布線層、加強(qiáng)構(gòu)件和連接栓塞的襯底的示意性截面圖，其中在連接芯片前附裝加強(qiáng)構(gòu)件；圖6A是根據(jù)本發(fā)明的第二實(shí)施例具有C4連接器的芯片的示意性截面圖；以及圖6B-6F示出了根據(jù)本發(fā)明的第二實(shí)施例形成集成器件的步驟。
具體實(shí)施例方式
根據(jù)本發(fā)明，T&J技術(shù)用于降低在分立芯片上所需的BEOL金屬層的數(shù)量，同時(shí)提供高效且成本有效的從芯片到芯片和在芯片與下一級(jí)封裝之間的互連。
第一實(shí)施例利用栓塞/過孔連接的芯片與布線層連接在透明襯底23上將互連布線27(優(yōu)選Cu)嵌入介質(zhì)層26(典型地為聚酰亞胺或氧化物)(見圖2A)。襯底23典型地由例如浮法(boro-float)玻璃的玻璃形成，其尺寸為直徑200mm，與用于制造的晶片尺寸相當(dāng)。雖然層26，包括導(dǎo)體27示出為單層，應(yīng)理解，為便于制造，其經(jīng)常被設(shè)計(jì)和制造成多層結(jié)構(gòu)。層26中的布線層數(shù)取決于為與芯片連接匹配所需的連接密度；典型地需要3至5個(gè)金屬層。Cu導(dǎo)體27連接到通常由Ni(但也可以是Cu、Au、Co或其組合)形成的接合焊盤27p。接合焊盤27p的間隔與連接到母板所需的間隔一致。例如，如果將要利用要求C4連接器至少間隔0.Smm的C4技術(shù)將導(dǎo)體27連接(在方法的稍后階段)到母板，則焊盤27p的間隔也是0.5mm。如圖2A所示，可提供薄介質(zhì)材料層，以覆蓋焊盤27p并從而分離焊盤與襯底23。
在布線層26的頂部上形成對(duì)準(zhǔn)結(jié)構(gòu)25，以形成與芯片的物理和電連接(見圖2B)。在該實(shí)施例中，對(duì)準(zhǔn)結(jié)構(gòu)具有在互連布線層上形成的栓塞，以與在覆蓋芯片的另一層上形成的過孔對(duì)準(zhǔn)。形成連接器焊盤29p，以連接到Cu布線的頂層。焊盤29p具有在其上形成的栓塞29；該栓塞可由Ni、Cu、鍍敷Ni的Cu、W或者其它金屬或金屬組合形成。用熱塑聚合物粘合劑層的層28覆蓋布線層26的上表面；栓塞29從該層突出。層28用作粘合劑，用于隨后將芯片接合到布線層26。在各栓塞29的表面上形成低熔點(diǎn)合金材料的層30；這便于在芯片連接處理期間形成電連接。該材料典型地是90/10的Pb/Sn焊料，厚2μm或更??；可選的合金材料包括Au/Sn和Sn/Ag。可對(duì)合金材料進(jìn)行熱回流處理，以使層30得到圓形形狀，如圖2B所示；這便于栓塞與在芯片上形成的過孔結(jié)構(gòu)對(duì)準(zhǔn)。
根據(jù)本領(lǐng)域已知的方法制造芯片31。在本領(lǐng)域中熟知，在芯片的頂表面31t形成金屬布線層33(嵌入并被介質(zhì)層32環(huán)繞)。這些布線層通常稱為“后段制程”或BEOL層。與本領(lǐng)域的當(dāng)前狀態(tài)相比，不必形成BEOL層，該BEOL層扇出到面密度降低的C4焊盤或引線接合焊盤，以連接到芯片封裝；下面將更詳細(xì)地說明，不利用C4或引線接合焊盤，形成在本實(shí)施例中芯片與封裝之間的連接。因此，所需的BEOL金屬層33的數(shù)量通常從6或7(典型地該扇出所需的數(shù)量)減少到3或4(見圖3A)。這具有改善芯片成品率和降低芯片制造成本的效果。
用介質(zhì)層35覆蓋最后的金屬層(見圖3B)。層35典型地是用于薄膜封裝處理的聚酰亞胺材料。層35具有在其中形成的過孔36。如圖3B所示，可形成具有傾斜的壁面角度的過孔，該壁面角度用于指導(dǎo)在過孔36中高精度、自對(duì)準(zhǔn)放置栓塞29。在各過孔36的底部是連接到下面的金屬層的導(dǎo)體?？蓪⑦^孔的壁面角度制造成接近垂直或傾斜。典型地在直至此時(shí)的晶片級(jí)制造芯片，然后將其切割成分立的芯片，用于連接到封裝。
應(yīng)注意，可同時(shí)處理芯片31(以及BEOL布線33)和對(duì)準(zhǔn)結(jié)構(gòu)25(以及互連布線層26)。由于相對(duì)于常規(guī)芯片封裝系統(tǒng)降低了BEOL金屬布線層的數(shù)量，這也產(chǎn)生提高處理能力和降低成本的效果。
然后對(duì)準(zhǔn)芯片31與對(duì)準(zhǔn)結(jié)構(gòu)，從而使栓塞29與過孔36匹配，如圖4A所示。優(yōu)選在適度提高的溫度下進(jìn)行該對(duì)準(zhǔn)，以在與層35的表面接觸之前，使粘合劑層28輕微“發(fā)粘”。這可防止在隨后的接合操作中芯片31的移動(dòng)。
如圖4A所述，互連區(qū)域的尺寸通常大于芯片區(qū)域。這是由于在母板上連接的密度較低，其中連接器的典型間距在0.5mm至2.5mm的范圍內(nèi)。用加強(qiáng)構(gòu)件(或多個(gè)加強(qiáng)構(gòu)件)填充環(huán)繞芯片的區(qū)域40，所述加強(qiáng)構(gòu)件利用粘合劑層28附裝到薄膜互連層的頂部。如圖4B所示，在加強(qiáng)構(gòu)件41中心中的孔稍大于芯片31。在加強(qiáng)構(gòu)件中可形成其它開口，以允許鄰近芯片31在表面28a上附裝其它器件(例如解耦電容器)。加強(qiáng)構(gòu)件具有在其頂表面上形成的熱塑聚酰亞胺層或其它粘合劑層42，然后翻轉(zhuǎn)該加強(qiáng)構(gòu)件，并將其附裝到層28。加強(qiáng)構(gòu)件可由陶瓷、金屬或有機(jī)材料制成；加強(qiáng)構(gòu)件材料的選擇將取決于機(jī)械強(qiáng)度和可靠性要求。還希望加強(qiáng)構(gòu)件材料的熱膨脹系數(shù)(TCE)接近于母板的TCE?？蛇x擇加強(qiáng)構(gòu)件41的厚度，以使加強(qiáng)構(gòu)件的背面41b與芯片的背面31b在相同高度，如圖4B所示?？蛇x地，可使加強(qiáng)構(gòu)件較厚，以更好地容納在表面31b上熱冷卻焊料、導(dǎo)熱化合物或其它熱沉的放置。
置于粘合劑層28上后，在提高的溫度和壓力下利用層壓方法將芯片31和加強(qiáng)構(gòu)件41接合到薄膜互連結(jié)構(gòu)(即在其上具有布線層26和粘合劑層28的襯底23)。根據(jù)所采用的特定材料，在10至200psi的壓力，150至400℃的溫度下進(jìn)行接合。根據(jù)層壓方法工具的設(shè)計(jì)，可在全尺寸(用于制造的典型晶片的尺寸，直徑200mm至300mm)或較小的切割尺寸(例如邊長(zhǎng)100至300mm)的玻璃襯底上進(jìn)行接合操作。接合操作使焊料30流動(dòng)，并至少部分填充過孔36，形成與BEOL金屬層33的電連接。從而從芯片31，穿過金屬層33、栓塞29和互連布線27，直到接合焊盤27p，形成電連接。
然后用有機(jī)材料(聚酰亞胺或底填材料)填充芯片與加強(qiáng)構(gòu)件之間的窄空隙43，以確保芯片31、加強(qiáng)構(gòu)件41和布線層26形成剛性系統(tǒng)。
然后對(duì)層壓結(jié)構(gòu)進(jìn)行激光燒蝕處理，如圖4C示意性所示。入射在透明板23上的激光輻射45穿透板，并燒蝕板與層26之間的界面。這導(dǎo)致板從層26脫離，從而去除該板。然后通過灰化和激光燒蝕任何聚酰亞胺殘留物，露出互連層結(jié)構(gòu)中的焊盤27p。
露出焊盤后，處理芯片/加強(qiáng)構(gòu)件/互連結(jié)構(gòu)，以得到用于連接到母板的模塊。此時(shí)通常將該結(jié)構(gòu)切割成分立的模塊，并對(duì)其進(jìn)行適當(dāng)?shù)碾姕y(cè)試。然后在焊盤27p上形成連接器冶金，如圖4D所示。連接器可以是針柵陣列(PGA)插針47、球柵陣列(BGA)或C4焊料球48，或者岸面柵格(LGA)結(jié)構(gòu)49。如上所述，可鄰近芯片31在加強(qiáng)構(gòu)件開口中提供空間，用于解耦電容器等；因此，互連層的整個(gè)底面26b可用于放置連接器結(jié)構(gòu)47、48或49。
應(yīng)注意，與常規(guī)設(shè)置相比，在圖4D中示意性示出的完整結(jié)構(gòu)具有提高的互連密度和更高的可靠性。與現(xiàn)有封裝器件的150μm間距相比，與芯片的連接器(在該實(shí)施例中為栓塞29)的典型間距為10μm。此外，可消除芯片與互連之間的C4焊料連接，從而避免C4疲勞可靠性的問題。另外，如果選擇加強(qiáng)構(gòu)件，使其TCE與母板的TCE匹配，可避免熱應(yīng)力可靠性問題。
應(yīng)理解，還可通過顛倒圖2B和3B中所示的栓塞和過孔的位置，實(shí)現(xiàn)芯片31與互連布線層26之間的栓塞/過孔連接；也就是說，可以在芯片31的BEOL布線層上形成栓塞，而在互連布線層26上形成具有過孔的聚酰亞胺層。
還應(yīng)注意，透明板23可以是任何方便的尺寸和形狀以容納芯片。例如，如果各芯片31邊長(zhǎng)25mm，并位于邊長(zhǎng)60mm的加強(qiáng)構(gòu)件中心，則在邊長(zhǎng)200mm的板上可方便地加工3×3的芯片陣列。
如果希望在將芯片附裝于其上之前確?；ミB層為剛性的，在芯片連接方法之前可將加強(qiáng)構(gòu)件41附裝到粘合劑層28(利用對(duì)該加強(qiáng)構(gòu)件施加的粘合劑層42)，如圖5所示。隨后如以上參考圖4A-4C所述，附裝并接合芯片，并去除板23，以得到圖4D所示的集成結(jié)構(gòu)。
第二實(shí)施例利用C4連接的芯片與布線層連接在該實(shí)施例中，利用常規(guī)C4連接器實(shí)現(xiàn)芯片31與互連布線27之間的連接。如圖6A所示，芯片61具有嵌入介質(zhì)層62中的BEOL金屬布線層，其中最后的金屬層連接到焊盤63，在該焊盤63上形成C4焊料球64。將互連布線67(優(yōu)選Cu)嵌入在透明襯底68上的介質(zhì)層66(典型地為聚酰亞胺或氧化物)中。與第一實(shí)施例相同，互連布線也連接到接合焊盤67p(見圖6B；比較圖2A)。加強(qiáng)構(gòu)件41具有在其頂部的粘合劑層42，然后將其翻轉(zhuǎn)并連接到層66，以形成圖6C的結(jié)構(gòu)。與第一實(shí)施例相同，在該加強(qiáng)構(gòu)件中心中的孔稍大于芯片61。
然后通過常規(guī)C4芯片連接方法將芯片連接到互連布線層(圖6D)。然后用有機(jī)材料71填充芯片與加強(qiáng)構(gòu)件之間的整個(gè)空隙，包括芯片下方和C4連接器周圍的任何空間(圖6E)。該步驟可視為“空隙填充”和“C4底填”處理。最后，與第一實(shí)施例相同，通過激光燒蝕方法從層66去除透朗襯底68，露出接合焊盤67，并將適合的結(jié)構(gòu)(PGA、BGA、C4或LGA)附裝到焊盤，以連接到母板(圖6F)。
工業(yè)適用性本發(fā)明可通用于包括高性能半導(dǎo)體器件的電子器件模塊的制造，具體地說高密度互連的制造。本發(fā)明提供了一種用于形成集成、高密度、高性能芯片互連系統(tǒng)的方法，其具有多個(gè)優(yōu)點(diǎn)(1)與現(xiàn)有系統(tǒng)相比，栓塞/過孔連接的利用減小了芯片互連的間距；(2)由TCE可調(diào)的加強(qiáng)構(gòu)件環(huán)繞各芯片；(3)總芯片/封裝成本降低了預(yù)計(jì)50％；(4)可同時(shí)制造芯片和互連；(5)除了連接器，互連的底面沒有組件或結(jié)構(gòu)，從而減小了集成模塊的總面積。
雖然根據(jù)具體實(shí)施例說明了本發(fā)明，通過上述說明明顯的是，多種替換、修改和變型對(duì)于本領(lǐng)域的技術(shù)人員將是顯而易見的。因此，本發(fā)明旨在包括落入本發(fā)明以及以下權(quán)利要求書的精神和范圍內(nèi)的所有這些替換、修改和變型。
權(quán)利要求
1.一種制造集成結(jié)構(gòu)的方法，所述集成結(jié)構(gòu)包括半導(dǎo)體器件(31)和用于將所述半導(dǎo)體器件連接到母板的連接器結(jié)構(gòu)(47、48、49)，所述方法包括以下步驟在對(duì)燒蝕輻射透明的板(23)上形成第一層(26)，所述第一層具有在其中設(shè)置的第一組導(dǎo)體(27)，所述第一組導(dǎo)體連接到接合焊盤(27p)，根據(jù)與所述母板的連接所需的間隔，以第一間隔距離間隔所述接合焊盤；在所述半導(dǎo)體器件(31)上形成第二層(32)，所述第二層具有在其中設(shè)置的第二組導(dǎo)體(33)，所述第二組導(dǎo)體連接到所述半導(dǎo)體器件；在所述第一層和所述第二層中的一層上形成栓塞(29)，并在所述第一層和所述第二層中的另一層上形成第三層(35)，以小于所述第一間隔距離的第二間隔距離間隔所述栓塞；在所述第三層中形成過孔(36)，根據(jù)所述第二間隔距離間隔所述過孔；將所述栓塞(29)對(duì)準(zhǔn)所述過孔(36)；將所述半導(dǎo)體器件附裝到所述第一層，從而通過所述栓塞連接所述第一組導(dǎo)體與所述第二組導(dǎo)體；利用穿透所述板的燒蝕輻射(45)燒蝕所述第一層與所述板之間的界面，從而分離所述板；以及將所述連接器結(jié)構(gòu)附裝到所述接合焊盤。
2.根據(jù)權(quán)利要求1的方法，還包括以下步驟將支撐結(jié)構(gòu)(41)附裝到所述第一層，以使所述支撐結(jié)構(gòu)環(huán)繞所述半導(dǎo)體器件。
3.根據(jù)權(quán)利要求1的方法，其中所述連接器結(jié)構(gòu)形成針柵陣列(PGA)(47)、球柵陣列(BGA)、C4陣列(48)和岸面柵格陣列(LGA)(49)中的一種。
4.根據(jù)權(quán)利要求2的方法，其中在所述附裝所述半導(dǎo)體器件的步驟之前和在所述燒蝕步驟之前進(jìn)行所述附裝所述支撐結(jié)構(gòu)的步驟。
5.根據(jù)權(quán)利要求2的方法，其中在所述附裝所述半導(dǎo)體器件的步驟之后和在所述燒蝕步驟之前進(jìn)行所述附裝所述支撐結(jié)構(gòu)的步驟。
6.根據(jù)權(quán)利要求2的方法，其中所述母板特征在于熱膨脹系數(shù)(TCE)，以及所述支撐結(jié)構(gòu)的TCE約等于所述母板的TCE。
7.根據(jù)權(quán)利要求2的方法，其中所述支撐結(jié)構(gòu)的面積對(duì)應(yīng)于由所述接合焊盤占用的面積。
8.根據(jù)權(quán)利要求2的方法，還包括填充所述半導(dǎo)體器件與所述環(huán)繞支撐結(jié)構(gòu)之間的空隙的步驟。
9.根據(jù)權(quán)利要求1的方法，還包括在所述附裝所述連接器結(jié)構(gòu)的步驟之前，露出所述接合焊盤的步驟。
10.根據(jù)權(quán)利要求1的方法，其中在所述第一層上形成所述栓塞，并且所述第一層具有粘合劑層28，用于接合到所述第三層。
11.根據(jù)權(quán)利要求1的方法，其中所述第二組導(dǎo)體設(shè)置于多個(gè)金屬層中，所述金屬層的數(shù)量小于扇出到以所述第一間隔距離間隔的所述接合焊盤所需的層數(shù)。
全文摘要
說明了一種用于形成包括半導(dǎo)體器件和用于連接到母板的連接器的集成結(jié)構(gòu)的方法。在對(duì)燒蝕輻射透明的板(23)上形成第一層(26)，以及在所述半導(dǎo)體器件(31)上形成第二層(32)。所述第一層具有連接到接合焊盤(27p)的第一組導(dǎo)體(27)，根據(jù)與所述母板的連接所需的間隔，以第一間隔距離間隔所述接合焊盤。所述第二層具有連接到所述半導(dǎo)體器件的第二組導(dǎo)體(33)。利用間隔小于所述接合焊盤的間隔的栓塞/過孔連接器(29，36)連接所述第一層和所述第二層。從而將所述半導(dǎo)體器件附裝到所述第一層，通過所述栓塞連接所述第一組和第二組導(dǎo)體。通過穿透所述板的燒蝕輻射(45)燒蝕所述第一層與所述板之間的界面，從而分離所述板。然后將所述連接器結(jié)構(gòu)(47、48、49)附裝到所述接合焊盤。該方法允許以降低的成本制造高密度封裝器件。
文檔編號(hào)B23K31/02GK1846302SQ200480025647
公開日2006年10月11日 申請(qǐng)日期2004年6月29日 優(yōu)先權(quán)日2003年9月15日
發(fā)明者B·H·波格, C·普拉塞德, R·于 申請(qǐng)人:國際商業(yè)機(jī)器公司