專利名稱：制造半導體器件的方法
技術領域：
本發(fā)明涉及用于制造半導體器件的一種方法。其中，在襯底上方生成一個第一氧化物層；和在此第一氧化物層上方形成含有一個下和一個上電極及在其間淀積的含金屬氧化物的電容器材料層的電容器。
常規(guī)的微電子半導體存儲器件(DRAM)主要由開關晶體管和存儲電容器組成。在此通過存儲電容器的電荷狀況代表所存儲的信息。由于放電過程必須不斷地更新(易失)DRAM存儲單元的電荷狀況。
在DRAM中通常采用具有最大約為8的介電常數(shù)的氧化物層或氮化物層作為電容器電介層。為了縮小存儲電容器以及為了制造非易失存儲器，需要具有顯著較高介電常數(shù)的“新式”含金屬氧化物的電容器材料(仲電體(Paraelektrika)或鐵電體)。鐵電電容器材料的已知實例是SrBi2(Ta,Nb)2O9(SBT或SBTN),Pb(Zr,Ti)O3(PZT),Bi4Ti3O12(BTO),仲電的高ε(Epsylon)電容器材料的已知實例是(Ba,Sr)TiO3(BST)。
這些新式電容器材料的采用帶來了工藝技術的困難。首先這些新式材料不再與傳統(tǒng)的電極材料多晶硅相結合。所以必須采用例如像鉑(Pt)或導電金屬氧化物(例如RuO2)那樣的惰性電極材料。其原因在于，在含氧氣氛中淀積之后必須在約為550-800℃的溫度下，必要時多次地熱處理(tempern)(“改善konditioniren”)新式電容器的材料，并且只有所述的惰性電極材料才具有足夠的溫度穩(wěn)定性，以便避免惰性電極材料和電容器材料之間的不希望的化學反應。
制造這種存儲電容器時的一種其它的困難基于，含有金屬氧化物的電容器材料通常具有對氫的高度敏感性。然而在形成存儲電容器之后卻要實施在含氫的環(huán)境中進行的工藝步驟。在此不利的是，Pt電極對于氫是可透過的，并且因此不形成防止電容器材料的受氫損害的有效防護。
原則上對于最后提及的問題存在著不同的解決可能性。從材料工藝技術角度可以嘗試，找到對于氫是不可透過的電極材料，或者找到對于氫是不敏感的電介層材料。在處理工藝技術上可以嘗試，在存儲電容器形成之后避免在含氫的環(huán)境中進行任何工藝步驟。在所有這些解決方案上在實踐中卻產(chǎn)生其它重大的困難。
在現(xiàn)有技術中已經(jīng)嘗試過，通過在存儲電容器上淀積氫勢壘層解決此問題。在形成最新的現(xiàn)有技術的U.S.專利文獻5,523,595中提出具有鐵電存儲電容器的半導體器件用的一制造方法。在存儲電容器構成之后在此存儲電容器上借助于CVD工藝生成由TiON制的氫勢壘層。通過勢壘層防止氫穿過存儲電容器的上Pt電極的侵入。不利的卻是，氫穿過下Pt電極的侵入，以及氫從側面侵入鐵電體繼續(xù)是可能的。所以未產(chǎn)生防止電容器鐵電體通過氫而退化(Degradation)的完全的防護。
基于本發(fā)明的任務在于，提出用于制造半導體器件的一種方法，在此方法上保護采用鐵電體或仲電體電容器材料的存儲電容器足夠地防止氫的侵入。
根據(jù)本發(fā)明此任務是在開始所述類型半導體器件中如下解決的，即在形成電容器之前，在采用等離子體摻雜法的條件下，用在第一氧化物層中建立氫擴散勢壘的勢壘材料摻雜第一氧化物層?；蛟陔娙萜魃戏缴梢粋€第二氧化物層；和在采用等離子體摻雜法的條件下，用在第二氧化物層中建立氫擴散勢壘的勢壘材料摻雜第二氧化物層。
本發(fā)明的一個主要觀點在于，用勢壘材料摻雜氧化物層來防止氫侵入電容器材料。通過置入氧化物層的勢壘材料原子所摻雜的氧化物層在極大程度上成為對于氫不透氣的。
因此在這里用概念“摻雜”不是指用于改變導電類型的外來原子的置入(所謂的p-或n-摻雜)，而是指用于減小(氧化物層中的)氫擴散性能的外來原子的置入。
按本發(fā)明的一個第一特征(權利要求1)在電容器之下形成一個(第一)摻雜的氧化物層。一種另外的可能性(權利要求2)在于，在電容器上方淀積一個薄的(第二)氧化物層，并且-至少分段地-摻雜此氧化物層。
可以互相組合本發(fā)明的這兩個特征。在此情況下一種方法變型的特征在于，第一摻雜的氧化物層和第二摻雜的氧化物層全面地包圍電容器。
有關勢壘材料尤其是涉及氮。在此情況下通過摻雜實現(xiàn)，第一或第二氧化物層的氮化。但是一般也可以采用另外合適的材料，例如惰性氣體作為勢壘材料。
在借助于含有勢壘材料的等離子體放電的條件下，進行氧化物層的摻雜(或氮化)。等離子體放電使得，在短時間內(約60s)在第一和/或第二氧化物層中生成足夠高的勢壘材料濃度成為可能，而在此不必超出50-120℃范圍中的最高襯底溫度。所以等離子體摻雜是與常規(guī)的光刻膠掩蔽技術兼容的。因此有利的處理流程的特征在于，在等離子體摻雜之前，在第一和/或第二氧化物層上安放掩模，借助于它結構化氧化物層的摻雜，并且隨后進行氧化物刻蝕工藝。以此達到，在氧化物刻蝕工藝時繼續(xù)(即像在沒有氫勢壘層的常規(guī)情況下)僅須刻蝕氧化物層區(qū)域。在采用例如TiON勢壘層的情況下，相反地必須采用用于按區(qū)域地去除此層的替代的刻蝕過程(為了避免這一點，在開始時提及的U.S.專利文獻中，在上連接平面之上布置了此層，由此又減小了它的有效性)，并且在采用夾層式層(例如氮化物-氧化物-多重層)上由于變化的層組成在層過渡區(qū)域中出現(xiàn)刻蝕不夠或確切地說凸緣(Ueberhang)，這些刻蝕不夠或凸緣在以下的過程步驟中(例如在充填所刻蝕出的接觸孔時)特別干擾地起作用。
在接觸孔借助于事先安放的(光刻膠)掩模的所述氧化物刻蝕情況下，一種有利的方法變型的特征在于，所創(chuàng)造的結構再次受到勢壘材料的等離子體摻雜。在此過程中摻雜(例如氮化)接觸孔的孔壁。這種措施的優(yōu)點在于，現(xiàn)在也沒有氫可以穿過接觸孔的孔壁和朝電容器材料方向擴散。這一點是重要的，因為正好在例如用鎢(W)隨后充填接觸孔時釋放出較大量的氫。
合理地要么通過PIII(等離子體浸漬-離子注入)法，要么通過PLAD(等離子體摻雜)法導致等離子體摻雜。兩種所述的方法取決于所選擇的處理參數(shù)使得有針對性地調節(jié)各向同性(“等離子體云”)的和各向異性(“彈道注入”)的摻雜組分成為可能。通過各向同性摻雜組分的提高例如也可以均勻地摻雜不規(guī)則的表面布局(例如溝，孔等等)。
在從屬權利要求中說明了其它的有利措施。
以下借助于實施例根據(jù)附圖詳述本發(fā)明；在圖中展示

圖1為用于闡述在現(xiàn)有技術中已知的，適合于本發(fā)明方法應用的存儲器單元兩種構造方案的截面圖；和圖2a至E為在發(fā)明方法不同階段中的，圖1所示構造方案之一的，按本發(fā)明制造半導體器件的截面圖。
借助于圖1闡述存儲器單元的本身已知的兩種構造方案，在這些構造方案上按本發(fā)明的方法分別可以得到應用。對于兩種構造方案共同的是，下平面中的開關晶體管S1,S2是直接成型在半導體襯底1上的，并且在上平面中布置了存儲電容器K1,K2，兩個平面在此是通過位于其間的絕緣層4互相分開的。
按第一構造方案(“疊層單元(stacked cell)”)開關晶體管S1和存儲電容器K1主要是直接相互疊起布置的，存儲電容器S1的下電極31在此是經(jīng)用導電材料填充的接觸孔41(“插頭”)與MOS晶體管S1,2的穿過絕緣層4的漏區(qū)21電氣地連接的。
按第二構造方案(“偏置單元(offset cell)”)開關晶體管S2和存儲電容器K2是互相錯開地布置的，存儲電容器S2的上電極33在此是通過兩個接觸孔與與MOS晶體管S2,2的漏區(qū)21電氣地連接的。
圖1中僅僅出于簡化表示的原因，在一個單個的器件中表示了兩種構造方案。
以下借助于“疊層單元”詳述器件結構和其制造方法。但是說明是絕大部分可套用到“偏置單元”上的。“偏置單元”的可比較元件因此是用同一相關號標記的。
在半導體襯底1上首先制作已提及的MOS晶體管2，采用的辦法是通過n-或p-摻雜形成漏區(qū)21和源區(qū)23，在這些區(qū)之間存在著一個溝道，通過布置在溝道上方的柵極22可以在溝道的導電性方面控制此溝道。柵極22是可以通過存儲器元件的字線WL形成的，或者與此字線WL連接的。源區(qū)23是與存儲器元件的位線BL連接的。
隨后用平面化的絕緣層，例如用一個第一氧化物層4覆蓋MOS晶體管2。
在第一氧化物層4上成型存儲電容器3。為此目的首先將接觸孔41刻蝕到第一氧化物層4中，并且用例如多晶硅的導電材料填充。然后在所填充接觸孔41的上方(有可能通過未表示的“插頭”的勢壘層分開)安放下電極31。
例如通過MOCVD或通過濺射法將鐵電或仲電材料的電介層32淀積到下電極31上。電介層32形成電容器電介層。在電介層32之上整個面積地淀積上電極33。最后用例如同樣由SiO2制成的其它的平面化絕緣層5覆蓋所獲得的結構。
在上絕緣層5中成型一個其它的接觸孔51，通過此接觸孔存儲電容器3的上電極33，可以借助于合適的導電材料與外部的電氣接頭P(共用的電容器板)連接。
最后將MOS晶體管2的源區(qū)23與位線BL連接，采用的辦法是形成穿過兩個絕緣層4和5延伸的接觸孔45，并且用導電材料充填。
在圖1右邊部分中所示的“偏置單元”結構上形成與接觸孔45可比較的接觸孔46，以便借助于導電的橫向連接8和穿過上絕緣層5延伸的接觸孔52，將MOS晶體管S2漏區(qū)21與存儲電容器S2,2的上電極33連接。
在兩個構造方案中因此必要的是，用導電的接觸孔材料充填多個接觸孔41,51,45,46,52。尤其是在較小的結構尺寸上在CVD過程中淀積的鎢(W)良好地適合于作為接觸孔材料。在此卻出現(xiàn)這種問題，在含氫的氣氛中進行在CVD(化學汽相淀積)過程中的W淀積，氫可以透過Pt電極31,33，和由于鉑的催化性能這可能導致電容器材料32的損傷。
如果采用例如SBT作為鐵電電容器材料的話，則通過BiOx的還原可能導致這種材料的損傷。對于另外的含金屬氧化物電容器材料存在著相似的損傷機理，這些損傷機理同樣地是可追溯到氫的侵入和Pt(或其它惰性電極材料)的催化作用上。
以下借助于圖2A至2E在“偏置單元”的實施例上闡述，如何通過一個或多個氧化物層的等離子體輔助摻雜的按本發(fā)明方法可以阻止氫進入電容器材料32中。為了簡化闡述從作為勢壘材料的氮出發(fā)，并且部分地刪去已在與圖1中所示現(xiàn)有技術的關聯(lián)中曾闡述的工藝步驟。
在制成開關晶體管S2之后(在圖2A至2E中表示了同一開關晶體管的字線WL和漏區(qū)21)，按圖2A首先借助于通常的技術進行第一氧化物層4的已借助于圖1闡述的淀積。為了構成平的表面，以下通過CMP(化學機械拋光)平面化氧化物層4。
在以下的步驟中用光刻膠掩模層覆蓋氧化物層4，然后例如通過光刻途徑結構化氧化物層4。在此為此安排，在那個在其上稍后應形成接觸孔46的位置上，保留掩模結構6。
隨即進行按本發(fā)明的低溫氮化工藝。在50至最高120℃的襯底溫度下進行氮化工藝，并且因此是與所采用的光掩模技術兼容的。等離子體氮化促使，在掩模結構6之外在接近表面的區(qū)域中，將氮原子置入第一氧化物層4中。第一氧化物層4的如此創(chuàng)造的氮化表面區(qū)域是用相關號7A標記的。
在這里所示的“偏置單元”方案的實施例中現(xiàn)在立即建立存儲電容器K2，而在“疊層單元”方案上現(xiàn)在首先形成，填充，用勢壘層配備接觸孔41，并且然后在其上實現(xiàn)存儲電容器K1。為此目的首先在第一氧化物層4的氮化的表面區(qū)域7A上安放下電極31。然后淀積例如由BST或例如像SBTN,PZT,BTO等等另外的合適材料制成的介電的，尤其是仲電或鐵電的層32。
隨后將上Pt電極33淀積到電介層32上，并且上Pt電極33通過光刻法和刻蝕技術與電介層32一起結構化。優(yōu)先如此進行電介層32和上Pt電極33的淀積和結構化，使得兩個層至少在下電極31的一個側面上在橫向超出此下電極延伸，并且以階梯形式挨靠在下電極31上。通過階梯區(qū)域放大電容器的有效面積。
然后以例如由SiO2制成的一個薄的第二氧化物層覆蓋此結構。
以下通過光刻途徑第二氧化物層上在合適位置生成光刻掩模結構9.1和9.2。優(yōu)先在存儲電容器K2上方對中地安置掩模結構9.2。掩模結構9.1覆蓋第二氧化物層的一個區(qū)域，此區(qū)域直接位于第一氮化氧化物層7A的未氮化區(qū)域上方。
對薄的第二氧化物層隨后同樣進行等離子體氮化。按第二氧化物層的層厚和氮化時所采用的處理參數(shù)不同，在第二氧化物層的整個厚度中或僅僅在接近表面的區(qū)域中氮化此第二氧化物層。在此形成圖2B中所示的氮化的第二氧化物層7B，此第二氧化物層7B在光刻掩模結構9.1和9.2之下仍然由未氮化氧化物材料組成。
然后在所述結構的上方淀積平面化的上絕緣層5，尤其是同樣地淀積SiO2層。在此，可以在氫參與條件下進行的工藝中，電容器3是已經(jīng)通過第二氮化的氧化物層7B保護的。
在此之后刻蝕兩個接觸孔46和52。由于通過掩模6,9.1和9.2生成的氮化氧化物層7A和7B的結構化，通過通常的氧化物刻蝕可以形成兩個接觸孔46和52。不同層材料的刻蝕是不必要的。因而接觸孔46和52具有顯著尺寸準確和平整的內壁面，由此有利于橫向的結構縮小?？梢栽谝粋€單個的刻蝕工藝中或者甚至在兩個單獨的刻蝕工藝中共同形成接觸孔46和52。
現(xiàn)在可以按圖2D進行第三等離子體氮化工藝。在此氮化兩個接觸孔46和52的接近表面的內壁面區(qū)域7C，以及氮化上氧化物層5的表面區(qū)域。
然后以已說明的方式用例如W的合適導電材料充填接觸孔46和52。在此之后可以以未表示的方式進行用于創(chuàng)造平整的表面的CMP工藝。
最后通過生成經(jīng)越兩個接觸孔46和52的導電橫向連接8，制作在源區(qū)21和上電容器電極33之間的電氣連接，請參閱圖2E。
以下說明用于在氮等離子體中氮化不同氧化物層的兩種可能性。在與硅的、用合適摻雜物的n-或p-摻雜的關聯(lián)中兩種方法是已知的。
通常在由兩個室組成的設備中進行PIII方法。在其中的一個室中生成高等離子體密度的持續(xù)燃燒的(brennend)氮等離子體。為了控制等離子體密度可以采用磁場。
具有要氮化氧化物層的襯底位于其中的另一室中。通過孔狀光闌互相連接兩個室?，F(xiàn)在短時地施加電壓到襯底上，由此從等離子體中提取，通過孔狀光闌向著襯底1上加速和在各外露的氧化物層中減速氮離子。
通過調節(jié)等離子體條件和提取條件，可以在很大程度上影響氮化的各向異性度。在高提取電壓下出現(xiàn)各向異性的離子注入。例如通過降低提取電壓，提高等離子體密度，以及通過幾何比例的變化可以實現(xiàn)，通過擴展的“等離子體云”促使氮化。在此情況下，即使在不規(guī)則的表面布局上氧化物層的均勻氮化是可以實現(xiàn)的，并且已證實，可以毫無問題地在全長上氮化具有直至約1∶12開口比的接觸孔。
通常在單個的等離子體室中實施PLAD法。設備是類似于濺射設備構成的。在兩個電極之間施加高頻電壓，并且點燃氮等離子體。襯底位于向其加速氮離子的那個電極上。該系統(tǒng)按其原理像轉換了極性的濺射設備那樣工作。
在PLAD法中也可以按要求通過設備幾何形狀和氮離子體的配置來調節(jié)氮化的各向異性度。
用兩種方法可以在1019至1022原子/cm2的范圍內調節(jié)典型的氮化劑量。典型的氮化能量(所加速氮離子在射中氧化物層時的動能)位于1至12keV的范圍內。在兩種方法上此外可能的是，通過在氮化工藝期間氮化能量的變化逐漸地建立氮化氧化物層區(qū)域的所希望的厚度。于是在最高氮化能量時開始，和在最低氮化能量時終止氮化過程。在1020原子/cm2的氮化劑量時，整個氮化工藝的持續(xù)時間典型地約為60秒。
相關符號表1襯底2MOS晶體管3存儲電容器4第一絕緣層5第二絕緣層6掩模結構7A 第一氧化物層的氮化區(qū)域7B 第二氧化物層的氮化區(qū)域7C 氮化的接觸孔46,52的內壁面區(qū)域8橫向連接9.1 掩模結構9.2 掩模結構21 漏區(qū)22 柵極23 源區(qū)31 下電極32 電介層33 上電極41 接觸孔45 接觸孔46 接觸孔51 接觸孔52 接觸孔P表面接點BL 位線WL 字線S1 MOS晶體管(“疊層單元”)S2 MOS晶體管(“偏置單元”)K1 存儲電容器(“疊層單元”)K2 存儲電容器(“偏置單元”)
權利要求
1．用于制造半導體器件的方法，在此方法上-在襯底(1)上方生成一個第一氧化物層(4)；和-在第一氧化物層(4)上方形成含有一個下和一個上電極(31,33)及在其間淀積的含金屬氧化物的電容器材料層(32)的電容器(3)；其特征在于，-在形成電容器(3)之前，在采用等離子體摻雜法的條件下，用在第一氧化物層中建立氫擴散勢壘的勢壘材料摻雜第一氧化物層(4)。
2．用于制造半導體器件的方法，在此方法上-在襯底的上方生成一個第一絕緣層(4)；和-在第一絕緣層(4)上方形成含有一個下和一個上電極(31,33)及在其間淀積的含金屬氧化物的電容器材料層(32)的電容器；其特征在于，-在電容器(3)上方生成一個第二氧化物層；和-在采用等離子體摻雜法的條件下，用在第二氧化物層(4)中建立氫擴散勢壘的勢壘材料摻雜第二氧化物層(4)。
3．按權利要求1和2的方法，其特征在于，-第一摻雜的氧化物層(7A)和第二摻雜的氧化物層(7B)全面地包圍電容器(3)。
4．按以上權利要求之一的方法，其特征在于，-勢壘材料涉及的是氮。
5．按以上權利要求之一的方法，其特征在于，-在等離子體摻雜之前，在第一(4)和/或第二氧化物層上安放掩模(6；9.1,9.2)，借助于此掩模結構化氧化物層的摻雜；和-隨后進行氧化物刻蝕工藝。
6．按權利要求5的方法，其特征在于，-在借助于生成接觸孔(45,46,51,52)的氧化物刻蝕工藝之后，再次在采用等離子體摻雜法的條件下，以用于摻雜接觸孔壁的勢壘材料摻雜所創(chuàng)造的結構。
7．按以上權利要求之一的方法，其特征在于，-借助于PIII法進行摻雜。
8．按以上權利要求之一的方法，其特征在于，-借助于PLAD法進行摻雜。
9．按以上權利要求之一的方法，其特征在于，-在第一(4)和/或第二氧化物層的等離子體摻雜時，勢壘材料劑量位于1019至1022原子/cm2的范圍內。
10．按以上權利要求之一的方法，其特征在于，-在等離子體摻雜時，勢壘材料注入能量設置在1至12keV的范圍內。
全文摘要
在用于制造半導體器件的一種方法中,在襯底(1)上方生成一個第一氧化物層(4)。在此第一氧化物層上形成含有一個下和一個上電極(31,33)及在其間淀積的含金屬氧化物的電容器材料層(32)的電容器。在形成電容器之前,在采用等離子體摻雜法的條件下,用在第一氧化物層中建立氫擴散勢壘(7A)的勢壘材料摻雜第一氧化物層(4)。
文檔編號H01L21/8242GK1310468SQ0110494
公開日2001年8月29日 申請日期2001年2月23日 優(yōu)先權日2000年2月25日
發(fā)明者J·赫普夫納 申請人:因芬尼昂技術股份公司