二維電化學構(gòu)建納微電學元件的改進方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種二維電化學構(gòu)建納微電學元件的改進方法，屬于電化學技術(shù)領(lǐng)域。
【背景技術(shù)】
[0002]二維空間電化學沉積方法已成為無模版輔助條件下制備大尺寸納微有序結(jié)構(gòu)陣列的有效方法之一。相對于其它實驗方法，該方法可以實現(xiàn)無模板輔助條件下構(gòu)建亞毫米尺寸量級有序結(jié)構(gòu)納微功能材料的目的，具有明顯的優(yōu)勢。
[0003]現(xiàn)有構(gòu)建二維納微材料電學元件的方法需要兩步完成，第一步把基底放在生長室內(nèi)，將兩個相應厚度為30μπι左右的細條狀的金屬電極(沉積電極)平行的放置在基底上。在兩金屬電極中間滴加少許電解液，然后輕輕蓋上蓋玻片。緩慢調(diào)節(jié)低溫循環(huán)水浴的溫度，在基底和蓋玻片之間形成一層單晶的冰，這時基底與冰層之間會形成一個準二維的高濃度電解液層。然后在兩電極間施加電壓進行沉積。金屬陽離子在沉積電場的作用下向陰極迀移，并在陰極處被還原。后續(xù)的還原產(chǎn)物不斷堆積到沉積物的最前端，導致電沉積生長界面不斷向陽極移動。如此，便可以沉積出二維納微結(jié)構(gòu)材料。第二步沉積結(jié)束后，將帶有樣品的蓋玻片放在干燥器中自然晾干后取出，先將掩膜搭在準備好的樣品上，并固定好;再用導電膠在掩膜兩邊分別固定一條銅導線，銅導線的頂端要靠近掩膜并露在表面，頂端處再涂抹少量導電銀膠。將連接好的樣品表面濺射一層金膜用作連接電路的電極。濺射過程結(jié)束之后取下掩膜，被掩膜蓋住的那部分二維納微結(jié)構(gòu)便被連接進電路，此時基于二維材料的納微結(jié)構(gòu)電學元件就制備好了。
[0004]但目前，基于此方法制備的二維材料構(gòu)建的納微電學元件，由于第二步沉積的導電電極與材料之間為標準的歐姆接觸，其接觸界面處的電阻可以達到幾百歐，與材料的電導性相當。即此時電學元件的電阻主要是由兩個接觸電阻和材料本身電阻三部分組成，當只有材料電阻發(fā)生變化時，這一變化會因接觸電阻的存在而被削弱，檢測信號會明顯低于實際變化程度，對材料的電導特性研究非常不利，因此，此方法制備的納微電學元件成本高、效率低、電學元件性能差。
[0005]本發(fā)明通過在沉積基底上直接濺射導電電極來代替金屬箔片電極，將沉積電極與電路連接電極合二為一，實現(xiàn)了材料制備與電路連接的一步到位，達到了簡化二維電化學方法構(gòu)建二維納微材料電學元件的目的。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種二維電化學構(gòu)建納微電學元件的改進方法，大大降低了電學元件導電電極與材料的接觸電阻，改善了電學元件的性能。
[0007]所述的二維電化學構(gòu)建納微電學元件的改進方法，包括以下步驟:
[0008](I)制備連接電極:
[0009]以絕緣材料為基底，在基底上覆蓋掩膜，使掩膜的長寬與基底的長寬相對應，將掩膜平行地放置在基底的中間位置，然后將基底放入濺射室，在基底表面沉積一層導電性良好的薄膜，去掉掩膜即得所述的連接電極；
[0010](2) 二維電化學沉積納微電學元件:
[0011]將去掉掩膜后的兩個連接電極用導線與電源正負極相連作為電沉積的陽極與陰極，將基底放入電化學生長室內(nèi)，在兩電極間滴加電解液，蓋上蓋玻片，控制溫度使電解液結(jié)冰，然后在電極上施加沉積電勢，基底上逐漸沉積出二維納微結(jié)構(gòu)材料，待沉積物從陰極生長到陽極后沉積結(jié)束，再將導線與電源斷開連接，取出基底并保持導線與電極連接良好，然后用超純水清洗基底3-5次，即得到附著在基底上的二維納微電學元件。
[0012]步驟(I)所述的絕緣材料為玻璃片或石英片。
[0013]步驟(I)所述的基底寬度為10-20mm，長度為15-25mm。
[0014]步驟(I)所述的掩膜寬度為0.5-8mm，長度比基底的長度長l-5mm。
[0015]步驟(I)所述的薄膜為金屬或?qū)щ娏己玫姆墙饘俨牧稀?br>[0016]步驟(I)所述的薄膜中，與掩膜同一側(cè)的薄膜上任意相距5mm的兩點間電阻不大于2歐。
[0017]步驟(2)所述的控制溫度使電解液結(jié)冰的過程具體操作為:將溫度控制在可以使電解液結(jié)冰的溫度，放置20-40分鐘后，通過半導體制冷片使電解液產(chǎn)生冰核而迅速結(jié)冰，并保持此狀態(tài)靜置0.3-0.8小時。
[0018]與現(xiàn)有技術(shù)相比本發(fā)明的有益效果是:
[0019]1、本發(fā)明首先在模板輔助的條件下向基底上濺射導電薄膜作為連接電極，并以此電極作為電沉積電極和電學元件連接電極，即將現(xiàn)有方法中的濺射連接電極工序提前到樣品電沉積制備工序之前，省略了金屬箔片沉積電極的準備與安裝步驟，將沉積電極與元件連接電極合二為一，簡化了操作步驟，降低了操作難度，同時降低了實驗成本；
[0020]2、本發(fā)明克服了現(xiàn)有方法中濺射的連接電極與二維納微結(jié)構(gòu)材料樣品連接界面處導電性不理想的缺點，一定程度上消除了接觸電阻對信號檢測和元件性能發(fā)揮的不利影響。
[0021 ] 3、本發(fā)明在沉積過程中，由于二維納微結(jié)構(gòu)材料始終選擇在電導最好的方向生長(電導擇優(yōu)生長原則)，因此材料本身電導較好;其次，材料與電極是在電化學電導擇優(yōu)原則下直接生長在一起的，這種方式制備的樣品與電極之間的接觸電阻最小，是其他制備方法無法達到的技術(shù)效果，因此本發(fā)明制備的電學元件接觸電阻大幅度降低，元件性能顯著提尚O
[0022]4、本發(fā)明方法制備的附著在基底上的二維納微電學元件，無需再次濺射處理，其導電性明顯優(yōu)于二次濺射方法構(gòu)建的同等電學元件的導電性。
【附圖說明】
[0023]圖1為實施例1制備的竹節(jié)狀銅納米線二維納微材料的SEM圖片；
[0024]圖2為實施例1制備的竹節(jié)狀銅納米線二維納微電學元件的1-V測試曲線;結(jié)果表明本實驗方法制備的電學元件的導電性(I)明顯優(yōu)于二次濺射方法構(gòu)建的同等電學元件的導電性(2)。
[0025]圖3為實施例2制備的銅納米線二維納微材料的高倍率金相顯微鏡光學圖片；
[0026]圖4為實施例2制備的銅納米線二維納微電學元件的1-V測試曲線；結(jié)果表明本實驗方法制備的電學元件的導電性(I)明顯優(yōu)于二次濺射方法構(gòu)建的同等電學元件的導電性⑵。
[0027]圖5為實施例3制備的鉍納米線二維納微材料的高倍率金相顯微鏡光學圖片；
[0028]圖6為實施例3制備的鉍納米線二維納微電學元件的1-V測試曲線；結(jié)果表明本實驗方法制備的電學元件的導電性(I)明顯優(yōu)于二次濺射方法構(gòu)建的同等電學元件的導電性⑵。
[0029]圖7為電學元件的連接電極與銅線連接后的照片；圖中黑色的膠帶為導電膠帶，玻璃基底兩側(cè)黑色薄膜為濺射的金薄膜連接電極，電極中間區(qū)域為樣品沉積區(qū)域。
【具體實施方式】
[0030]下面結(jié)合具體實施例對本發(fā)明做進一步說明。
[0031]實施例1
[0032]所述的二維電化學構(gòu)建納微電學元件的改進方法，包括以下步驟:
[0033](I)制備連接電極:
[0034]以邊長18mm的正方形玻璃