專(zhuān)利名稱(chēng)：用于電氣封裝體的電性測(cè)試的測(cè)試組件的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型是有關(guān)于一種測(cè)試組件，且特別是有關(guān)于一種應(yīng)用于電氣封裝體的電性測(cè)試的測(cè)試組件。
背景技術(shù)：
在集成電路(IC)晶片在封裝成為封裝體的后，通常都會(huì)對(duì)測(cè)試組件進(jìn)行元件階段測(cè)試，以剔除不良的封裝體，來(lái)確保封裝體的出貨品質(zhì)。此外，為了確保封裝體在安裝至電腦系統(tǒng)以后，其能與系統(tǒng)配合而正常運(yùn)作，更可對(duì)封裝體進(jìn)行系統(tǒng)階段測(cè)試，這對(duì)于高階或高成本的IC晶片的封裝體來(lái)說(shuō)是有必要的。
依照封裝體的封裝型態(tài)的不同，封裝體的測(cè)試組件也會(huì)有所不同。就球格陣列(Ball Grid Array，BGA)封裝型態(tài)的封裝體而言，其測(cè)試組件包括測(cè)試電路板及測(cè)試插座，其中測(cè)試插座是安裝至測(cè)試電路板上。測(cè)試插座包括一絕緣本體及多根彈性探針(pogo-pin)，其中這些彈性探針是穿設(shè)于絕緣本體之內(nèi)，且這些彈性探針的排列是對(duì)應(yīng)于待測(cè)的BGA封裝體的球狀接點(diǎn)配置。此外，測(cè)試電路板的對(duì)應(yīng)于測(cè)試插座的部分表面亦具有多個(gè)測(cè)試墊，且這些彈性探針的下端是分別彈性地接觸這些測(cè)試墊。
當(dāng)BGA封裝體安裝至測(cè)試插座，且BGA封裝體的接點(diǎn)面接觸絕緣本體的承接面時(shí)，這些彈性探針的上端分別接觸這些BGA封裝體的接點(diǎn)面上的球狀接點(diǎn)，使得這些彈性探針將分別作為BGA封裝體的這些球狀接點(diǎn)及測(cè)試電路板的這些測(cè)試墊之間的電性通道。因此，BGA封裝體將可經(jīng)由測(cè)試插座而電性連接至測(cè)試電路板，以對(duì)BGA封裝體之內(nèi)的IC晶片來(lái)進(jìn)行電性測(cè)試。
然而，相較于BGA封裝體的導(dǎo)線及/或測(cè)試電路板的導(dǎo)線而言，測(cè)試插座的這些彈性端子的電性阻抗相對(duì)較低，這將會(huì)造成訊號(hào)的整個(gè)傳輸路徑的阻抗不匹配的現(xiàn)象，因而提高訊號(hào)傳遞的介入耗損(insertion loss)，并且降低訊號(hào)傳遞的返回耗損(return loss)，這對(duì)于測(cè)試組件的整體的測(cè)試準(zhǔn)確度是相當(dāng)不利的。

發(fā)明內(nèi)容
因此，本實(shí)用新型的目的就是在提供一種用于電氣封裝體的電性測(cè)試的測(cè)試組件，用以提升其訊號(hào)傳輸路徑的阻抗連續(xù)性。
依照本實(shí)用新型的上述及其他目的，本實(shí)用新型提出一種測(cè)試組件，其適用于一電氣封裝體的電性測(cè)試，而電氣封裝體具有多個(gè)接點(diǎn)于電氣封裝體的一接點(diǎn)面。測(cè)試組件包括一測(cè)試電路板及一測(cè)試插座，其中測(cè)試電路板具有一導(dǎo)體層，其位于測(cè)試電路板的一表面，并具有多個(gè)測(cè)試墊，而測(cè)試插座則配設(shè)至測(cè)試電路板上。測(cè)試插座包括一絕緣本體及多個(gè)探針。絕緣本體具有一承接面，用以承接電氣封裝體的接點(diǎn)面，且絕緣本體更具有至少一低介電常數(shù)區(qū)，其介電常數(shù)是小于絕緣本體的其他部分的介電常數(shù)。這些探針是穿設(shè)于絕緣本體之內(nèi)，用以分別作為這些接點(diǎn)與這些測(cè)試墊之間的電性通道，而低介電常數(shù)區(qū)是位于該些探針的一的側(cè)邊。
基于上述，本實(shí)用新型乃是藉由在測(cè)試插座的絕緣本體上形成低介電常數(shù)區(qū)，其位于一訊號(hào)探針及一參考探針之間，用以直接降低訊號(hào)探針與參考探針之間的所感應(yīng)出的等效電容，因而補(bǔ)償訊號(hào)探針的本身的高電容性，進(jìn)而提升經(jīng)過(guò)訊號(hào)探針的訊號(hào)傳輸路徑的阻抗連續(xù)性。


圖1是本實(shí)用新型的實(shí)施例的一種測(cè)試組件的局部縱向剖面圖。
圖2是圖1的導(dǎo)體層及參考平面的俯視結(jié)構(gòu)圖。
圖3是圖1的測(cè)試插座的局部橫向剖面圖。
圖4是本實(shí)用新型的第二實(shí)施例的一種測(cè)試組件其測(cè)試插座的局部橫向剖面圖。
圖5是本實(shí)用新型的第三實(shí)施例的一種測(cè)試組件其測(cè)試插座的局部橫向剖面圖。
10封裝體12接點(diǎn)面14接點(diǎn) 14a訊號(hào)接點(diǎn)14b參考接點(diǎn) 100測(cè)試組件110測(cè)試電路板 112圖案化導(dǎo)體層114測(cè)試墊 114a訊號(hào)測(cè)試墊114b參考測(cè)試墊 116參考平面116a空曠區(qū) 117絕緣層118導(dǎo)線 118a補(bǔ)償區(qū)120測(cè)試插座 122絕緣本體122a承接面 122b低介電常數(shù)區(qū)124探針 124a訊號(hào)探針124b參考探針220測(cè)試插座222絕緣本體 222b第一低介電常數(shù)區(qū)222c第二低介電常數(shù)區(qū)222d貫孔224探針 320測(cè)試插座
322絕緣本體 322b第一低介電常數(shù)區(qū)322c第二低介電常數(shù)區(qū)322d貫孔324探針W1、W2線寬具體實(shí)施方式
請(qǐng)參考圖1，是本實(shí)用新型的第一實(shí)施例的一種測(cè)試組件的局部縱向剖面圖。第一實(shí)施例的測(cè)試組件100是適用于例如墊格陣列(Land Grid Array，LGA)、球格陣列(Ball Grid Array，BGA)及針格陣列(Pin Grid Array，PGA)等面陣列(area array)接點(diǎn)類(lèi)型的封裝體10的電性測(cè)試，或適用于例如四方扁平無(wú)接腳封裝體(Quad Flat No-lead package，簡(jiǎn)稱(chēng)QFN)等周邊(peripheral)接點(diǎn)類(lèi)型的封裝體10的電性測(cè)試。在第一實(shí)施例中，封裝體10是以LGA類(lèi)型的封裝體為例，并僅以封裝體10的封裝基板部分來(lái)代表封裝體10，而封裝體10的一接點(diǎn)面12上具有多個(gè)接點(diǎn)14。
第一實(shí)施例的測(cè)試組件100包括一測(cè)試電路板110及一測(cè)試插座120，其中測(cè)試插座110是以固接或可拆卸等方式安裝至測(cè)試電路板120上。測(cè)試插座120包括一絕緣本體122及多根探針124，其中這些探針124是穿設(shè)于絕緣本體122之內(nèi)，且這些探針124的排列是對(duì)應(yīng)于待測(cè)的封裝體10的接點(diǎn)配置。測(cè)試電路板110更具有一圖案化導(dǎo)體層112，其構(gòu)成多個(gè)測(cè)試墊114，而這些測(cè)試墊114是對(duì)應(yīng)位于測(cè)試插座120的下方，并分別接觸這些探針124的下端。
當(dāng)封裝體10安裝至測(cè)試插座120，且封裝體10的接點(diǎn)面12接觸絕緣本體122的承接面122a時(shí)，這些探針124的上端分別接觸封裝體10的接點(diǎn)面12上的這些接點(diǎn)14，使得這些探針124將分別作為這些接點(diǎn)14及這些測(cè)試墊114之間的電性通道，意即作為封裝體10及測(cè)試電路板120之間的電性通道。因此，封裝體10將可經(jīng)由測(cè)試插座120而電性連接至測(cè)試電路板110，故可透過(guò)測(cè)試電路板110來(lái)對(duì)封裝體10之內(nèi)的IC晶片(圖中未示)進(jìn)行電性測(cè)試。值得注意的是，在絕緣本體122之內(nèi)的這些探針124可采用彈性探針(pogo-pin)，其本身可因應(yīng)所受力量大小而伸縮，因而確保這些探針124的上端都能接觸封裝體10的接點(diǎn)面12上的這些接點(diǎn)14。
依照封裝體10的電路設(shè)計(jì)，封裝體10具有一訊號(hào)接點(diǎn)14a于其接點(diǎn)面12上，且封裝體10更具有多個(gè)參考接點(diǎn)14b于其接點(diǎn)面12上，且這些參考接點(diǎn)14b與訊號(hào)接點(diǎn)14a均可由同一圖案化導(dǎo)體層(圖中未示)所構(gòu)成，且這些參考接點(diǎn)14b更可位于訊號(hào)接點(diǎn)14a的外圍。依照這些參考接點(diǎn)14b連接至參考終端的類(lèi)型，例如為接地終端(ground terminal)或電源終端(power terminal)，這些參考接點(diǎn)14b可為接地接點(diǎn)或電源接點(diǎn)等非訊號(hào)接點(diǎn)。
對(duì)應(yīng)于封裝體10的訊號(hào)接點(diǎn)14a，測(cè)試電路板110具有一訊號(hào)測(cè)試墊114a。此外，對(duì)應(yīng)于封裝體10的這些參考接點(diǎn)14b，測(cè)試電路板110更具有多個(gè)參考測(cè)試墊114b。同樣地，依照這些參考接點(diǎn)14b連接至參考終端的類(lèi)型，這些參考測(cè)試墊114b可為接地測(cè)試墊或電源測(cè)試墊等非訊號(hào)測(cè)試墊。另外，測(cè)試電路板110更具有一參考平面(reference plane)116，其可為接地平面(ground plane)或電源平面(power plane)。參考平面116是位于這些測(cè)試墊114(即圖案化導(dǎo)體層112)的下方，并以一絕緣層117來(lái)隔絕。由于這些探針124的本身幾何形狀所造成的電性阻抗及所具有的電容性，使得這些作為封裝體10及測(cè)試電路板110的電性通道的探針124造成非連續(xù)性的阻抗特性，因而導(dǎo)致訊號(hào)無(wú)法完整地傳遞。
請(qǐng)參考圖1及圖2，其中圖2是圖1的導(dǎo)體層及參考平面的俯視結(jié)構(gòu)圖。阻抗的等效公式為(L/C)的平方根，其中L是等效電感，而C是等效電容。在第一實(shí)施例中，為了藉由降低等效電容來(lái)補(bǔ)償因探針124(特別是訊號(hào)探針124a)所造成的非連續(xù)性的阻抗特性，測(cè)試電路板110的參考平面116具有一空曠區(qū)116a，其例如是參考平面116的一非導(dǎo)體區(qū)或一開(kāi)口，而空曠區(qū)116a的位置是重疊于測(cè)試墊114的位置，例如是位于訊號(hào)測(cè)試墊114a下方的位置。因此，可降低訊號(hào)測(cè)試墊114a與參考平面116之間所感應(yīng)出的等效電容，因而補(bǔ)償探針124的高電容值，進(jìn)而提升經(jīng)過(guò)探針124的訊號(hào)傳輸路徑的阻抗連續(xù)性。
請(qǐng)?jiān)賲⒖紙D1及圖2，為了藉由提高等效電感來(lái)補(bǔ)償因探針124(特別是訊號(hào)探針124a)所造成的非連續(xù)性的阻抗特性，在第一實(shí)施例中，由圖案化導(dǎo)體層112所構(gòu)成且連接于訊號(hào)測(cè)試墊114a的一導(dǎo)線118具有一補(bǔ)償區(qū)118a，其線寬W1是小于導(dǎo)線118的其他線段部分的線寬W2，即導(dǎo)線118的補(bǔ)償區(qū)118a的橫截面積小于導(dǎo)線118的其他線段部分的橫截面積。因此，可提升導(dǎo)線118的較窄細(xì)的補(bǔ)償區(qū)118a與參考平面116之間所感應(yīng)出的等效電感，因而補(bǔ)償探針124的高電容值，進(jìn)而提升經(jīng)過(guò)探針124的訊號(hào)傳輸路徑的阻抗連續(xù)性。
請(qǐng)參考圖1及圖3，其中圖3是圖1的測(cè)試插座的局部俯視圖。當(dāng)訊號(hào)探針124a的外側(cè)配置參考探針124b(例如接地探針或電源探針)時(shí)，為了降低訊號(hào)探針124a與參考探針124b之間所感應(yīng)出的等效電容，在第一實(shí)施例中，絕緣本體122具有多個(gè)低介電常數(shù)區(qū)122b，例如是含有空氣的中空狹縫，其分別位于訊號(hào)探針124a與這些參考探針124b之間，且這些低介電常數(shù)區(qū)122b的介電常數(shù)是小于絕緣本體122的其他部分的介電常數(shù)。因此，可藉由這些低介電常數(shù)區(qū)122b來(lái)直接降低訊號(hào)探針124a與這些參考探針124b之間所感應(yīng)出的等效電容，因而補(bǔ)償訊號(hào)探針124a的本身的高電容性，進(jìn)而提升經(jīng)過(guò)訊號(hào)探針124a的訊號(hào)傳輸路徑的阻抗連續(xù)性。
請(qǐng)參考圖4，其是本實(shí)用新型的第二實(shí)施例的一種測(cè)試組件其測(cè)試插座的局部橫向剖面圖。第二實(shí)施例與第一實(shí)施例之間的差異在于測(cè)試插座的絕緣本體的低介電常數(shù)區(qū)的位置。第二實(shí)施例的測(cè)試組件的測(cè)試插座220的絕緣本體222具有多個(gè)第一低介電常數(shù)區(qū)222b及多個(gè)第二低介電常數(shù)區(qū)222c，其中第一低介電常數(shù)區(qū)222b是位于兩相鄰探針224之間，而第二低介電常數(shù)區(qū)222c則位于探針224的側(cè)緣，但不位于兩相鄰探針224之間。
當(dāng)兩相鄰探針224是訊號(hào)探針及參考探針時(shí)，第一低介電常數(shù)區(qū)222b及第二低介電常數(shù)區(qū)222c均可降低兩探針224之間所感應(yīng)出的等效電容，因而補(bǔ)償訊號(hào)探針的本身的高電容性，進(jìn)而提升經(jīng)過(guò)訊號(hào)探針的訊號(hào)傳輸路徑的阻抗連續(xù)性。此外，當(dāng)兩相鄰探針224是一對(duì)差動(dòng)訊號(hào)探針時(shí)，第一低介電常數(shù)區(qū)222b及第二低介電常數(shù)區(qū)222c均可降低這對(duì)差動(dòng)訊號(hào)探針之間相互干擾的程度，進(jìn)而提升這對(duì)差動(dòng)訊號(hào)探針的訊號(hào)傳輸品質(zhì)。
請(qǐng)參考圖5，其是本實(shí)用新型的第三實(shí)施例的一種測(cè)試組件其測(cè)試插座的局部橫向剖面圖。第三實(shí)施例與第二實(shí)施例之間的差異在于第一低介電常數(shù)區(qū)及第二低介電常數(shù)區(qū)的橫向輪廓。第三實(shí)施例的測(cè)試組件的測(cè)試插座320的絕緣本體322亦具有多個(gè)第一低介電常數(shù)區(qū)322b及多個(gè)第二低介電常數(shù)區(qū)322c，其中第一低介電常數(shù)區(qū)322b是位于兩相鄰探針324之間，而第二低介電常數(shù)區(qū)322c則位于探針324的側(cè)緣，但不位于兩相鄰探針324之間。
為了在絕緣本體322上形成這些第一低介電常數(shù)區(qū)322b及這些第二低介電常數(shù)區(qū)322c，可利用機(jī)械鉆孔的方式在絕緣本體322上形成多個(gè)圓形貫孔，并以的作為這些第一低介電常數(shù)區(qū)322b及這些第二低介電常數(shù)區(qū)322c。此外，可藉由變化這些圓形貫孔的孔徑及位置來(lái)提升測(cè)試插座320的電性效能。此外，當(dāng)這些探針324所分別經(jīng)過(guò)的圓形貫孔322d亦以機(jī)械鉆孔的方式來(lái)形成在絕緣本體322上時(shí)，可同時(shí)形成作為這些第一低介電常數(shù)區(qū)322b及這些第二低介電常數(shù)區(qū)322c的圓形貫孔，這有助于簡(jiǎn)化在絕緣本體320上的這些第一低介電常數(shù)區(qū)322b及這些第二低介電常數(shù)區(qū)322c的制作。
綜上所述，本實(shí)用新型的測(cè)試組件及其測(cè)試插座至少具有下列優(yōu)點(diǎn)(一)本實(shí)用新型可藉由在測(cè)試插座的絕緣本體上形成低介電常數(shù)區(qū)，其位于訊號(hào)探針及參考探針之間，用以降低訊號(hào)探針與參考探針之間的所感應(yīng)出的等效電容，因而補(bǔ)償訊號(hào)探針的本身的高電容性，進(jìn)而提升經(jīng)過(guò)訊號(hào)探針的訊號(hào)傳輸路徑的阻抗連續(xù)性，這有助于提高測(cè)試結(jié)果的準(zhǔn)確性。
(二)本實(shí)用新型可藉由在測(cè)試插座的絕緣本體上形成低介電常數(shù)區(qū)，其位于一對(duì)差動(dòng)訊號(hào)探針之間，用以降低這對(duì)差動(dòng)訊號(hào)探針之間相互干擾的程度，因而提升這對(duì)差動(dòng)訊號(hào)探針的訊號(hào)傳輸品質(zhì)，這有助于提高測(cè)試插座的測(cè)試準(zhǔn)確性。
(三)本實(shí)用新型可以機(jī)械鉆孔或其他機(jī)械加工方式，在現(xiàn)有設(shè)計(jì)的測(cè)試插座的絕緣本體上形成貫孔來(lái)作為低介電常數(shù)區(qū)，故可以較低的成本來(lái)提升測(cè)試插座的測(cè)試準(zhǔn)確性。
(四)本實(shí)用新型可藉由在測(cè)試電路板的參考平面上形成一空曠區(qū)來(lái)降低參考平面與訊號(hào)測(cè)試墊之間所感應(yīng)出的等效電容，因而補(bǔ)償連接至訊號(hào)測(cè)試墊的訊號(hào)探針的高電容值，進(jìn)而提升進(jìn)而提升經(jīng)過(guò)訊號(hào)探針的訊號(hào)傳輸路徑的阻抗連續(xù)性，這有助于提高測(cè)試組件的測(cè)試準(zhǔn)確性。
(五)本實(shí)用新型可藉由在將一端連接至訊號(hào)測(cè)試墊的導(dǎo)線的局部部分形成一補(bǔ)償區(qū)，且導(dǎo)線的補(bǔ)償區(qū)的線寬小于導(dǎo)線的其他部分的線寬，用以提升導(dǎo)線的較窄細(xì)的補(bǔ)償區(qū)與參考平面之間所感應(yīng)出的等效電感，因而補(bǔ)償探針的高電容值，進(jìn)而提升經(jīng)過(guò)探針的訊號(hào)傳輸路徑的阻抗連續(xù)性，這有助于提高測(cè)試組件的測(cè)試準(zhǔn)確性。
雖然本實(shí)用新型已以多個(gè)實(shí)施例揭露如上，然其并非用以限定本實(shí)用新型，任何熟習(xí)此技藝者，在不脫離本實(shí)用新型的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本實(shí)用新型的保護(hù)范圍當(dāng)視后附的申請(qǐng)專(zhuān)利范圍所界定者為準(zhǔn)。
權(quán)利要求1.一種測(cè)試組件，適用于一電氣封裝體的電性測(cè)試，該電氣封裝體具有多個(gè)接點(diǎn)于該電氣封裝體的一接點(diǎn)面，其特征在于該測(cè)試組件包括一測(cè)試電路板，具有一導(dǎo)體層，其位于該測(cè)試電路板的一表面，并具有多個(gè)測(cè)試墊；以及一測(cè)試插座，配設(shè)至該測(cè)試電路板上，包括一絕緣本體，具有一承接面，用以承接該電氣封裝體的該接點(diǎn)面，并具有至少一低介電常數(shù)區(qū)，其介電常數(shù)是小于該絕緣本體的其他部分的介電常數(shù)；以及多個(gè)探針，穿設(shè)于該絕緣本體之內(nèi)，用以分別作為該些接點(diǎn)與該些測(cè)試墊之間的電性通道，而該低介電常數(shù)區(qū)是位于該些探針的一的側(cè)緣。
2.根據(jù)權(quán)利要求1所述的測(cè)試組件，其特征在于其中所述的低介電常數(shù)區(qū)是位于該些探針的兩相鄰探針之間。
3.根據(jù)權(quán)利要求1所述的測(cè)試組件，其特征在于其中所述的兩相鄰探針的一是訊號(hào)探針，而該兩相鄰探針的另一是參考探針。
4.根據(jù)權(quán)利要求1所述的測(cè)試組件，其特征在于其中所述的兩相鄰探針是一對(duì)差動(dòng)訊號(hào)探針。
5.根據(jù)權(quán)利要求1所述的測(cè)試組件，其特征在于其中所述的低介電常數(shù)區(qū)是中空狹縫。
6.根據(jù)權(quán)利要求1所述的測(cè)試組件，其特征在于其中所述的測(cè)試電路板更具有一絕緣層及一參考平面，而該參考平面是與該導(dǎo)體層相重疊，并以該絕緣層與該導(dǎo)體層隔絕，且該參考平面具有至少一空曠區(qū)，其位置是對(duì)應(yīng)于該些測(cè)試墊之一。
7.根據(jù)權(quán)利要求6所述的測(cè)試組件，其特征在于其中所述的空曠區(qū)是一非導(dǎo)體區(qū)。
8.根據(jù)權(quán)利要求6所述的測(cè)試組件，其中對(duì)應(yīng)于該空曠區(qū)的該測(cè)試墊是一訊號(hào)測(cè)試墊。
9.根據(jù)權(quán)利要求8所述的測(cè)試組件，其特征在于其中所述的導(dǎo)體層更包括一導(dǎo)線，其一端連接至該訊號(hào)測(cè)試墊，且該導(dǎo)線具有一連接于該訊號(hào)測(cè)試墊的補(bǔ)償區(qū)，其截面積小于該導(dǎo)線的其他線段部分。
10.根據(jù)權(quán)利要求8所述的測(cè)試組件，其特征在于其中所述的測(cè)試墊具有至少一非訊號(hào)測(cè)試墊，其位于該訊號(hào)測(cè)試墊的外圍。
專(zhuān)利摘要本實(shí)用新型是有關(guān)于一種用于電氣封裝體的電性測(cè)試的測(cè)試組件，其包括一測(cè)試電路板及一配設(shè)至測(cè)試電路板上的測(cè)試插座。測(cè)試插座包括一絕緣本體及多個(gè)探針。絕緣本體具有一用以承接電氣封裝體的接點(diǎn)面的承接面，并具有至少一低介電常數(shù)區(qū)，其位于這些探針的兩相鄰探針之間，而低介電常數(shù)區(qū)的介電常數(shù)是小于絕緣本體的其他部分的介電常數(shù)。至于這些穿設(shè)于絕緣本體之內(nèi)的探針則分別作為接點(diǎn)面上的多個(gè)接點(diǎn)與測(cè)試電路板的表面上的一導(dǎo)體層所具有的多個(gè)測(cè)試墊之間的電性通道。這些探針包括一訊號(hào)探針，其一端是連接至上述的訊號(hào)測(cè)試墊。
文檔編號(hào)G01R1/073GK2809657SQ20052011045
公開(kāi)日2006年8月23日 申請(qǐng)日期2005年6月23日 優(yōu)先權(quán)日2005年6月23日
發(fā)明者吳信寬, 徐鑫洲, 李勝源 申請(qǐng)人:威盛電子股份有限公司