專利名稱：下變頻與信號(hào)轉(zhuǎn)換集成系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及變壓器局部放電信號(hào)的采集裝置，尤其是一種下變頻與信號(hào)轉(zhuǎn)換 集成系統(tǒng)。
背景技術(shù)：
目前，公知的變壓器局部放電信號(hào)采集系統(tǒng)由分立式模擬下變頻、AD采樣卡構(gòu)成。 模擬下變頻負(fù)責(zé)將局部放電信號(hào)從高頻段搬移到低頻段，AD采樣卡負(fù)責(zé)頻譜搬移后信號(hào)的 數(shù)字化。模擬下變頻由一個(gè)本地振蕩器和一個(gè)乘法器組成，本地振蕩器負(fù)責(zé)產(chǎn)生不同頻率 的本振信號(hào)，乘法器完成局放信號(hào)與本振信號(hào)的相乘。局部放電信號(hào)進(jìn)入模擬下變頻后，本 地振蕩器也產(chǎn)生本振信號(hào)，兩個(gè)信號(hào)同時(shí)進(jìn)入乘法器相乘，因?yàn)闀r(shí)域上兩個(gè)信號(hào)的相乘等 同與頻域上相加減。所以通過(guò)將兩個(gè)信號(hào)相乘可以把局部放電信號(hào)的頻率搬移到與本振 信號(hào)差值的頻段。并且通過(guò)控制本振信號(hào)的頻率就控制我們想要觀察的頻段的局部放電信 號(hào)。局部放電信號(hào)經(jīng)過(guò)乘法器混頻后，馬上經(jīng)過(guò)一個(gè)低通濾波器，濾除與本振信號(hào)頻率相加 的高頻分量，輸出給后級(jí)AD采樣卡采樣。AD采樣卡由高速AD芯片和板載緩存構(gòu)成，高速 AD芯片完成信號(hào)的數(shù)字化，而板載緩存用于存放信號(hào)數(shù)字化后的數(shù)據(jù)。因?yàn)锳D芯片的采樣 率非常高，每秒要產(chǎn)生幾十MByte的數(shù)據(jù)，如此大的數(shù)據(jù)量沒(méi)有緩存直接傳輸給后端工控 機(jī)不現(xiàn)實(shí)，所以這里必須板載緩存先把采樣數(shù)據(jù)存儲(chǔ)起來(lái)，然后把緩沖里的數(shù)據(jù)導(dǎo)給后端 工控機(jī)。采集系統(tǒng)的模擬下變頻，AD采樣卡物理上相互獨(dú)立。經(jīng)過(guò)模擬下變頻處理后的局 部放電信號(hào)必須通過(guò)同軸電纜傳輸?shù)紸D采樣卡。信號(hào)經(jīng)過(guò)接插件_>同軸電纜_>接插件， 安裝不方便，并且有較大的插入損耗和容易引入干擾。最嚴(yán)重的問(wèn)題是模擬下變頻在混頻 的時(shí)候會(huì)導(dǎo)致頻譜混疊，例如我們想采樣800M的信號(hào)，然后我們把本振信號(hào)設(shè)置為790M， 這樣經(jīng)過(guò)混頻后800M信號(hào)頻率變?yōu)?0M，但是780M的信號(hào)頻率也會(huì)變?yōu)?0M，AD采樣卡采 樣的IOM信號(hào)實(shí)際上是混頻前兩個(gè)頻段信號(hào)的疊加，降低了檢測(cè)結(jié)果的可靠性。

實(shí)用新型內(nèi)容本實(shí)用新型的目的是為了解決上述現(xiàn)有技術(shù)的不足而提供的下變頻與信號(hào)轉(zhuǎn)換 集成系統(tǒng)，在一塊PCB板卡上實(shí)現(xiàn)下變頻與AD的一體化，省略同軸電纜的傳輸連接，信號(hào)損 耗小，減小干擾，且信號(hào)采集分析采用正交分解方式，去除單路混頻造成的頻譜混疊。為了達(dá)到上述目的，本實(shí)用新型所設(shè)計(jì)的下變頻與信號(hào)轉(zhuǎn)換集成系統(tǒng)，包括一 PCB 板和FPGA芯片，其特征是所述的PCB板為多層布板且集成有下變頻模塊，所述的下變頻模 塊包括濾波放大電路和與濾波放大電路相連接的兩混頻支路，所述的濾波放大電路由放大 器和一端連接有用來(lái)接入信號(hào)的信號(hào)接口的濾波器組成，所述的混頻支路包括一帶振蕩器 信號(hào)輸入口的乘法器和一低通濾波器，一振蕩器設(shè)有兩個(gè)用于輸出兩相位相差90度的本 振信號(hào)的信號(hào)輸出口，所述振蕩器的兩信號(hào)輸出口分別與兩乘法器的信號(hào)輸入口連接，所 述的下變頻模塊和FPGA芯片之間通過(guò)AD采樣卡直接連接。所述的FPGA芯片對(duì)數(shù)字信號(hào)進(jìn)行處理分析，去除單路混頻造成的頻譜混疊。本實(shí)用新型采用模擬電路，數(shù)字電路集成 設(shè)計(jì)在一塊PCB板上，但在板內(nèi)模擬電路，數(shù)字電路分別獨(dú)立，降低相互間的干擾。采用雙 路正交混頻，局部放電信號(hào)同時(shí)進(jìn)入兩個(gè)乘法器，與兩個(gè)正交的本振信號(hào)相乘混頻，然后交 由后端兩路AD采樣卡同時(shí)采集，信號(hào)采集分析采用正交分解方式，最后兩路數(shù)據(jù)同時(shí)進(jìn)入 FPGA芯片做數(shù)字信號(hào)處理分析，去除單路混頻造成的頻譜混疊，可以減去原先用于連接的 內(nèi)部同軸電纜和消除頻譜混疊。作為上述結(jié)構(gòu)的進(jìn)一步完善和補(bǔ)充，本實(shí)用新型還包含以下附加技術(shù)特征或這些 特征的任意組合所述的FPGA芯片設(shè)有采樣時(shí)鐘生成模塊、AD數(shù)據(jù)讀取模塊、數(shù)字下變頻模塊、功 率統(tǒng)計(jì)模塊、放電判決模塊和數(shù)據(jù)輸出模塊，所述的采樣時(shí)鐘生成模塊接收數(shù)字電路的時(shí) 鐘信號(hào)，所述的功率統(tǒng)計(jì)模塊和放電判決模塊分別進(jìn)行功率統(tǒng)計(jì)和放電判決，最后通過(guò)數(shù) 據(jù)輸出模塊輸出數(shù)據(jù)，各個(gè)模塊對(duì)應(yīng)有獨(dú)立的硬件電路，可以方便實(shí)現(xiàn)并行運(yùn)行，保證了采 樣信號(hào)的實(shí)時(shí)處理。所述的PCB板為8層布板，模擬、數(shù)字兩部分的電源完全隔離，減少高速數(shù)字電路 對(duì)模擬電路的干擾。所述FPGA芯片的數(shù)據(jù)線布線時(shí)采用等長(zhǎng)處理，并用排阻起端接匹配的作用，減少 干擾。本實(shí)用新型得到的下變頻與信號(hào)轉(zhuǎn)換集成系統(tǒng)，在一塊PCB板卡上實(shí)現(xiàn)下變頻與 AD采樣卡的一體化，省略同軸電纜的傳輸連接，信號(hào)損耗小，減小干擾，且采用雙路正交混 頻，局部放電信號(hào)同時(shí)進(jìn)入兩個(gè)乘法器，與兩個(gè)正交的本振信號(hào)相乘混頻，然后交由后端兩 路AD采樣卡同時(shí)采集，信號(hào)采集分析采用正交分解方式，最后兩路數(shù)據(jù)同時(shí)進(jìn)入FPGA芯片 做數(shù)字信號(hào)處理分析，去除單路混頻造成的頻譜混疊，可以減去原先用于連接的內(nèi)部同軸 電纜和消除頻譜混疊。

圖1是本實(shí)用新型的電路原理框圖；圖2是本實(shí)用新型的信號(hào)頻譜搬移圖。
具體實(shí)施方式
下面通過(guò)實(shí)施例結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步的描述。如圖1、圖2所示，本實(shí)施例描述的下變頻與信號(hào)轉(zhuǎn)換集成系統(tǒng)，包括一 PCB板和 FPGA芯片，其特征是所述的PCB板為多層布板且集成有下變頻模塊，所述的下變頻模塊包 括濾波放大電路和與濾波放大電路相連接的兩混頻支路，所述的濾波放大電路由放大器和 一端連接有用來(lái)接入信號(hào)的信號(hào)接口的濾波器組成，所述的混頻支路包括一帶振蕩器信號(hào) 輸入口的乘法器和一低通濾波器，一振蕩器設(shè)有兩個(gè)用于輸出兩相位相差90度的本振信 號(hào)的信號(hào)輸出口，所述振蕩器的兩信號(hào)輸出口分別與兩乘法器的信號(hào)輸入口連接，所述的 下變頻模塊和FPGA芯片之間通過(guò)AD采樣卡直接連接。所述的FPGA芯片設(shè)有采樣時(shí)鐘生 成模塊、AD數(shù)據(jù)讀取模塊、數(shù)字下變頻模塊、功率統(tǒng)計(jì)模塊、放電判決模塊和數(shù)據(jù)輸出模塊， 采樣時(shí)鐘生成模塊接收數(shù)字電路的時(shí)鐘信號(hào)，功率統(tǒng)計(jì)模塊和放電判決模塊分別進(jìn)行功率統(tǒng)計(jì)和放電判決，最后通過(guò)數(shù)據(jù)輸出模塊輸出數(shù)據(jù)。PCB板為采樣8層布板，模擬，數(shù)字電路隔離及高速布線方法。模擬、數(shù)字兩部分 的電源完全隔離，減少高速數(shù)字電路對(duì)模擬電路的干擾。數(shù)字部分的高速時(shí)鐘全部在源端 串電阻，并且時(shí)鐘線走在同一層，避免過(guò)孔，盡量走直線，必須拐彎時(shí)用用弧線代替折線。在 信號(hào)線和時(shí)鐘線之間通過(guò)布板層加以隔離，對(duì)時(shí)鐘信號(hào)線進(jìn)行保護(hù)和屏蔽，將干擾降低到 最小。對(duì)于高速AD芯片出來(lái)的數(shù)據(jù)線，布線時(shí)采用等長(zhǎng)處理，并用排阻起端接匹配的作用。 板上模擬部分設(shè)計(jì)了兩個(gè)混頻器和兩路正交的本振信號(hào)，局部放電信號(hào)進(jìn)入系統(tǒng)后，先經(jīng) 濾波，放大，在進(jìn)入混頻器前，一分為二，同時(shí)進(jìn)入兩個(gè)混頻器混頻。然后分別數(shù)據(jù)轉(zhuǎn)換，完 成數(shù)字化。最后由FPGA對(duì)兩路數(shù)字信號(hào)進(jìn)行數(shù)據(jù)處理，實(shí)現(xiàn)信號(hào)包絡(luò)恢復(fù)及功率統(tǒng)計(jì)，統(tǒng) 計(jì)后交由后級(jí)處理平臺(tái)。本實(shí)用新型所采用的技術(shù)方案是在一塊板卡上，采用8層PCB布板和模擬，數(shù)字 電路隔離，在保證噪聲水平的前提下實(shí)現(xiàn)下變頻和信號(hào)轉(zhuǎn)換的單板實(shí)現(xiàn)。并且在板上模擬 部分設(shè)計(jì)了兩個(gè)混頻器和兩路相位相差90度的本振信號(hào)，局部放電信號(hào)進(jìn)入系統(tǒng)后，一分 為二，分別和兩個(gè)混頻器混頻，然后分別數(shù)據(jù)轉(zhuǎn)換，完成數(shù)字化。最后由FPGA對(duì)兩路數(shù)字信 號(hào)進(jìn)行數(shù)據(jù)處理，實(shí)現(xiàn)信號(hào)包絡(luò)恢復(fù)及功率統(tǒng)計(jì)，統(tǒng)計(jì)后交由后級(jí)處理平臺(tái)。
權(quán)利要求1.下變頻與信號(hào)轉(zhuǎn)換集成系統(tǒng)，包括一PCB板和FPGA芯片，其特征是所述的PCB板為 多層布板且集成有下變頻模塊，所述的下變頻模塊包括濾波放大電路和與濾波放大電路相 連接的兩混頻支路，所述的濾波放大電路由放大器和一端連接有用來(lái)接入信號(hào)的信號(hào)接口 的濾波器組成，所述的混頻支路包括一帶振蕩器信號(hào)輸入口的乘法器和一低通濾波器，一 振蕩器設(shè)有兩個(gè)用于輸出兩相位相差90度的本振信號(hào)的信號(hào)輸出口，所述振蕩器的兩信 號(hào)輸出口分別與兩乘法器的信號(hào)輸入口連接，所述的下變頻模塊和FPGA芯片之間通過(guò)AD 采樣卡直接連接。
2.根據(jù)權(quán)利要求1所述的下變頻與信號(hào)轉(zhuǎn)換集成系統(tǒng)，其特征是所述的FPGA芯片設(shè)有 采樣時(shí)鐘生成模塊、AD數(shù)據(jù)讀取模塊、數(shù)字下變頻模塊、功率統(tǒng)計(jì)模塊、放電判決模塊和數(shù) 據(jù)輸出模塊，所述的采樣時(shí)鐘生成模塊接收數(shù)字電路的時(shí)鐘信號(hào)，所述的功率統(tǒng)計(jì)模塊和 放電判決模塊分別進(jìn)行功率統(tǒng)計(jì)和放電判決。
3.根據(jù)權(quán)利要求1或2所述的下變頻與信號(hào)轉(zhuǎn)換集成系統(tǒng)，其特征是所述的PCB板為 8層布板。
4.根據(jù)權(quán)利要求3所述的下變頻與信號(hào)轉(zhuǎn)換集成系統(tǒng)，其特征是所述FPGA芯片的數(shù)據(jù) 線布線時(shí)采用等長(zhǎng)處理，并用排阻起端接匹配的作用。
專利摘要本實(shí)用新型所設(shè)計(jì)的下變頻與信號(hào)轉(zhuǎn)換集成系統(tǒng)，涉及變壓器局部放電信號(hào)采集裝置，解決了目前模擬下變頻處理后的局部放電信號(hào)必須通過(guò)同軸電纜傳輸?shù)紸D采樣卡，干擾大，檢測(cè)結(jié)果可靠性差的技術(shù)問(wèn)題。本實(shí)用新型包括一PCB板和FPGA芯片，其特征是所述的PCB板為多層布板且集成有下變頻模塊，所述的下變頻模塊包括濾波放大電路和與濾波放大電路相連接的兩混頻支路，所述的濾波放大電路由放大器和一端連接有用來(lái)接入信號(hào)的信號(hào)接口的濾波器組成，所述的混頻支路包括一乘法器和一低通濾波器接。本實(shí)用新型在一塊PCB板卡上實(shí)現(xiàn)下變頻與AD采樣卡的一體化，省略同軸電纜的傳輸連接，信號(hào)損耗小，減小干擾，且去除單路混頻造成的頻譜混疊。
文檔編號(hào)G01R31/12GK201937573SQ20102069250
公開日2011年8月17日 申請(qǐng)日期2010年12月30日 優(yōu)先權(quán)日2010年12月30日
發(fā)明者汪業(yè), 謝東, 謝煒 申請(qǐng)人:杭州柯林電力設(shè)備有限公司