專(zhuān)利名稱(chēng)：測(cè)試芯片及其芯片測(cè)試系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種測(cè)試元件及其測(cè)試系統(tǒng)，尤其涉及一種測(cè)試芯片及其芯片測(cè)試系統(tǒng)。
背景技術(shù)：
近年來(lái)的顯示面板技術(shù)已趨于成熟的階段，但隨著消費(fèi)者的需求，顯示面板的尺寸越做越大，且解析度越做越高。然而，當(dāng)顯示面板的解析度與尺寸增加時(shí)，將導(dǎo)致面板內(nèi)部的操作頻率越來(lái)越高。目前，在顯示面板內(nèi)部的時(shí)序控制器和源極驅(qū)動(dòng)器的傳輸接口多數(shù)乃是采用專(zhuān)用時(shí)脈的接口(dedicated clock interface)傳送。隨著顯示面板的尺寸及解析度提升的情形下，傳輸接口的速度越來(lái)越快，同時(shí)其傳輸品質(zhì)也日益升高。專(zhuān)用時(shí)脈接口的高速序列數(shù)據(jù)及時(shí)脈的關(guān)系，諸如相對(duì)通道偏離 (channel to channel skew)、時(shí)脈抖動(dòng)(clock jitter)以及設(shè)定及保持時(shí)間(set-up andhold time)，其良麻在芯片量產(chǎn)時(shí)也愈重要。然而，若使用高速量產(chǎn)機(jī)臺(tái)來(lái)量測(cè)芯片的該等特性，將會(huì)使得量測(cè)過(guò)程非常耗時(shí)且增加許多量測(cè)成本。因此，提供一個(gè)低成本、省時(shí)的量測(cè)系統(tǒng)有其必要性。

發(fā)明內(nèi)容
本發(fā)明提供一種芯片測(cè)試系統(tǒng)，用以測(cè)試一待測(cè)芯片，可大幅降低芯片量產(chǎn)成本，并提升量測(cè)精準(zhǔn)度。本發(fā)明提供一種測(cè)試芯片，用以測(cè)試一待測(cè)芯片，可大幅降低芯片量產(chǎn)成本，并提升量測(cè)精準(zhǔn)度。本發(fā)明提出一種芯片測(cè)試系統(tǒng)，包括一待測(cè)芯片、一測(cè)試芯片以及一測(cè)試機(jī)臺(tái)。待測(cè)芯片接收一測(cè)試輸入數(shù)據(jù),并據(jù)此提供一測(cè)試輸出數(shù)據(jù)。測(cè)試芯片藉由測(cè)試輸入數(shù)據(jù),對(duì)待測(cè)芯片進(jìn)行一偏離測(cè)試(skewtest)、一抖動(dòng)測(cè)試(jitter test)以及一設(shè)定及保持時(shí)間測(cè)試(setup/hold time test)三者至少其中之一，并判斷一測(cè)試結(jié)果是否在一預(yù)設(shè)范圍內(nèi)。測(cè)試機(jī)臺(tái)提供測(cè)試輸入數(shù)據(jù)，經(jīng)由測(cè)試芯片將測(cè)試輸入數(shù)據(jù)輸入至待測(cè)芯片。本發(fā)明提出一種測(cè)試芯片，適于測(cè)試一芯片測(cè)試系統(tǒng)中的一待測(cè)芯片。所述測(cè)試芯片包括一測(cè)試單元以及一判斷單元。測(cè)試單元對(duì)待測(cè)芯片進(jìn)行一偏離測(cè)試、一抖動(dòng)測(cè)試以及一設(shè)定及保持時(shí)間測(cè)試三者至少其中之一。判斷單元判斷測(cè)試結(jié)果是否在預(yù)設(shè)范圍內(nèi)。在本發(fā)明的一實(shí)施例中，上述的待測(cè)芯片接收一測(cè)試輸入數(shù)據(jù)，并據(jù)此提供一測(cè)試輸出數(shù)據(jù)。測(cè)試輸出數(shù)據(jù)包括一第一信號(hào)以及一第二信號(hào)。測(cè)試芯片包括一偏離測(cè)試單元。偏離測(cè)試單元包括一第一偏離測(cè)試通道以及一第二偏離測(cè)試通道。第一偏離測(cè)試通道適于對(duì)第二信號(hào)及領(lǐng)先第二信號(hào)的第一信號(hào)進(jìn)行偏離測(cè)試。第二偏離測(cè)試通道適于對(duì)第一信號(hào)及領(lǐng)先第一信號(hào)的第二信號(hào)進(jìn)行偏離測(cè)試。在本發(fā)明的一實(shí)施例中，上述的第一偏離測(cè)試通道及第二偏離測(cè)試通道分別包括一偏離取樣單元、一延遲線路(delay line)單元、一暫存單元以及一控制單元。偏離取樣單元對(duì)第一信號(hào)及第二信號(hào)進(jìn)行一偏離取樣操作(skew sampling)，以獲得兩者間的信號(hào)偏離量。延遲線路單元對(duì)取樣后的該第一信號(hào)及第二信號(hào)進(jìn)行量化。暫存單元儲(chǔ)存延遲線路單元的一量化結(jié)果?？刂茊卧峁┢x取樣單元、延遲線路單元及暫存單元一操作時(shí)序。在本發(fā)明的一實(shí)施例中，上述的測(cè)試輸出數(shù)據(jù)包括一第三信號(hào)。測(cè)試芯片包括一抖動(dòng)測(cè)試單元。抖動(dòng)測(cè)試單元包括一周期取樣單元、一延遲線路單元、一暫存單元以及一控制單元。周期取樣單元對(duì)第三信號(hào)進(jìn)行一周期取樣操作(one-period sampling),以獲得第三信號(hào)的至少一抖動(dòng)態(tài)樣，其中抖動(dòng)態(tài)樣包括一周期抖動(dòng)(period jitter)及一相對(duì)周期抖動(dòng)(cycle-to-cycle jitter)。延遲線路單元對(duì)取樣后的第三信號(hào)進(jìn)行量化。暫存單元儲(chǔ)存延遲線路單元的一量化結(jié)果。控制單元提供周期取樣單元、延遲線路單元及暫存單元一操作時(shí)序。在本發(fā)明的一實(shí)施例中，上述的測(cè)試輸出數(shù)據(jù)包括一第四信號(hào)及第五信號(hào)。測(cè)試芯片包括一設(shè)定及保持時(shí)間測(cè)試單元。設(shè)定及保持時(shí)間測(cè)試單元包括一邊緣取樣單元、一延遲線路單元、一暫存單元以及一控制單元。邊緣取樣單元對(duì)第四信號(hào)及第五信號(hào)進(jìn)行一 邊緣取樣操作(edgesampling)，其中邊緣取樣操作包括對(duì)第四信號(hào)及第五信號(hào)的上升緣(rising edge)及下降緣(falling)進(jìn)行取樣，以獲得第四信號(hào)及第五信號(hào)之間的一設(shè)定時(shí)間(setup time)及一保持時(shí)間(hold time)。延遲線路單元對(duì)取樣后的第四信號(hào)及第五信號(hào)進(jìn)行量化。暫存單元儲(chǔ)存延遲線路單元的一量化結(jié)果?？刂茊卧峁┻吘壢訂卧?、延遲線路單元及暫存單元一操作時(shí)序?；谏鲜?，在本發(fā)明的范例實(shí)施例中，芯片測(cè)試系統(tǒng)利用測(cè)試芯片針對(duì)待測(cè)芯片的偏離、抖動(dòng)以及設(shè)定及保持時(shí)間等信號(hào)特性作量測(cè)，可大幅降低量產(chǎn)成本，并提升量測(cè)精準(zhǔn)度。為讓本發(fā)明的上述特征和優(yōu)點(diǎn)能更明顯易懂，下文特舉實(shí)施例，并配合附圖作詳細(xì)說(shuō)明如下。


圖I為本發(fā)明一實(shí)施例的芯片測(cè)試系統(tǒng)的實(shí)施示意圖。圖2為圖I的測(cè)試芯片內(nèi)部的功能方框示意圖。圖3為本發(fā)明一實(shí)施例的游標(biāo)尺式延遲線路的實(shí)施示意圖。圖4為圖2的偏離測(cè)試單元內(nèi)部的功能方框示意圖。圖5為圖4的偏離測(cè)試單元各信號(hào)的時(shí)序圖。圖6為圖2的抖動(dòng)測(cè)試單元內(nèi)部的功能方框示意圖。圖7為圖6的抖動(dòng)測(cè)試單元各信號(hào)的時(shí)序圖。圖8為圖2的抖動(dòng)測(cè)試單元內(nèi)部的功能方框示意圖。圖9A為圖8的第四信號(hào)及第五信號(hào)的時(shí)序圖。圖9B為圖8的第四信號(hào)、第五信號(hào)及其反向信號(hào)的信號(hào)態(tài)樣。附圖標(biāo)記100 :芯片測(cè)試系統(tǒng)110:待測(cè)芯片
120 :測(cè)試芯片122 :輸入處理單元124 :測(cè)試單元124a :偏離測(cè)試單元
124b :抖動(dòng)測(cè)試單元124c :設(shè)定及保持時(shí)間測(cè)試單元126 :判斷單元130 :測(cè)試機(jī)臺(tái)300 :游標(biāo)尺式延遲線路400a :第一偏離測(cè)試通道400b :第二偏離測(cè)試通道410a,410b :偏離取樣單元420a、420b、620、820 :延遲線路單元430a,430b,630,830 :暫存單元440a、440b、640、840 :控制單元610 :周期取樣單元810 :邊緣取樣單元STG〈0>、STG〈1>、STG〈2>、STG〈N> :量化單元RX :輸入放大器SI :第一信號(hào)S2 :第二信號(hào)S3 :第三信號(hào)S4:第四信號(hào)S5 :第五信號(hào)SI，:取樣后的第一信號(hào)S2’ 取樣后的第二信號(hào)S3’ 取樣后的第三信號(hào)§5:反向第四信號(hào)S5 :反向第五信號(hào)C1、C2:周期邊緣信號(hào)A、B :信號(hào)EN_SAMPLE :取樣使能信號(hào)DIVX :時(shí)序信號(hào)MCLK :系統(tǒng)時(shí)脈TD:時(shí)間差Td :信號(hào)偏尚量Ta、Tb:延遲單元I、V:第四信號(hào)的上升緣
III :第四信號(hào)的下降緣II :第五信號(hào)的上升緣IV:第五信號(hào)的下降緣。III’ 反向第四信號(hào)的上升緣IV’ 反向第五信號(hào)的上升緣Tset K、Tset F :設(shè)定時(shí)間Tmi K、Thui f :保持時(shí)間·
具體實(shí)施例方式圖I為本發(fā)明一實(shí)施例的芯片測(cè)試系統(tǒng)的實(shí)施示意圖。請(qǐng)參考圖1，本實(shí)施的芯片測(cè)試系統(tǒng)100包括一待測(cè)芯片110、一測(cè)試芯片120以及一測(cè)試機(jī)臺(tái)130。在此，測(cè)試機(jī)臺(tái)130利用例如是測(cè)試向量(test vector)或測(cè)試圖樣(test pattern)等類(lèi)型的測(cè)試輸入數(shù)據(jù)，對(duì)待測(cè)芯片110進(jìn)行各式的電性量測(cè)。其中，至少就偏離測(cè)試(skew test)、抖動(dòng)測(cè)試(jitter test)以及設(shè)定及保持時(shí)間測(cè)試(setup/hold time test)等部分,芯片測(cè)試系統(tǒng)100可利用測(cè)試芯片120對(duì)待測(cè)芯片110進(jìn)行量測(cè)，以降低量產(chǎn)成本，并提升量測(cè)精準(zhǔn)度。因此，在本實(shí)施例中，測(cè)試機(jī)臺(tái)130提供測(cè)試輸入數(shù)據(jù)給待測(cè)芯片110使其送出待測(cè)信號(hào)至測(cè)試芯片120，同時(shí)測(cè)試機(jī)臺(tái)130并設(shè)定測(cè)試芯片120。接著，待測(cè)芯片110在接收測(cè)試輸入數(shù)據(jù)后會(huì)據(jù)此提供一測(cè)試輸出數(shù)據(jù)至待測(cè)芯片110。測(cè)試芯片120至少會(huì)對(duì)待測(cè)芯片110進(jìn)行偏離測(cè)試、抖動(dòng)測(cè)試以及設(shè)定及保持時(shí)間測(cè)試，并判斷測(cè)試結(jié)果是否在一預(yù)設(shè)范圍內(nèi)，進(jìn)而就判斷結(jié)果提供通過(guò)(pass)或不通過(guò)(fail)的信號(hào)至測(cè)試機(jī)臺(tái)130，以供其分類(lèi)、篩選待測(cè)芯片110的良麻。舉例而言，若測(cè)試結(jié)果在預(yù)設(shè)的標(biāo)準(zhǔn)范圍內(nèi)，測(cè)試芯片120會(huì)輸出一通過(guò)的信號(hào)至測(cè)試機(jī)臺(tái)130 ;反之，若測(cè)試結(jié)果不在預(yù)設(shè)的標(biāo)準(zhǔn)范圍內(nèi)，測(cè)試芯片120會(huì)輸出一不通過(guò)的信號(hào)至測(cè)試機(jī)臺(tái)130。由此可知，在本發(fā)明的范例實(shí)施例中，測(cè)試芯片120是一有別于測(cè)試機(jī)臺(tái)130，且非一內(nèi)建自我測(cè)試(build-in self test, BIST)的芯片電路,或可稱(chēng)之為“外部自我測(cè)試”(build-out self test, B0ST)的芯片電路,其至少針對(duì)低電壓差分信號(hào)(Low-voltagedifferential signaling, LVDS)型態(tài)的測(cè)試輸出數(shù)據(jù)進(jìn)行偏離、抖動(dòng)以及設(shè)定及保持時(shí)間等信號(hào)特性作量測(cè)，但本發(fā)明并不限于此。圖2為圖I的測(cè)試芯片內(nèi)部的功能方框示意圖。請(qǐng)參考圖2，本實(shí)施的測(cè)試芯片120包括一輸入處理單元122、一測(cè)試單元124以及一判斷單元126。在此,測(cè)試單元124包括一偏離測(cè)試單元124a、一抖動(dòng)測(cè)試單元124b以及一設(shè)定及保持時(shí)間測(cè)試單元124c。輸入處理單元122對(duì)待測(cè)芯片110所提供的測(cè)試輸出數(shù)據(jù)進(jìn)行緩沖、放大等模擬信號(hào)處理。測(cè)試單元124接收處理后的測(cè)試輸出數(shù)據(jù)，以對(duì)待測(cè)芯片110進(jìn)行偏離測(cè)試、抖動(dòng)測(cè)試以及設(shè)定及保持時(shí)間測(cè)試三者至少其中之一。進(jìn)而，判斷單元126判斷測(cè)試結(jié)果是否在預(yù)設(shè)范圍內(nèi)。另外，有別于輸入處理單元122，判斷單元126例如是一數(shù)字信號(hào)處理單元，用以對(duì)測(cè)試單元124所提供的量化結(jié)果進(jìn)行數(shù)字信號(hào)處理(digital signal processing)。詳細(xì)而言，本實(shí)施例的測(cè)試芯片120想法的實(shí)現(xiàn)例如是基于游標(biāo)尺式延遲線路(Vernier Delay Line)的概念,如圖3所示,但本發(fā)明并不限于此。圖3為本發(fā)明一實(shí)施例的游標(biāo)尺式延遲線路的實(shí)施示意圖。請(qǐng)參考圖3,本實(shí)施例的游標(biāo)尺式延遲線路300適于對(duì)具有時(shí)間差的兩個(gè)信號(hào)A、B進(jìn)行量化。因此，游標(biāo)尺式延遲線路300包括多個(gè)串接的量化單元STG〈0>、STG〈1>、STG〈2>、. . .、STG〈N>。每一量化單元包括對(duì)應(yīng)的延遲單元Ta、Tb及一 D 型正反器(D flip-flop) ο在本實(shí)施例中，兩個(gè)具有時(shí)間差TD的信號(hào)A、B會(huì)進(jìn)入一連串具有時(shí)間差為ta-tb = Δ t的延遲單元Ta、Tb。隨著信號(hào)A、B在游標(biāo)尺式延遲線路300中傳遞,兩者的
時(shí)間差會(huì)逐漸由TD縮短為T(mén)D-At、TD-2At.....TD-NAt等。因此，信號(hào)A會(huì)由領(lǐng)先信號(hào)
B，終至落后信號(hào)B。假設(shè)信號(hào)A在經(jīng)過(guò)量化單元STG〈I> (未示出)后落后信號(hào)B，則在信號(hào)
A仍領(lǐng)先信號(hào)B時(shí)，量化單元STG〈0>、STG〈1>.....STG〈I>的D型正反器會(huì)取樣到例如是I
的量化數(shù)據(jù)Q〈0>、Q〈1>.....Q<I> (未示出)，并由D型正反器對(duì)應(yīng)的Q端輸出。接著，在信 號(hào)A落后信號(hào)B時(shí)，量化單元STG〈I+1> (未示出)、STG〈I+2> (未示出)、· . ·、STG〈N>的D型正反器會(huì)取樣到例如是O的量化數(shù)據(jù)Q〈I+1>(未示出)、Q〈I+2>(未示出)、· · ·、Q〈N>,并由D型正反器對(duì)應(yīng)的Q端輸出。因此，本實(shí)施例的測(cè)試單元124采用游標(biāo)尺式延遲線路300，可將兩信號(hào)的邊緣時(shí)序信息量化，以對(duì)該等信號(hào)進(jìn)行后續(xù)的偏離測(cè)試、抖動(dòng)測(cè)試、或設(shè)定及保持時(shí)間測(cè)試。在本實(shí)施例中，測(cè)試單元124包括偏離測(cè)試單元124a、抖動(dòng)測(cè)試單元124b以及設(shè)定及保持時(shí)間測(cè)試單元124c，以分別對(duì)待測(cè)芯片110進(jìn)行偏離測(cè)試、抖動(dòng)測(cè)試以及設(shè)定及保持時(shí)間測(cè)試。進(jìn)一步而言，圖4為圖2的偏離測(cè)試單元內(nèi)部的功能方框示意圖。圖5為圖4的偏離測(cè)試單元各信號(hào)的時(shí)序圖。請(qǐng)參考圖4至圖5，本實(shí)施的偏離測(cè)試單元124a包括一第一偏離測(cè)試通道400a以及一第二偏離測(cè)試通道400b。在本實(shí)施例中，待測(cè)芯片110的測(cè)試輸出數(shù)據(jù)包括一第一信號(hào)SI以及一第二信號(hào)S2。為了符合實(shí)際的測(cè)試需求,本實(shí)施的偏離測(cè)試單元124a配置了兩個(gè)用以測(cè)試不同信號(hào)時(shí)序態(tài)樣的測(cè)試通道。亦即，第一偏離測(cè)試通道400a適于測(cè)試第一信號(hào)SI領(lǐng)先第二信號(hào)S2的時(shí)序態(tài)樣，用以對(duì)第二信號(hào)S2及領(lǐng)先第二信號(hào)的第一信號(hào)SI進(jìn)行偏離測(cè)試。第二偏離測(cè)試通道400b適于測(cè)試第二信號(hào)S2領(lǐng)先第一信號(hào)SI的時(shí)序態(tài)樣，用以對(duì)第一信號(hào)SI及領(lǐng)先第一信號(hào)的第二信號(hào)S2進(jìn)行偏離測(cè)試。第一偏離測(cè)試通道400a包括一偏離取樣單元410a、一延遲線路單元420a、一暫存單元430a以及一控制單元440a?？刂茊卧?40a提供偏離取樣單元410a、延遲線路單元420a及暫存單元430a —操作時(shí)序。一般而言，偏離測(cè)試單元124a經(jīng)由其輸入放大器RX所接收的測(cè)試輸出數(shù)據(jù)是LVDS型態(tài)的第一信號(hào)SI及第二信號(hào)S2。在取樣使能信號(hào)EN_SAMPLE為高準(zhǔn)位期間，偏離取樣單元410a依據(jù)控制單元440a所提供操作時(shí)序選擇對(duì)第一信號(hào)SI及第二信號(hào)S2進(jìn)行偏離取樣操作，如圖5所示，以獲得偏離取樣后的第一信號(hào)SI，及第二信號(hào)S2’，進(jìn)而可獲得兩者間的信號(hào)偏離量Td。接著，延遲線路單元420a例如是利用圖3所示的游標(biāo)尺式延遲線路的概念，對(duì)取樣后的第一信號(hào)SI’及第二信號(hào)S2’進(jìn)行量化，并將量化結(jié)果儲(chǔ)存在暫存單元430a。之后，暫存單元430a再輸出累積的多筆量化結(jié)果至判斷單元126作為測(cè)試結(jié)果，以進(jìn)行數(shù)字信號(hào)處理。繼之，判斷單元126會(huì)判斷測(cè)試結(jié)果是否在一預(yù)設(shè)范圍內(nèi)。若測(cè)試結(jié)果在預(yù)設(shè)的標(biāo)準(zhǔn)范圍內(nèi)，判斷單元126會(huì)輸出通過(guò)的信號(hào)至測(cè)試機(jī)臺(tái)130 ;反之，若測(cè)試結(jié)果不在預(yù)設(shè)的標(biāo)準(zhǔn)范圍內(nèi)，判斷單元126會(huì)輸出不通過(guò)的信號(hào)至測(cè)試機(jī)臺(tái)130。另外，為了增加量測(cè)的準(zhǔn)確性，判斷單元126可依據(jù)設(shè)計(jì)需求，對(duì)多筆測(cè)試結(jié)果進(jìn)行累加、平均等運(yùn)算，并輸出平均或累加后的信號(hào)偏離量，以供測(cè)試者作參考。另外，時(shí)序信號(hào)DIVX系作為輸出測(cè)試結(jié)果的選通(strobe)時(shí)序。在本實(shí)施例中，時(shí)序信號(hào)DIVX例如是將系統(tǒng)時(shí)脈除頻128而得。在本實(shí)施例中，圖4所例示說(shuō)明者是第一信號(hào)SI領(lǐng)先第二信號(hào)S2的時(shí)序態(tài)樣，且第一偏離測(cè)試通道400a適于測(cè)試此種時(shí)序態(tài)樣的信號(hào)偏離量。與第一偏離測(cè)試通道400a不同的是，第二偏離測(cè)試通道400b適于測(cè)試第二信號(hào)S2領(lǐng)先第一信號(hào)SI的時(shí)序態(tài)樣的信號(hào)偏離量。類(lèi)似地，在本實(shí)施例中，第二偏離測(cè)試通道400b包括一偏離取樣單元410b、一延遲線路單元420b、一暫存單元430b以及一控制單元440b。任何所屬技術(shù)領(lǐng)域中的普通技術(shù)人員依據(jù)上述第一偏離測(cè)試通道400a的例示說(shuō)明當(dāng)可類(lèi)推第二偏離測(cè)試通道400b于測(cè)試第一信號(hào)SI及第二信號(hào)S2的信號(hào)偏離時(shí)的操作，在此便不再贅述。圖6為圖2的抖動(dòng)測(cè)試單元內(nèi)部的功能方框示意圖。圖7為圖6的抖動(dòng)測(cè)試單元各信號(hào)的時(shí)序圖。請(qǐng)參考圖6至圖7，本實(shí)施的抖動(dòng)測(cè)試單元124b包括一周期取樣單元610、一延遲線路單元620、一暫存單元630以及一控制單元640。控制單元640提供一操作時(shí)序至周期取樣單元610、延遲線路單元620及暫存單元630。 在本實(shí)施例中，待測(cè)芯片110的測(cè)試輸出數(shù)據(jù)包括一第三信號(hào)S3，其例如是系統(tǒng)時(shí)脈MCLK。因此，周期取樣單元610選擇對(duì)第三信號(hào)S3進(jìn)行一周期取樣操作，以獲得取樣后的第三信號(hào)S3’，其包括周期邊緣信號(hào)Cl、C2。藉此，周期取樣單元610可獲得第三信號(hào)S3的抖動(dòng)態(tài)樣。一般而言,信號(hào)的抖動(dòng)態(tài)樣可分為周期抖動(dòng)(period jitter)及相對(duì)周期抖動(dòng)(cycle-to-cycle jitter)。在本實(shí)施例中，只要獲得取樣后的第三信號(hào)S3’，周期取樣單元610可依據(jù)設(shè)計(jì)需求，基于不同抖動(dòng)態(tài)樣的定義而計(jì)算出第三信號(hào)S3的周期抖動(dòng)及相對(duì)周期抖動(dòng)。接著，延遲線路單元620對(duì)取樣后的第三信號(hào)S3’進(jìn)行量化，并將量化結(jié)果儲(chǔ)存在暫存單元630。之后，暫存單元630再輸出累積的多筆量化結(jié)果至判斷單元126作為測(cè)試結(jié)果，以進(jìn)行數(shù)字信號(hào)處理。判斷單元126會(huì)判斷測(cè)試結(jié)果是否在一預(yù)設(shè)范圍內(nèi)。若測(cè)試結(jié)果在預(yù)設(shè)的標(biāo)準(zhǔn)范圍內(nèi)，判斷單元126會(huì)輸出通過(guò)的信號(hào)至測(cè)試機(jī)臺(tái)130 ;反之，若測(cè)試結(jié)果不在預(yù)設(shè)的標(biāo)準(zhǔn)范圍內(nèi)，判斷單元126會(huì)輸出不通過(guò)的信號(hào)至測(cè)試機(jī)臺(tái)130。同樣地，為了增加量測(cè)的準(zhǔn)確性，判斷單元126可依據(jù)設(shè)計(jì)需求，對(duì)多筆測(cè)試結(jié)果進(jìn)行累加、平均等運(yùn)算，并輸出平均或累加后的周期抖動(dòng)量，以供測(cè)試者作參考。圖8為圖2的抖動(dòng)測(cè)試單元內(nèi)部的功能方框示意圖。圖9A為圖8的第四信號(hào)及第五信號(hào)的時(shí)序圖。圖9B為圖8的第四信號(hào)、第五信號(hào)及其反向信號(hào)的信號(hào)態(tài)樣。請(qǐng)參考圖8至圖9B,本實(shí)施的抖動(dòng)測(cè)試單元124b包括一邊緣取樣單元810、一延遲線路單元820、一暫存單元830以及一控制單元840?？刂茊卧?40提供邊緣取樣單元810、延遲線路單元820及暫存單元830 —操作時(shí)序。在本實(shí)施例中，待測(cè)芯片110的測(cè)試輸出數(shù)據(jù)包括一第四信號(hào)S4及一第五信號(hào)S5，其例如分別是數(shù)據(jù)信號(hào)DATA及系統(tǒng)時(shí)脈MCLK。因此，邊緣取樣單元810選擇對(duì)第四信號(hào)S4及第五信號(hào)S5進(jìn)行一邊緣取樣操作，以獲得第四信號(hào)S4的上升緣I、V及下降緣III以及第五信號(hào)S5的上升緣II及下降緣IV。藉此，邊緣取樣單元810可獲得第四信號(hào)S4及第五信號(hào)S5之間的設(shè)定時(shí)間Tset K、Tset f及保持時(shí)間Tmi K、Thld f,如圖9Α所示。詳細(xì)而言,在本實(shí)施例中，假設(shè)第四信號(hào)S4及第五信號(hào)S5的信號(hào)態(tài)樣皆為1010,如圖9Β所示。邊緣取樣單元810可針對(duì)信號(hào)態(tài)樣為1010的第四信號(hào)S4及第五信號(hào)S5進(jìn)行邊緣取樣操作，而得到第四信號(hào)S4的上升緣I及第五信號(hào)S5的上升緣II，進(jìn)而獲得兩者間的設(shè)定時(shí)間Tset κ。然而，若邊緣取樣單元810欲獲得第四信號(hào)S4及第五信號(hào)S5的保持時(shí)間THU)—κ，則邊緣取樣單元810須先將第四信號(hào)S4反向，并得到信號(hào)態(tài)樣為0101的反向第
四信號(hào)。接著，邊緣取樣單元810再對(duì)反向第四信號(hào)@及第五信號(hào)S5進(jìn)行邊緣取樣操
作，而得到反向第四信號(hào)§5的上升緣III’及第五信號(hào)S5的上升緣II，進(jìn)而獲得兩者間的保持時(shí)間THU)—κ。類(lèi)似地，若邊緣取樣單元810欲獲得第四信號(hào)S4及第五信號(hào)S5的設(shè)定時(shí)間TsetF，則邊緣取樣單元810須先將第四信號(hào)S4及第五信號(hào)S5反向，并得到信號(hào)態(tài)樣皆為0101
的反向第四信號(hào)@及反向第五信號(hào)^。接著，邊緣取樣單元810再對(duì)反向第四信號(hào)0及反向第五信號(hào)^進(jìn)行邊緣取樣操作，而得到反向第四信號(hào)@的上升緣III’及反向第五信號(hào)$的上升緣IV’，進(jìn)而獲得兩者間的設(shè)定時(shí)間Tset F。若邊緣取樣單元810欲獲得第四信號(hào)S4及第五信號(hào)S5的保持時(shí)間THU)—F,則邊緣取樣單兀810須先將第五信號(hào)S5反向，并得 到信號(hào)態(tài)樣為0101的反向第五信號(hào)^接著，邊緣取樣單元810再對(duì)第四信號(hào)S4及反向
O
第五信號(hào)g進(jìn)行邊緣取樣操作，而得到第四信號(hào)S4的±升緣V及反向第S信號(hào)升緣IV’，進(jìn)而獲得兩者間的保持時(shí)間THU) F。接著，延遲線路單元820對(duì)取樣后的第四信號(hào)S4及第五信號(hào)S5進(jìn)行量化，并將量化結(jié)果儲(chǔ)存在暫存單元830。之后，暫存單元830再輸出累積的多筆量化結(jié)果至判斷單元126作為測(cè)試結(jié)果，以進(jìn)行數(shù)字信號(hào)處理。判斷單元126會(huì)判斷測(cè)試結(jié)果是否在一預(yù)設(shè)范圍內(nèi)。若測(cè)試結(jié)果在預(yù)設(shè)的標(biāo)準(zhǔn)范圍內(nèi)，判斷單元126會(huì)輸出通過(guò)的信號(hào)至測(cè)試機(jī)臺(tái)130 ；反之，若測(cè)試結(jié)果不在預(yù)設(shè)的標(biāo)準(zhǔn)范圍內(nèi)，判斷單元126會(huì)輸出不通過(guò)的信號(hào)至測(cè)試機(jī)臺(tái)130。同樣地，為了增加量測(cè)的準(zhǔn)確性，判斷單元126可依據(jù)設(shè)計(jì)需求，對(duì)多筆測(cè)試結(jié)果進(jìn)行累加、平均等運(yùn)算，并輸出平均或累加后的設(shè)定時(shí)間Tset K、Tset f及保持時(shí)間Tmi K、Thld f,以供測(cè)試者作參考。綜上所述，在本發(fā)明的范例實(shí)施例中，芯片測(cè)試系統(tǒng)利用測(cè)試芯片針對(duì)待測(cè)芯片的偏離、抖動(dòng)以及設(shè)定及保持時(shí)間等信號(hào)特性作量測(cè)，可大幅降低量產(chǎn)成本，并提升量測(cè)精準(zhǔn)度。雖然本發(fā)明已以實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何所屬技術(shù)領(lǐng)域中的普通技術(shù)人員，當(dāng)可作些許更動(dòng)與潤(rùn)飾，而不脫離本發(fā)明的精神和范圍而不脫離本發(fā)明的精神和范圍。
權(quán)利要求
1.一種芯片測(cè)試系統(tǒng)，包括 一待測(cè)芯片，接收一測(cè)試輸入數(shù)據(jù)，并據(jù)此提供一測(cè)試輸出數(shù)據(jù)； 一測(cè)試芯片，藉由該測(cè)試輸入數(shù)據(jù)，對(duì)該待測(cè)芯片進(jìn)行一偏離測(cè)試、一抖動(dòng)測(cè)試以及一設(shè)定及保持時(shí)間測(cè)試三者至少其中之一，并判斷一測(cè)試結(jié)果是否在一預(yù)設(shè)范圍內(nèi)；以及一測(cè)試機(jī)臺(tái)，提供該測(cè)試輸入數(shù)據(jù)，并經(jīng)由該測(cè)試芯片將該測(cè)試輸入數(shù)據(jù)輸入至該待測(cè)芯片。
2.根據(jù)權(quán)利要求I所述的芯片測(cè)試系統(tǒng)，其中該測(cè)試芯片包括 一測(cè)試單元，對(duì)該待測(cè)芯片進(jìn)行該偏離測(cè)試、該抖動(dòng)測(cè)試以及該設(shè)定及保持時(shí)間測(cè)試三者至少其中之一；以及 一判斷單元，判斷該測(cè)試結(jié)果是否在該預(yù)設(shè)范圍內(nèi)。
3.根據(jù)權(quán)利要求2所述的芯片測(cè)試系統(tǒng),其中該測(cè)試輸出數(shù)據(jù)包括一第一信號(hào)以及一第二信號(hào)，該測(cè)試芯片包括一偏離測(cè)試單元，該偏離測(cè)試單元包括 一第一偏離測(cè)試通道，適于對(duì)該第二信號(hào)及領(lǐng)先該第二信號(hào)的該第一信號(hào)進(jìn)行該偏離測(cè)試；以及 一第二偏離測(cè)試通道，適于對(duì)該第一信號(hào)及領(lǐng)先該第一信號(hào)的該第二信號(hào)進(jìn)行該偏離測(cè)試。
4.根據(jù)權(quán)利要求3所述的芯片測(cè)試系統(tǒng)，其中該第一偏離測(cè)試通道及該第二偏離測(cè)試通道分別包括 一偏離取樣單元，對(duì)該第一信號(hào)及該第二信號(hào)進(jìn)行一偏離取樣操作，以獲得兩者間的信號(hào)偏離量； 一延遲線路單元，對(duì)取樣后的該第一信號(hào)及該第二信號(hào)進(jìn)行量化； 一暫存單元，儲(chǔ)存該延遲線路單元的一量化結(jié)果；以及 一控制單元，提供該偏離取樣單元、該延遲線路單元及該暫存單元一操作時(shí)序。
5.根據(jù)權(quán)利要求2所述的芯片測(cè)試系統(tǒng)，其中該測(cè)試輸出數(shù)據(jù)包括一第三信號(hào)，該測(cè)試芯片包括一抖動(dòng)測(cè)試單元，該抖動(dòng)測(cè)試單元包括 一周期取樣單元，對(duì)該第三信號(hào)進(jìn)行一周期取樣操作，以獲得該第三信號(hào)的至少一抖動(dòng)態(tài)樣，其中該至少一抖動(dòng)態(tài)樣包括一周期抖動(dòng)及一相對(duì)周期抖動(dòng)； 一延遲線路單元，對(duì)取樣后的該第三信號(hào)進(jìn)行量化； 一暫存單元，儲(chǔ)存該延遲線路單元的一量化結(jié)果；以及 一控制單元，提供該周期取樣單元、該延遲線路單元及該暫存單元一操作時(shí)序。
6.根據(jù)權(quán)利要求2所述的芯片測(cè)試系統(tǒng)，其中該測(cè)試輸出數(shù)據(jù)包括一第四信號(hào)及一第五信號(hào)，該測(cè)試芯片包括一設(shè)定及保持時(shí)間測(cè)試單元，該設(shè)定及保持時(shí)間測(cè)試單元包括 一邊緣取樣單元，對(duì)該第四信號(hào)及該第五信號(hào)進(jìn)行一邊緣取樣操作，其中該邊緣取樣操作包括對(duì)該第四信號(hào)及該第五信號(hào)的上升緣及下降緣進(jìn)行取樣，以獲得該第四信號(hào)及該第五信號(hào)之間的一設(shè)定時(shí)間及一保持時(shí)間； 一延遲線路單元，對(duì)取樣后的該第四信號(hào)及該第五信號(hào)進(jìn)行量化； 一暫存單元，儲(chǔ)存該延遲線路單元的一量化結(jié)果；以及 一控制單元，提供該邊緣取樣單元、該延遲線路單元及該暫存單元一操作時(shí)序。
7.—種測(cè)試芯片,適于測(cè)試一芯片測(cè)試系統(tǒng)中的一待測(cè)芯片，該測(cè)試芯片包括一測(cè)試單元，對(duì)該待測(cè)芯片進(jìn)行一偏離測(cè)試、一抖動(dòng)測(cè)試以及一設(shè)定及保持時(shí)間測(cè)試三者至少其中之一；以及 一判斷單元，判斷該測(cè)試結(jié)果是否在該預(yù)設(shè)范圍內(nèi)。
8.根據(jù)權(quán)利要求7所述的測(cè)試芯片，其中該待測(cè)芯片接收一測(cè)試輸入數(shù)據(jù)，并據(jù)此提供一測(cè)試輸出數(shù)據(jù)，該測(cè)試輸出數(shù)據(jù)包括一第一信號(hào)以及一第二信號(hào)，該測(cè)試芯片包括一偏離測(cè)試單元，該偏離測(cè)試單元包括 一第一偏離測(cè)試通道，適于對(duì)該第二信號(hào)及領(lǐng)先該第二信號(hào)的該第一信號(hào)進(jìn)行該偏離測(cè)試；以及 一第二偏離測(cè)試通道，適于對(duì)該第一信號(hào)及領(lǐng)先該第一信號(hào)的該第二信號(hào)進(jìn)行該偏離測(cè)試。
9.根據(jù)權(quán)利要求8所述的測(cè)試芯片，其中該第一偏離測(cè)試通道及該第二偏離測(cè)試通道分別包括 一偏離取樣單元，對(duì)該第一信號(hào)及該第二信號(hào)進(jìn)行一偏離取樣操作，以獲得兩者間的信號(hào)偏離量； 一延遲線路單元，對(duì)取樣后的該第一信號(hào)及該第二信號(hào)進(jìn)行量化； 一暫存單元，儲(chǔ)存該延遲線路單元的一量化結(jié)果；以及 一控制單元，提供該偏離取樣單元、該延遲線路單元及該暫存單元一操作時(shí)序。
10.根據(jù)權(quán)利要求8所述的測(cè)試芯片，其中該測(cè)試輸出數(shù)據(jù)包括一第三信號(hào)，該測(cè)試芯片包括一抖動(dòng)測(cè)試單元，該抖動(dòng)測(cè)試單元包括 一周期取樣單元，對(duì)該第三信號(hào)進(jìn)行一周期取樣操作，以獲得該第三信號(hào)的至少一抖動(dòng)態(tài)樣，其中該至少一抖動(dòng)態(tài)樣包括一周期抖動(dòng)及一相對(duì)周期抖動(dòng)； 一延遲線路單元，對(duì)取樣后的該第三信號(hào)進(jìn)行量化； 一暫存單元，儲(chǔ)存該延遲線路單元的一量化結(jié)果；以及 一控制單元，提供該周期取樣單元、該延遲線路單元及該暫存單元一操作時(shí)序。
11.根據(jù)權(quán)利要求8所述的測(cè)試芯片，其中該測(cè)試輸出數(shù)據(jù)包括一第四信號(hào)及一第五信號(hào)，該測(cè)試芯片包括一設(shè)定及保持時(shí)間測(cè)試單元，該設(shè)定及保持時(shí)間測(cè)試單元包括 一邊緣取樣單元，對(duì)該第四信號(hào)及該第五信號(hào)進(jìn)行一邊緣取樣操作，其中該邊緣取樣操作包括對(duì)該第四信號(hào)及該第五信號(hào)的上升緣及下降緣進(jìn)行取樣，以獲得該第四信號(hào)及該第五信號(hào)之間的一設(shè)定時(shí)間及一保持時(shí)間； 一延遲線路單元，對(duì)取樣后的該第四信號(hào)及該第五信號(hào)進(jìn)行量化； 一暫存單元，儲(chǔ)存該延遲線路單元的一量化結(jié)果；以及 一控制單元，提供該邊緣取樣單元、該延遲線路單元及該暫存單元一操作時(shí)序。
全文摘要
一種測(cè)試芯片及其芯片測(cè)試系統(tǒng)，芯片測(cè)試系統(tǒng)包括一待測(cè)芯片、一測(cè)試芯片以及一測(cè)試機(jī)臺(tái)。待測(cè)芯片接收一測(cè)試輸入數(shù)據(jù)，并據(jù)此提供一測(cè)試輸出數(shù)據(jù)。測(cè)試芯片，藉由測(cè)試輸入數(shù)據(jù)，對(duì)待測(cè)芯片進(jìn)行一偏離測(cè)試、一抖動(dòng)測(cè)試以及一設(shè)定及保持時(shí)間測(cè)試三者至少其中之一，并判斷一測(cè)試結(jié)果是否在一預(yù)設(shè)范圍內(nèi)。測(cè)試機(jī)臺(tái)提供測(cè)試輸入數(shù)據(jù)，經(jīng)由測(cè)試芯片將測(cè)試輸入數(shù)據(jù)輸入至待測(cè)芯片。
文檔編號(hào)G01R31/28GK102788947SQ20111012708
公開(kāi)日2012年11月21日 申請(qǐng)日期2011年5月17日 優(yōu)先權(quán)日2011年5月17日
發(fā)明者羅仁鴻 申請(qǐng)人:聯(lián)詠科技股份有限公司