專(zhuān)利名稱(chēng)：檢查裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及檢查裝置和方法，特別是涉及用于檢查在施加直流電壓時(shí)對(duì)邏輯電路進(jìn)行初始化用的上電復(fù)位電路的工作狀態(tài)的檢查電路和檢查方法。
背景技術(shù)：
已知具有閂鎖電路、觸發(fā)器(flip-flop)等的半導(dǎo)體集成電路，在作為電源電壓施加直流電壓時(shí)(上電時(shí))輸出的信號(hào)的邏輯值不固定。因此，為了使作為在施加直流電壓時(shí)輸出的信號(hào)的邏輯值總是取得預(yù)定值(復(fù)位后的值)，在半導(dǎo)體集成電路中設(shè)置有上電復(fù)位電路(以下，稱(chēng)為“P0R電路”)(例如，參照專(zhuān)利文獻(xiàn)1)。為了提高半導(dǎo)體集成電路的可靠性，檢查POR電路是否正常地發(fā)揮功能也非常重要。圖5示出了現(xiàn)有的檢查裝置50的一個(gè)例子。如同圖所示，檢查裝置50構(gòu)成為包含半導(dǎo)體集成電路100的部分結(jié)構(gòu)要素、控制裝置122以及測(cè)試器124。半導(dǎo)體集成電路 100構(gòu)成為包含P0R電路102，具備電壓施加端子102A、接地端子102B以及輸出端子102C ； 內(nèi)部邏輯電路104，具備輸入端子104A以及輸出端子104B ；測(cè)試信號(hào)產(chǎn)生電路106，具備輸入端子106A以及輸出端子106B ；作為多路復(fù)用器(multiplexer)的選擇器電路116，具備 AND電路110、112以及OR電路114 ；外部輸入端子118 ；以及外部輸出端子120。再有，對(duì)檢查裝置50以及半導(dǎo)體集成電路100施加作為電源電壓的直流電壓VDD。POR電路102用于在對(duì)半導(dǎo)體集成電路100施加直流電壓VDD時(shí)對(duì)內(nèi)部邏輯電路 104進(jìn)行初始化(以下，稱(chēng)為“復(fù)位”)，輸出端子102C經(jīng)由信號(hào)線A與內(nèi)部邏輯電路104的輸入端子104A連接，分別向電壓施加端子102A施加直流電壓VDD，向接地端子102B施加接地(GND)電壓。POR電路102為了對(duì)內(nèi)部邏輯電路104進(jìn)行復(fù)位，在作為直流電壓VDD的上升期間而預(yù)先確定的期間輸出低電平的復(fù)位信號(hào)，為了在直流電壓VDD的上升結(jié)束時(shí)，即， 在從施加直流電壓VDD起經(jīng)過(guò)了預(yù)先確定的期間時(shí)解除內(nèi)部邏輯電路104的復(fù)位狀態(tài)，利用直流電壓VDD的上升使該復(fù)位信號(hào)的信號(hào)電平從低電平上升到高電平(使其轉(zhuǎn)變)。在測(cè)試信號(hào)產(chǎn)生電路106中，輸入端子106A與外部輸入端子118連接，在直流電壓VDD的上升停止時(shí)，即，在經(jīng)過(guò)了作為直流電壓VDD的上升期間而預(yù)先確定的期間時(shí)，從輸出端子106B輸出預(yù)定信號(hào)電平的測(cè)試信號(hào)，并且固定該信號(hào)電平。選擇器電路116的AND電路110具備正邏輯輸入端子110A、負(fù)邏輯輸入端子IlOB 以及輸出端子110C，正邏輯輸入端子IlOA經(jīng)由信號(hào)線B與內(nèi)部邏輯電路104的輸出端子 104B連接，負(fù)邏輯輸入端子IlOB經(jīng)由信號(hào)線C與測(cè)試信號(hào)產(chǎn)生電路106的輸出端子106B 連接。此外，選擇器電路116的AND電路112具備正邏輯輸入端子112A、112B以及輸出端子112C，正邏輯輸入端子112A與信號(hào)線A連接，正邏輯輸入端子112B與信號(hào)線C連接。進(jìn)而，選擇器電路116的OR電路114具備正邏輯輸入端子114A、114B以及輸出端子114C，正邏輯輸入端子114A與AND電路110的輸出端子IlOC連接，正邏輯輸入端子114B與AND電路112的輸出端子112C連接，輸出端子114C經(jīng)由信號(hào)線D與外部輸出端子120連接。因此，選擇器電路116基于從測(cè)試信號(hào)產(chǎn)生電路106輸出的測(cè)試信號(hào)，向外部輸出端子120輸出與從內(nèi)部邏輯電路104輸入的信號(hào)以及從POR電路102輸入的信號(hào)的任一個(gè)相同電平的信號(hào)。在外部輸入端子118連接有控制裝置122?？刂蒲b置122控制半導(dǎo)體集成電路100 的工作，在直流電壓VDD的上升結(jié)束時(shí)，經(jīng)由外部輸入端子118向測(cè)試信號(hào)產(chǎn)生電路106輸出對(duì)測(cè)試信號(hào)的輸出開(kāi)始進(jìn)行指示的指示信號(hào)。與此相應(yīng)地，測(cè)試信號(hào)產(chǎn)生電路106產(chǎn)生預(yù)定信號(hào)電平的測(cè)試信號(hào)，從輸出端子106B輸出。在外部輸出端子120連接有測(cè)試器124的輸入端子。測(cè)試器IM根據(jù)經(jīng)由外部輸出端子120從選擇器電路116輸入的信號(hào)的邏輯值，檢查POR電路102是否正常地發(fā)揮功能。圖6示出了在對(duì)檢查裝置50以及半導(dǎo)體集成電路100施加直流電壓VDD時(shí)的信號(hào)線A D的信號(hào)電平的轉(zhuǎn)變狀態(tài)。如同圖的信號(hào)線A的時(shí)間圖所示那樣，當(dāng)開(kāi)始施加直流電壓VDD時(shí)，POR電路102開(kāi)始輸出低電平的復(fù)位信號(hào)。與此相應(yīng)地，從內(nèi)部邏輯電路104 輸出的信號(hào)的信號(hào)電平如同圖的信號(hào)線B的時(shí)間圖所示那樣為高電平或低電平。此時(shí)，選擇器電路116輸出表示從內(nèi)部邏輯電路104輸入的信號(hào)和對(duì)從測(cè)試信號(hào)產(chǎn)生電路106輸入的低電平信號(hào)進(jìn)行反轉(zhuǎn)后的高電平信號(hào)的邏輯積、與從POR電路102輸入的復(fù)位信號(hào)和從測(cè)試信號(hào)產(chǎn)生電路106輸入的低電平信號(hào)的邏輯積的邏輯和的信號(hào)。再有，在同圖的信號(hào)線D的時(shí)間圖中示出了輸出低電平信號(hào)的狀態(tài)的一個(gè)例子。另一方面，當(dāng)利用直流電壓VDD的上升，如同圖的信號(hào)線A的時(shí)間圖所示那樣，復(fù)位信號(hào)的信號(hào)電平上升到高電平時(shí)，與此同步地，測(cè)試信號(hào)產(chǎn)生電路106按照控制裝置122 的指示，輸出測(cè)試信號(hào)。此時(shí)，選擇器電路116輸出表示從內(nèi)部邏輯電路104輸入的信號(hào)和對(duì)從測(cè)試信號(hào)產(chǎn)生電路106輸入的高電平測(cè)試信號(hào)進(jìn)行反轉(zhuǎn)后的低電平信號(hào)的邏輯積、與從POR電路102輸入的復(fù)位解除信號(hào)和從測(cè)試信號(hào)產(chǎn)生電路106輸入的測(cè)試信號(hào)的邏輯積的邏輯和的信號(hào)，即，輸出如同圖的信號(hào)線D所示那樣的H信號(hào)。而且，測(cè)試器IM在直流電壓VDD的上升期間從半導(dǎo)體集成電路100輸入的信號(hào)為低電平信號(hào)、在直流電壓VDD的上升期間經(jīng)過(guò)后從半導(dǎo)體集成電路100輸入的信號(hào)為高電平信號(hào)的情況下，判定為POR電路102正常地發(fā)揮功能?？墒?，作為檢查對(duì)象電路的POR電路102也是構(gòu)成為包含作為電阻體(R)而發(fā)揮功能的P溝道型MOS晶體管以及作為電容性元件(C)而發(fā)揮功能的N溝道型MOS晶體管的電路。因此，起因于構(gòu)成為包含P溝道型MOS晶體管以及N溝道型MOS晶體管的RC電路的時(shí)間常數(shù)，在復(fù)位信號(hào)的信號(hào)電平到達(dá)預(yù)定電平的期間會(huì)產(chǎn)生坡度小的上升部分。這在如上述檢查那樣根據(jù)從半導(dǎo)體集成電路100輸出的信號(hào)的邏輯值來(lái)判斷POR電路102是否正常地發(fā)揮功能的情況下是不優(yōu)選的。而且，由于RC電路的時(shí)間常數(shù)根據(jù)每個(gè)POR電路102 的設(shè)置環(huán)境、隨時(shí)間惡化的程度而變化，所以難以特別指定從施加直流電壓VDD起在哪個(gè)時(shí)刻輸出復(fù)位解除信號(hào)。因此，以往通過(guò)一邊按照預(yù)定的測(cè)試程序使直流電壓VDD的電壓值呈階梯狀地上升一邊監(jiān)視從輸出端子114C輸出的信號(hào)，從而檢查POR電路102的功能?，F(xiàn)有技術(shù)文獻(xiàn)專(zhuān)利文獻(xiàn)
專(zhuān)利文獻(xiàn)1 日本特開(kāi)2008 - 17101號(hào)公報(bào)。可是，上述的一邊使直流電壓VDD的電壓值呈階梯狀地上升一邊進(jìn)行監(jiān)視的檢查方法僅在直流電壓VDD的上升期間長(zhǎng)的情況下(例如在ms級(jí)以上的情況下)才能使用，在直流電壓VDD的上升期間短(μ s級(jí))的情況下，由于測(cè)試器124的工作時(shí)間的制約，所以存在難以進(jìn)行檢查的問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述問(wèn)題而做成的，其目的在于提供一種盡管在電源電壓的上升期間也能夠?qū)z查對(duì)象電路是否正常地發(fā)揮功能高精度地進(jìn)行檢查的檢查裝置和方法。為了達(dá)到上述目的，方案1所述的檢查裝置構(gòu)成為包含觸發(fā)輸出單元，輸出觸發(fā)信號(hào)；信號(hào)輸出單元，具備第一端子，與在被施加直流電壓時(shí)輸出第一電平轉(zhuǎn)變信號(hào)的檢查對(duì)象電路的輸出端子連接，所述第一電平轉(zhuǎn)變信號(hào)是表示用于對(duì)邏輯電路進(jìn)行初始化的電平的初始化電平利用該直流電壓的上升轉(zhuǎn)變成表示用于解除該邏輯電路的初始化狀態(tài)的電平的初始化解除電平的信號(hào)；第二端子，與所述觸發(fā)輸出單元的輸出端子連接；以及第三端子，與所述邏輯電路的輸入端子連接，所述信號(hào)輸出單元根據(jù)從所述檢查對(duì)象電路的輸出端子輸入到所述第一端子的所述初始化電平的所述第一電平轉(zhuǎn)變信號(hào)，從所述第三端子以與所述初始化電平相同電平的初始化執(zhí)行電平進(jìn)行輸出，根據(jù)從所述觸發(fā)輸出單元的輸出端子輸入到所述第二端子的所述觸發(fā)信號(hào)，輸出該初始化執(zhí)行電平轉(zhuǎn)變成與所述初始化解除電平相同電平的解除執(zhí)行電平的第二電平轉(zhuǎn)變信號(hào)；以及判定單元，通過(guò)判定從所述信號(hào)輸出單元的第三端子輸出的信號(hào)是否為預(yù)先確定的電平，從而判定所述檢查對(duì)象電路是否正常地發(fā)揮功能。在方案1所述的檢查裝置中，通過(guò)觸發(fā)輸出單元輸出觸發(fā)信號(hào)，通過(guò)具備與在被施加直流電壓時(shí)輸出第一電平轉(zhuǎn)變信號(hào)(所述第一電平轉(zhuǎn)變信號(hào)是表示用于對(duì)邏輯電路進(jìn)行初始化的電平的初始化電平利用該直流電壓的上升轉(zhuǎn)變成表示用于解除該邏輯電路的初始化狀態(tài)的電平的初始化解除電平的信號(hào))的檢查對(duì)象電路的輸出端子連接的第一端子、與所述觸發(fā)輸出單元的輸出端子連接的第二端子、以及與所述邏輯電路的輸入端子連接的第三端子的信號(hào)輸出單元，根據(jù)從所述檢查對(duì)象電路的輸出端子輸入到所述第一端子的所述初始化電平的所述第一電平轉(zhuǎn)變信號(hào)，從所述第三端子以與所述初始化電平相同電平的初始化執(zhí)行電平進(jìn)行輸出，根據(jù)從所述觸發(fā)輸出單元的輸出端子輸入到所述第二端子的所述觸發(fā)信號(hào)，輸出該初始化執(zhí)行電平轉(zhuǎn)變成與所述初始化解除電平相同電平的解除執(zhí)行電平的第二電平轉(zhuǎn)變信號(hào)。而且，在方案1所述的檢查裝置中，通過(guò)由判定單元判定從所述信號(hào)輸出單元的第三端子輸出的信號(hào)是否為預(yù)先確定的電平，從而判定所述檢查對(duì)象電路是否正常地發(fā)揮功能。像這樣，在方案1所述的檢查裝置中，在從檢查對(duì)象電路的輸出端子輸出初始化電平的第一電平轉(zhuǎn)變信號(hào)時(shí)，從信號(hào)輸出單元以與初始化電平相同電平的初始化執(zhí)行電平進(jìn)行輸出，在從觸發(fā)輸出單元的輸出端子輸出觸發(fā)信號(hào)時(shí)，輸出初始化執(zhí)行電平轉(zhuǎn)變成與初始化解除電平相同電平的解除執(zhí)行電平的第二電平轉(zhuǎn)變信號(hào)，因此盡管在直流電壓的上升期間也能夠?qū)z查對(duì)象電路是否正常地發(fā)揮功能高精度地進(jìn)行檢查。再有，也可以是方案1所述的檢查裝置如方案2所述的發(fā)明那樣，構(gòu)成為還包含 輸出保持單元，在對(duì)所述檢查對(duì)象電路施加的所述直流電壓的上升結(jié)束時(shí)，輸出與所述初始化解除電平相同電平的控制信號(hào)，保持該控制信號(hào)的電平；以及選擇器，具備第一輸入端子，與所述信號(hào)輸出單元的第三端子連接；第二輸入端子，與所述邏輯電路的輸出端子連接；控制端子，與所述輸出保持單元的輸出端子連接；以及選擇器輸出端子，與所述判定單元的輸入端子連接，在從所述輸出保持單元的輸出端子向所述控制端子輸入所述控制信號(hào)的期間從所述第三端子向所述第一輸入端子輸入所述初始化執(zhí)行電平的所述第二電平轉(zhuǎn)變信號(hào)的情況下，從所述選擇器輸出端子輸出與該初始化執(zhí)行電平相同電平的信號(hào)，在從所述輸出保持單元的輸出端子向所述控制端子輸入所述控制信號(hào)的期間從所述第三端子向所述第一輸入端子輸入所述初始化解除電平的所述第一電平轉(zhuǎn)變信號(hào)的情況下，從所述選擇器輸出端子輸出與該初始化解除電平相同電平的信號(hào)，所述判定單元通過(guò)判定從所述選擇器輸出端子輸出的信號(hào)是否為所述預(yù)先確定的信號(hào)，從而判定所述檢查對(duì)象電路是否正常地發(fā)揮功能。由此，能一邊從邏輯電路輸出信號(hào)電平穩(wěn)定的信號(hào)，一邊對(duì)檢查對(duì)象電路是否正常地發(fā)揮功能高精度地進(jìn)行檢查。此外，也可以是方案2所述的檢查裝置如方案3所述的發(fā)明那樣，將所述初始化電平設(shè)為低電平，將所述初始化解除電平設(shè)為高電平，將所述選擇器設(shè)為從所述選擇器輸出端子輸出邏輯和信號(hào)的多路復(fù)用器，其中所述邏輯和信號(hào)表示從所述邏輯電路的輸出端子向所述第二輸入端子輸入的信號(hào)和對(duì)從所述輸出保持單元的輸出端子輸出的信號(hào)進(jìn)行反轉(zhuǎn)后的信號(hào)的邏輯積、與從所述信號(hào)輸出單元的所述第三端子向所述第一輸入端子輸入的信號(hào)和從所述輸出保持單元的輸出端子向所述控制端子輸入的信號(hào)的邏輯積的邏輯和。由此，能使從邏輯電路輸出的信號(hào)的信號(hào)電平穩(wěn)定，并且能對(duì)檢查對(duì)象電路是否正常地發(fā)揮功能高精度且容易地進(jìn)行檢查。此外，也可以是方案1 方案3的任一個(gè)所述的檢查裝置如方案4所述的發(fā)明那樣，所述觸發(fā)輸出單元在所述直流電壓的上升結(jié)束、且滿(mǎn)足了規(guī)定條件時(shí)，輸出所述觸發(fā)信號(hào)。由此，能高精度地特別指定初始化狀態(tài)被解除的時(shí)刻。此外，也可以是方案1 方案4的任一個(gè)所述的檢查裝置如方案5所述的發(fā)明那樣，將所述信號(hào)輸出單元設(shè)為D觸發(fā)器，其中所述D觸發(fā)器具備作為所述第一端子的R端子、作為所述第二端子的C端子、作為所述第三端子的Q端子、以及被施加所述直流電壓的 D端子。由此，能抑制電路規(guī)模的大型化。為了達(dá)到上述目的，方案6所述的檢查方法構(gòu)成為包含第一步驟，在被施加直流電壓時(shí)從檢查對(duì)象電路的輸出端子輸出第一電平轉(zhuǎn)變信號(hào)，所述第一電平轉(zhuǎn)變信號(hào)是表示用于對(duì)邏輯電路進(jìn)行初始化的電平的初始化電平利用該直流電壓的上升轉(zhuǎn)變成表示用于解除該邏輯電路的初始化狀態(tài)的電平的初始化解除電平的信號(hào)；第二步驟，從具備與檢查對(duì)象電路的輸出端子連接的第一端子、與輸出觸發(fā)信號(hào)的觸發(fā)輸出單元的輸出端子連接的第二端子、以及與所述邏輯電路的輸入端子連接的第三端子的信號(hào)輸出單元的該第三端子，根據(jù)通過(guò)所述第一步驟從所述檢查對(duì)象電路的輸出端子輸入到所述第一端子的所述初始化電平的所述第一電平轉(zhuǎn)變信號(hào)，以與所述初始化電平相同電平的初始化執(zhí)行電平輸出第二電平轉(zhuǎn)變信號(hào)；第三步驟，從所述觸發(fā)輸出單元的輸出端子輸出所述觸發(fā)信號(hào)；第四步驟，根據(jù)通過(guò)所述第三步驟從所述觸發(fā)輸出單元的輸出端子輸入到所述第二端子的所述觸發(fā)信號(hào)，通過(guò)所述第二步驟輸出的所述第二電平轉(zhuǎn)變信號(hào)的所述初始化執(zhí)行電平轉(zhuǎn)變成與所述初始化解除電平相同電平的解除執(zhí)行電平；以及第五步驟，通過(guò)由判定單元判定從所述信號(hào)輸出單元的第三端子輸出的信號(hào)是否為預(yù)先確定的電平，從而判定所述檢查對(duì)象電路是否正常地發(fā)揮功能。因此，方案6所述的檢查方法和方案1所述的檢查裝置同樣地進(jìn)行作用，因此盡管在直流電壓的上升期間也能夠?qū)z查對(duì)象電路是否正常地發(fā)揮功能高精度地進(jìn)行檢查。再有，也可以是方案6所述的檢查方法如方案7所述的發(fā)明那樣，構(gòu)成為還包含 第六步驟，通過(guò)輸出保持單元，在對(duì)所述檢查對(duì)象電路施加的所述直流電壓的上升結(jié)束時(shí)開(kāi)始輸出與所述初始化解除電平相同電平的控制信號(hào)；第七步驟，通過(guò)所述輸出保持單元保持該控制信號(hào)的電平；第八步驟，通過(guò)具備與所述信號(hào)輸出單元的第三端子連接的第一輸入端子、與所述邏輯電路的輸出端子連接的第二輸入端子、與所述輸出保持單元的輸出端子連接的控制端子、以及與所述判定單元的輸入端子連接的選擇器輸出端子的選擇器的該選擇器輸出端子，在從所述輸出保持單元的輸出端子向所述控制端子輸入所述控制信號(hào)的期間從所述第三端子向所述第一輸入端子輸入所述初始化執(zhí)行電平的所述第二電平轉(zhuǎn)變信號(hào)的情況下，從所述選擇器輸出端子輸出與該初始化執(zhí)行電平相同電平的信號(hào)；以及第九步驟，通過(guò)所述選擇器的所述選擇器輸出端子，在從所述輸出保持單元的輸出端子向所述控制端子輸入所述控制信號(hào)的期間從所述第三端子向所述第一輸入端子輸入所述初始化解除電平的所述第一電平轉(zhuǎn)變信號(hào)的情況下，從所述選擇器輸出端子輸出與該初始化解除電平相同電平的信號(hào)，在所述第五步驟中，通過(guò)由所述判定單元判定從所述選擇器輸出端子輸出的信號(hào)是否為所述預(yù)先確定的信號(hào)，從而判定所述檢查對(duì)象電路是否正常地發(fā)揮功能。由此，能一邊從邏輯電路輸出信號(hào)電平穩(wěn)定的信號(hào)，一邊對(duì)檢查對(duì)象電路是否正常地發(fā)揮功能高精度地進(jìn)行檢查。再有，也可以是方案7所述的檢查方法如方案8所述的發(fā)明那樣，將所述初始化電平設(shè)為低電平，將所述初始化解除電平設(shè)為高電平，將所述選擇器設(shè)為從所述選擇器輸出端子輸出邏輯和信號(hào)的多路復(fù)用器，其中所述邏輯和信號(hào)表示從所述邏輯電路的輸出端子向所述第二輸入端子輸入的信號(hào)和對(duì)從所述輸出保持單元的輸出端子輸出的信號(hào)進(jìn)行反轉(zhuǎn)后的信號(hào)的邏輯積、與從所述信號(hào)輸出單元的所述第三端子向所述第一輸入端子輸入的信號(hào)和從所述輸出保持單元的輸出端子向所述控制端子輸入的信號(hào)的邏輯積的邏輯和。由此，能使從邏輯電路輸出的信號(hào)的信號(hào)電平穩(wěn)定，并且能對(duì)檢查對(duì)象電路是否正常地發(fā)揮功能高精度且容易地進(jìn)行檢查。此外，也可以是方案6 8的任一個(gè)所述的檢查方法如方案9所述的發(fā)明那樣，所述觸發(fā)輸出單元在所述直流電壓的上升結(jié)束、且滿(mǎn)足了規(guī)定條件時(shí)，輸出所述觸發(fā)信號(hào)。由此，能高精度地特別指定初始化狀態(tài)被解除的時(shí)刻。進(jìn)而，也可以是方案6 9的任一個(gè)所述的檢查方法如方案11所述的發(fā)明那樣， 將所述信號(hào)輸出單元設(shè)為D觸發(fā)器，其中所述D觸發(fā)器具備作為所述第一端子的R端子、 作為所述第二端子的C端子、作為所述第三端子的Q端子、以及被施加所述直流電壓的D端子。由此，能抑制電路規(guī)模的大型化。根據(jù)本發(fā)明，能得到盡管在電源電壓的上升期間也能夠高精度地檢查上電復(fù)位電路是否正常地發(fā)揮功能的效果。


圖1是表示實(shí)施方式的檢查裝置的一個(gè)例子的結(jié)構(gòu)圖。圖2是表示實(shí)施方式的復(fù)位控制電路以及其周邊結(jié)構(gòu)的結(jié)構(gòu)圖。圖3是表示實(shí)施方式的檢查裝置的工作定時(shí)的時(shí)間圖。圖4是表示實(shí)施方式的檢查裝置的變形例的結(jié)構(gòu)圖。圖5是表示現(xiàn)有的檢查裝置的一個(gè)例子的結(jié)構(gòu)圖。圖6是表示現(xiàn)有的檢查裝置的工作定時(shí)的時(shí)間圖。
具體實(shí)施例方式下面，參照附圖，針對(duì)用于實(shí)施本發(fā)明的方式的一個(gè)例子詳細(xì)地進(jìn)行說(shuō)明。圖1示出了本實(shí)施方式的檢查裝置10的結(jié)構(gòu)的一個(gè)例子。如同圖所示，本實(shí)施方式的檢查裝置10 的結(jié)構(gòu)與圖5中示出的檢查裝置50的結(jié)構(gòu)相比，不同之處僅在于，取代控制裝置122而應(yīng)用控制裝置18這一點(diǎn)、以及對(duì)通過(guò)在圖5示出的半導(dǎo)體集成電路100中新內(nèi)置復(fù)位控制電路14和觸發(fā)輸入端子16而構(gòu)成的半導(dǎo)體集成電路12進(jìn)行應(yīng)用這一點(diǎn)。因此，以下，針對(duì)和圖5中示出的檢查裝置50以及半導(dǎo)體集成電路100相同的構(gòu)件賦予相同的附圖標(biāo)記，并省略說(shuō)明。檢查裝置10構(gòu)成為包含半導(dǎo)體集成電路12的部分結(jié)構(gòu)要素、控制裝置18、以及測(cè)試器124。半導(dǎo)體集成電路12與圖5中示出的半導(dǎo)體集成電路100相比，不同之處在于， 在信號(hào)線A和AND電路112的正邏輯輸入端子112A的連接點(diǎn)與POR電路102的輸出端子 102C之間插入有復(fù)位控制電路14這一點(diǎn)、以及設(shè)置有觸發(fā)輸入端子16這一點(diǎn)。復(fù)位控制電路14生成與從POR電路102輸入的信號(hào)相同電平的信號(hào)，向內(nèi)部邏輯電路104以及選擇器電路116輸出，并具備第一輸入端子14A、第二輸入端子14B以及輸出端子14C。第一輸入端子14A與POR電路102的輸出端子102C連接，輸出端子14C經(jīng)由信號(hào)線F與內(nèi)部邏輯電路104的輸入端子104A連接。觸發(fā)輸入端子16經(jīng)由信號(hào)線E與復(fù)位控制電路14的第二輸入端子14B連接?？刂蒲b置18與圖5中示出的控制裝置122相比，不同之處在于，除了與外部輸入端子118還與觸發(fā)輸入端子16連接這一點(diǎn)、以及經(jīng)由觸發(fā)輸入端子16向復(fù)位控制電路14輸出觸發(fā)信號(hào)這一點(diǎn)。再有，在本實(shí)施方式的檢查裝置10中，作為觸發(fā)信號(hào)的信號(hào)電平而應(yīng)用高電平， 但針對(duì)一次檢查，該高電平觸發(fā)信號(hào)從電源電壓VDD的上升結(jié)束起以預(yù)定的定時(shí)被輸出一次即可。圖2示出了本實(shí)施方式的復(fù)位控制電路14的結(jié)構(gòu)的一個(gè)例子。如同圖所示，復(fù)位控制電路14構(gòu)成為包含D觸發(fā)器15。D觸發(fā)器15具備數(shù)據(jù)端子(D端子)，被施加直流電壓VDD;復(fù)位端子(R端子)，相當(dāng)于第一輸入端子14A;輸出端子(Q端子)，相當(dāng)于輸出端子14C ；以及時(shí)鐘端子(C端子)，相當(dāng)于第二輸入端子14B。接著，一邊參照?qǐng)D3 —邊對(duì)本實(shí)施方式的檢查裝置10的工作進(jìn)行說(shuō)明。再有，圖 3示出了在檢查裝置10以及半導(dǎo)體集成電路12的電源被接入時(shí)的信號(hào)線A F的信號(hào)電平的轉(zhuǎn)變狀態(tài)。如同圖所示，當(dāng)開(kāi)始施加直流電壓VDD時(shí)，POR電路102開(kāi)始輸出如同圖的信號(hào)線 A的時(shí)間圖所示那樣的低電平(初始化電平)的第一電平轉(zhuǎn)變信號(hào)。與此相應(yīng)地，復(fù)位控制電路14輸出如同圖的信號(hào)線F的時(shí)間圖所示那樣的低電平的(初始化執(zhí)行電平)的第二電平轉(zhuǎn)變信號(hào)。由此，內(nèi)部邏輯電路104成為復(fù)位狀態(tài)，如同圖的信號(hào)線B的時(shí)間圖所示那樣輸出高電平信號(hào)或低電平信號(hào)。而且，選擇器電路116開(kāi)始輸出表示從內(nèi)部邏輯電路104輸入的信號(hào)和對(duì)從測(cè)試信號(hào)產(chǎn)生電路106輸入的低電平信號(hào)進(jìn)行反轉(zhuǎn)后的高電平信號(hào)的邏輯積、與從復(fù)位控制電路14輸入的低電平的第二電平轉(zhuǎn)變信號(hào)和從測(cè)試信號(hào)產(chǎn)生電路106 輸入的低電平信號(hào)的邏輯積的邏輯和的信號(hào)。再有，在同圖的信號(hào)線D的時(shí)間圖中例示有對(duì)信號(hào)線D傳播低電平信號(hào)的狀態(tài)。另一方面，當(dāng)利用直流電壓VDD的上升，如同圖的信號(hào)線A的時(shí)間圖所示那樣第一電平轉(zhuǎn)變信號(hào)的信號(hào)電平上升到高電平(初始化解除電平)起經(jīng)過(guò)預(yù)先確定的期間時(shí)，控制裝置18向復(fù)位控制電路14輸出高電平的觸發(fā)信號(hào)，并且向測(cè)試信號(hào)產(chǎn)生電路106輸出對(duì)測(cè)試信號(hào)的產(chǎn)生進(jìn)行指示的指示信號(hào)。當(dāng)復(fù)位控制電路14從控制裝置18被輸入觸發(fā)信號(hào)時(shí)，從復(fù)位控制電路14輸出如同圖的信號(hào)線F的時(shí)間圖所示那樣的高電平的第二電平轉(zhuǎn)變信號(hào)。由此，內(nèi)部邏輯電路104的復(fù)位狀態(tài)被解除。此外，測(cè)試信號(hào)產(chǎn)生電路106當(dāng)從控制裝置18被輸入指示信號(hào)時(shí)，輸出高電平的測(cè)試信號(hào)。此時(shí)，選擇器電路116開(kāi)始輸出表示從內(nèi)部邏輯電路104輸入的信號(hào)(高電平或低電平信號(hào))和對(duì)從測(cè)試信號(hào)產(chǎn)生電路106輸入的測(cè)試信號(hào)進(jìn)行反轉(zhuǎn)后的信號(hào)(低電平)的邏輯積、與從POR電路102輸入的第一電平轉(zhuǎn)變信號(hào)和從測(cè)試信號(hào)產(chǎn)生電路106輸入的測(cè)試信號(hào)的邏輯積的邏輯和的信號(hào)，即，開(kāi)始輸出如同圖的信號(hào)線D的時(shí)間圖所示那樣的高電平信號(hào)。而且，測(cè)試器IM在從直流電壓VDD的上升結(jié)束起到經(jīng)過(guò)預(yù)先確定的期間的期間從半導(dǎo)體集成電路12輸入的信號(hào)為低電平信號(hào)、從經(jīng)過(guò)預(yù)先確定的期間起從半導(dǎo)體集成電路12輸入的信號(hào)為高電平信號(hào)的情況下，判定為POR電路102正常地發(fā)揮功能，在這以外的情況下，即，在從直流電壓VDD的上升結(jié)束起到經(jīng)過(guò)預(yù)先確定的期間的期間從半導(dǎo)體集成電路12輸入的信號(hào)為高電平信號(hào)的情況下以及在從經(jīng)過(guò)預(yù)先確定的期間起從半導(dǎo)體集成電路12輸入的信號(hào)為低電平信號(hào)的情況下，判定為POR電路102未正常地發(fā)揮功能。像這樣，在本實(shí)施方式的檢查裝置10中，假設(shè)在直流電壓VDD的上升期間t短的情況下(例如，在μ s級(jí)的情況下)，也能以從直流電壓VDD的上升結(jié)束后到輸出觸發(fā)信號(hào)的期間t’的量較長(zhǎng)地確保測(cè)試器124的檢查時(shí)間，因此對(duì)從外部輸出端子120輸出的信號(hào)僅提供一次檢查即可。因此，不需要如現(xiàn)有方式那樣一邊呈階梯狀地細(xì)小地劃分直流電壓 VDD 一邊使其上升來(lái)進(jìn)行檢查，因此能大幅度地縮短檢查時(shí)間。此外，以往POR電路102的復(fù)位信號(hào)的上升速度起因于RC電路的時(shí)間常數(shù)而變遲，由此難以特別指定復(fù)位解除在哪個(gè)時(shí)刻開(kāi)始，但在本實(shí)施方式的檢查裝置10中，由于將相當(dāng)于第一電平轉(zhuǎn)變信號(hào)的信號(hào)電平(高電平)的信號(hào)電平的第二電平轉(zhuǎn)變信號(hào)作為檢查對(duì)象，所以能容易特別指定復(fù)位解除的開(kāi)始點(diǎn)。以上，詳細(xì)地進(jìn)行了說(shuō)明，根據(jù)本實(shí)施方式的檢查裝置10，由于具備作為觸發(fā)輸出單元的控制裝置18，輸出觸發(fā)信號(hào)；復(fù)位控制電路14，其具備作為第一端子的第一輸入端子14A，與POR電路102的輸出端子102C連接，其中所述POR電路102在被施加直流電壓VDD時(shí)輸出第一電平轉(zhuǎn)變信號(hào)，所述第一電平轉(zhuǎn)變信號(hào)是表示用于對(duì)作為邏輯電路的內(nèi)部邏輯電路104進(jìn)行復(fù)位的電平的低電平(初始化電平)利用直流電壓VDD的上升轉(zhuǎn)變成表示用于解除內(nèi)部邏輯電路104的復(fù)位狀態(tài)的電平的高電平(初始化解除電平)的信號(hào)；作為第二端子的第二輸入端子14B，與控制裝置18的輸出端子連接；以及作為第三端子的輸出端子14C，與內(nèi)部邏輯電路104的輸入端子104A連接，復(fù)位控制電路14根據(jù)從POR電路 102的輸出端子102C向第一輸入端子14A輸入的低電平的第一電平轉(zhuǎn)變信號(hào)，從輸出端子 14C以與低電平(初始化電平)相同電平的低電平(初始化執(zhí)行電平)進(jìn)行輸出，根據(jù)從控制裝置18的輸出端子向第二輸入端子14B輸入的觸發(fā)信號(hào)，從輸出端子14C輸出轉(zhuǎn)變成高電平(解除執(zhí)行電平)的第二電平轉(zhuǎn)變信號(hào)；以及測(cè)試器124，通過(guò)判定從復(fù)位控制電路14的輸出端子14C輸出的第二電平轉(zhuǎn)變信號(hào)是否為預(yù)先確定的電平，從而判定POR電路102是否正常地發(fā)揮功能，所以，盡管在直流電壓VDD的上升期間也能高精度地檢查POR電路102 是否正常地發(fā)揮功能。此外，根據(jù)本實(shí)施方式的檢查裝置10，由于構(gòu)成為還包含作為輸出保持單元的測(cè)試信號(hào)產(chǎn)生電路106，在對(duì)POR電路102施加的直流電壓VDD的上升結(jié)束時(shí)，開(kāi)始輸出作為與第一電平轉(zhuǎn)變信號(hào)相同電平的控制信號(hào)的測(cè)試信號(hào)，保持測(cè)試信號(hào)的電平；以及選擇器電路116，其具備作為第一輸入端子的正邏輯輸入端子112A，與復(fù)位控制電路14的輸出端子14C連接；作為第二輸入端子的正邏輯輸入端子110A，與內(nèi)部邏輯電路104的輸出端子104B連接；負(fù)邏輯輸入端子IlOB和正邏輯輸入端子112B，與測(cè)試信號(hào)產(chǎn)生電路106的輸出端子106B連接；以及輸出端子114C，與測(cè)試器IM的輸入端子連接，在從測(cè)試信號(hào)產(chǎn)生電路106的輸出端子106B向負(fù)邏輯輸入端子IlOB和正邏輯輸入端子112B輸入測(cè)試信號(hào)的期間從輸出端子14C向正邏輯輸入端子112A輸入低電平的第二電平轉(zhuǎn)變信號(hào)的情況下，從輸出端子114C輸出低電平的信號(hào)，在從測(cè)試信號(hào)產(chǎn)生電路106的輸出端子106B向負(fù)邏輯輸入端子IlOB和正邏輯輸入端子112B輸入測(cè)試信號(hào)的期間從輸出端子14C向正邏輯輸入端子112A輸入高電平的第一電平轉(zhuǎn)變信號(hào)的情況下，從輸出端子114C輸出與低電平的第一電平轉(zhuǎn)變信號(hào)相同電平的信號(hào)，測(cè)試器1 通過(guò)判定從輸出端子114C輸出的信號(hào)是否為預(yù)先確定的信號(hào)，從而判定POR電路102是否正常地發(fā)揮功能，所以，能夠一邊從內(nèi)部邏輯電路104輸出信號(hào)電平穩(wěn)定的信號(hào)一邊高精度地檢查POR電路102是否正常地發(fā)揮功能。此外，根據(jù)本實(shí)施方式的檢查裝置10，由于將復(fù)位信號(hào)的電平設(shè)為低電平，將復(fù)位解除信號(hào)的電平設(shè)為高電平，將選擇器電路116設(shè)為從輸出端子114C輸出邏輯和信號(hào)的多路復(fù)用器，其中所述邏輯和信號(hào)表示從內(nèi)部邏輯電路的輸出端子104B向正邏輯輸入端子 IlOA輸入的信號(hào)和對(duì)從測(cè)試信號(hào)產(chǎn)生電路106的輸出端子106B輸出的信號(hào)進(jìn)行反轉(zhuǎn)后的信號(hào)的邏輯積、與從復(fù)位控制電路14的輸出端子14C向正邏輯輸入端子112A輸入的信號(hào)和從測(cè)試信號(hào)產(chǎn)生電路106的輸出端子106B向負(fù)邏輯輸入端子IlOB以及正邏輯輸入端子 112B輸入的信號(hào)的邏輯積的邏輯和，所以能使從內(nèi)部邏輯電路104輸出的信號(hào)的信號(hào)電平穩(wěn)定，并且能高精度且容易地檢查POR電路102是否正常地發(fā)揮功能。此外，根據(jù)本實(shí)施方式的檢查裝置10，由于控制裝置18在從直流電壓VDD的上升結(jié)束起經(jīng)過(guò)了預(yù)先確定的期間時(shí)輸出觸發(fā)信號(hào)，所以能高精度地特別指定解除復(fù)位的時(shí)刻。進(jìn)而，根據(jù)本實(shí)施方式的檢查裝置10，由于將復(fù)位控制電路14設(shè)為D觸發(fā)器15， 其中所述D觸發(fā)器15具備作為第一輸入端子14A的R端子、作為第二輸入端子14B的C 端子、作為輸出端子14C的Q端子、以及被施加直流電壓VDD的D端子，所以能夠抑制電路規(guī)模的大型化。
再有，在本實(shí)施方式中，舉出在通過(guò)判定從選擇器電路116輸出的信號(hào)是否為預(yù)先確定的信號(hào)從而判定POR電路102是否正常地發(fā)揮功能的情況下的方式例進(jìn)行了說(shuō)明， 但不限于此，例如，直接監(jiān)視從復(fù)位控制電路14的輸出端子14C輸出的信號(hào)來(lái)判定POR電路102是否正常地發(fā)揮功能也可。在該情況下的一個(gè)例子在圖4中被示出。如同圖所示的檢查裝置IOA與圖1中示出的檢查裝置10相比，不同之處僅在于，取代半導(dǎo)體集成電路12 而應(yīng)用半導(dǎo)體集成電路12A這一點(diǎn)。半導(dǎo)體集成電路12A與圖1中示出的半導(dǎo)體集成電路 12相比，不同之處僅在于，除去測(cè)試信號(hào)產(chǎn)生電路106、選擇器電路116、外部輸入端子118 這一點(diǎn)，以及新設(shè)置有外部輸出端子30、32這一點(diǎn)。內(nèi)部邏輯電路104的輸出端子104B與外部輸出端子30連接，復(fù)位控制電路14的輸出端子14C經(jīng)由外部輸出端子32與測(cè)試器124的輸入端子連接。因此，測(cè)試器124在從直流電壓VDD的上升結(jié)束起到經(jīng)過(guò)預(yù)先確定的期間的期間從半導(dǎo)體集成電路12輸入的信號(hào)為低電平的第二電平轉(zhuǎn)變信號(hào)、從經(jīng)過(guò)預(yù)先確定的期間起該第二電平轉(zhuǎn)變信號(hào)的信號(hào)電平轉(zhuǎn)變成高電平的情況下，判定為POR電路102正常地發(fā)揮功能，在這以外的情況下，即，在從直流電壓VDD的上升結(jié)束起到經(jīng)過(guò)預(yù)先確定的期間的期間從半導(dǎo)體集成電路12輸入的信號(hào)不是低電平的第二電平轉(zhuǎn)變信號(hào)的情況下，判定為POR電路102未正常地發(fā)揮功能。此外，在上述實(shí)施方式中，舉出在從直流電壓VDD的上升結(jié)束起經(jīng)過(guò)了預(yù)先確定的期間的時(shí)刻輸出觸發(fā)信號(hào)的方式例進(jìn)行了說(shuō)明，但不限于此，例如，在半導(dǎo)體集成電路 12連接有其他半導(dǎo)體集成裝置，并在半導(dǎo)體集成電路間進(jìn)行通信的情況下，將在從直流電壓VDD的上升結(jié)束起在半導(dǎo)體集成電路間開(kāi)始通信時(shí)使用的通信開(kāi)始信號(hào)(例如，輪詢(xún) (polling)用的信號(hào))作為觸發(fā)信號(hào)進(jìn)行應(yīng)用也可。此外，在具有振蕩電路的電子設(shè)備中內(nèi)置有半導(dǎo)體集成電路12的情況下，將從振蕩電路輸出的信號(hào)作為觸發(fā)信號(hào)進(jìn)行應(yīng)用也可。 在該情況下，可舉出以在檢查時(shí)非意圖性地未進(jìn)入復(fù)位狀態(tài)的方式，在振蕩電路和半導(dǎo)體集成電路12之間的傳送路徑中插入選擇器電路，以上述的輸出定時(shí)從選擇器電路輸出信號(hào)的方式例。此外，在上述實(shí)施方式中，舉出在應(yīng)用利用信號(hào)電平為低電平的復(fù)位信號(hào)來(lái)進(jìn)行復(fù)位的低電平有效(active)的情況下的方式例進(jìn)行了說(shuō)明，但不限于此，也能應(yīng)用利用信號(hào)電平為高電平的復(fù)位信號(hào)來(lái)進(jìn)行復(fù)位的高電平有效。此外，在上述實(shí)施方式中，舉出通過(guò)D觸發(fā)器15來(lái)輸出復(fù)位執(zhí)行信號(hào)以及復(fù)位解除執(zhí)行信號(hào)的方式例進(jìn)行了說(shuō)明，但不限于此，例如，取代D觸發(fā)器15而應(yīng)用D閂鎖也可。 如果是像這樣具有閂鎖功能的電路的話，什么樣的電路都能應(yīng)用。此外，在上述實(shí)施方式中，舉出將控制裝置18以及測(cè)試器1 設(shè)置在半導(dǎo)體集成電路12的外部的方式例進(jìn)行了說(shuō)明，但不限于此，將控制裝置18以及測(cè)試器IM的至少一方內(nèi)置于半導(dǎo)體集成電路12也可。此外，在上述實(shí)施方式中，舉出在將復(fù)位控制電路14、測(cè)試信號(hào)產(chǎn)生電路106以及選擇器電路116作為硬件的結(jié)構(gòu)的情況下的方式例進(jìn)行了說(shuō)明，但在上述的期間t以及t’ 的各個(gè)時(shí)間充分長(zhǎng)的情況下(例如，在ms級(jí)以上的情況下)，利用CPU (中央處理裝置)、存儲(chǔ)器以及程序等在軟件上實(shí)現(xiàn)復(fù)位控制電路14、測(cè)試信號(hào)產(chǎn)生電路106以及選擇器電路116 的至少一個(gè)功能也可。在該情況下，例如，能例示在ROM (Read Only Memory 只讀存儲(chǔ)器) 中預(yù)先存儲(chǔ)用于使計(jì)算機(jī)作為相當(dāng)于復(fù)位控制電路14的復(fù)位控制部、相當(dāng)于測(cè)試信號(hào)產(chǎn)生電路106的測(cè)試信號(hào)產(chǎn)生部以及相當(dāng)于選擇器電路116的選擇器部的至少一個(gè)而發(fā)揮功能的程序，并使CPU執(zhí)行該程序的方式。
附圖標(biāo)記的說(shuō)明
10 檢查裝置；12 半導(dǎo)體集成電路；14 復(fù)位控制電路；15 D觸發(fā)器；16 觸發(fā)輸入端子；18、122 控制裝置；102 POR電路；104 內(nèi)部邏輯電路；106 測(cè)試信號(hào)產(chǎn)生電路；110、112 AND電路；114 OR電路；116 選擇器電路；IM 測(cè)試器。
權(quán)利要求
1.一種檢查裝置，其中，包含觸發(fā)輸出單元，輸出觸發(fā)信號(hào)；信號(hào)輸出單元，具備第一端子，與在被施加直流電壓時(shí)輸出第一電平轉(zhuǎn)變信號(hào)的檢查對(duì)象電路的輸出端子連接，所述第一電平轉(zhuǎn)變信號(hào)是表示用于對(duì)邏輯電路進(jìn)行初始化的電平的初始化電平利用該直流電壓的上升轉(zhuǎn)變成表示用于解除該邏輯電路的初始化狀態(tài)的電平的初始化解除電平的信號(hào)；第二端子，與所述觸發(fā)輸出單元的輸出端子連接；以及第三端子，與所述邏輯電路的輸入端子連接，所述信號(hào)輸出單元根據(jù)從所述檢查對(duì)象電路的輸出端子輸入到所述第一端子的所述初始化電平的所述第一電平轉(zhuǎn)變信號(hào)，從所述第三端子以與所述初始化電平相同電平的初始化執(zhí)行電平進(jìn)行輸出，根據(jù)從所述觸發(fā)輸出單元的輸出端子輸入到所述第二端子的所述觸發(fā)信號(hào)，輸出該初始化執(zhí)行電平轉(zhuǎn)變成與所述初始化解除電平相同電平的解除執(zhí)行電平的第二電平轉(zhuǎn)變信號(hào)；以及判定單元，通過(guò)判定從所述信號(hào)輸出單元的第三端子輸出的信號(hào)是否為預(yù)先確定的電平，從而判定所述檢查對(duì)象電路是否正常地發(fā)揮功能。
2.根據(jù)權(quán)利要求1所述的檢查裝置，其中，構(gòu)成為還包含輸出保持單元，在對(duì)所述檢查對(duì)象電路施加的所述直流電壓的上升結(jié)束時(shí)，輸出與所述初始化解除電平相同電平的控制信號(hào)，保持該控制信號(hào)的電平；以及選擇器，具備第一輸入端子，與所述信號(hào)輸出單元的第三端子連接；第二輸入端子， 與所述邏輯電路的輸出端子連接；控制端子，與所述輸出保持單元的輸出端子連接；以及選擇器輸出端子，與所述判定單元的輸入端子連接，所述選擇器在從所述輸出保持單元的輸出端子向所述控制端子輸入所述控制信號(hào)的期間從所述第三端子向所述第一輸入端子輸入所述初始化執(zhí)行電平的所述第二電平轉(zhuǎn)變信號(hào)的情況下，從所述選擇器輸出端子輸出與該初始化執(zhí)行電平相同電平的信號(hào)，在從所述輸出保持單元的輸出端子向所述控制端子輸入所述控制信號(hào)的期間從所述第三端子向所述第一輸入端子輸入所述初始化解除電平的所述第一電平轉(zhuǎn)變信號(hào)的情況下，從所述選擇器輸出端子輸出與該初始化解除電平相同電平的信號(hào)，所述判定單元通過(guò)判定從所述選擇器輸出端子輸出的信號(hào)是否為所述預(yù)先確定的信號(hào)，從而判定所述檢查對(duì)象電路是否正常地發(fā)揮功能。
3.根據(jù)權(quán)利要求2所述的檢查裝置，其中，將所述初始化電平設(shè)為低電平，將所述初始化解除電平設(shè)為高電平，將所述選擇器設(shè)為從所述選擇器輸出端子輸出邏輯和信號(hào)的多路復(fù)用器，其中所述邏輯和信號(hào)表示從所述邏輯電路的輸出端子向所述第二輸入端子輸入的信號(hào)和對(duì)從所述輸出保持單元的輸出端子輸出的信號(hào)進(jìn)行反轉(zhuǎn)后的信號(hào)的邏輯積、與從所述信號(hào)輸出單元的所述第三端子向所述第一輸入端子輸入的信號(hào)和從所述輸出保持單元的輸出端子向所述控制端子輸入的信號(hào)的邏輯積的邏輯和。
4.根據(jù)權(quán)利要求1 3的任一項(xiàng)所述的檢查裝置，其中，所述觸發(fā)輸出單元在所述直流電壓的上升結(jié)束、且滿(mǎn)足了規(guī)定條件時(shí)，輸出所述觸發(fā)信號(hào)。
5.根據(jù)權(quán)利要求1 3的任一項(xiàng)所述的檢查裝置，其中，將所述信號(hào)輸出單元設(shè)為D觸發(fā)器，其中所述D觸發(fā)器具備作為所述第一端子的R端子、作為所述第二端子的C端子、作為所述第三端子的Q端子、以及被施加所述直流電壓的D端子。
6.一種檢查方法，其中，包含第一步驟，在被施加直流電壓時(shí)從檢查對(duì)象電路的輸出端子輸出第一電平轉(zhuǎn)變信號(hào)， 所述第一電平轉(zhuǎn)變信號(hào)是表示用于對(duì)邏輯電路進(jìn)行初始化的電平的初始化電平利用該直流電壓的上升轉(zhuǎn)變成表示用于解除該邏輯電路的初始化狀態(tài)的電平的初始化解除電平的信號(hào)；第二步驟，從具備與檢查對(duì)象電路的輸出端子連接的第一端子、與輸出觸發(fā)信號(hào)的觸發(fā)輸出單元的輸出端子連接的第二端子、以及與所述邏輯電路的輸入端子連接的第三端子的信號(hào)輸出單元的該第三端子，根據(jù)通過(guò)所述第一步驟從所述檢查對(duì)象電路的輸出端子輸入到所述第一端子的所述初始化電平的所述第一電平轉(zhuǎn)變信號(hào)，以與所述初始化電平相同電平的初始化執(zhí)行電平輸出第二電平轉(zhuǎn)變信號(hào)；第三步驟，從所述觸發(fā)輸出單元的輸出端子輸出所述觸發(fā)信號(hào)； 第四步驟，根據(jù)通過(guò)所述第三步驟從所述觸發(fā)輸出單元的輸出端子輸入到所述第二端子的所述觸發(fā)信號(hào)，通過(guò)所述第二步驟輸出的所述第二電平轉(zhuǎn)變信號(hào)的所述初始化執(zhí)行電平轉(zhuǎn)變成與所述初始化解除電平相同電平的解除執(zhí)行電平；以及第五步驟，通過(guò)由判定單元判定從所述信號(hào)輸出單元的第三端子輸出的信號(hào)是否為預(yù)先確定的電平，從而判定所述檢查對(duì)象電路是否正常地發(fā)揮功能。
7.根據(jù)權(quán)利要求6所述的檢查方法，其中，構(gòu)成為還包含第六步驟，通過(guò)輸出保持單元，在對(duì)所述檢查對(duì)象電路施加的所述直流電壓的上升結(jié)束時(shí)開(kāi)始輸出與所述初始化解除電平相同電平的控制信號(hào)； 第七步驟，通過(guò)所述輸出保持單元保持該控制信號(hào)的電平；第八步驟，通過(guò)具備與所述信號(hào)輸出單元的第三端子連接的第一輸入端子、與所述邏輯電路的輸出端子連接的第二輸入端子、與所述輸出保持單元的輸出端子連接的控制端子、以及與所述判定單元的輸入端子連接的選擇器輸出端子的選擇器的該選擇器輸出端子，在從所述輸出保持單元的輸出端子向所述控制端子輸入所述控制信號(hào)的期間從所述第三端子向所述第一輸入端子輸入所述初始化執(zhí)行電平的所述第二電平轉(zhuǎn)變信號(hào)的情況下， 從所述選擇器輸出端子輸出與該初始化執(zhí)行電平相同電平的信號(hào)；以及第九步驟，通過(guò)所述選擇器的所述選擇器輸出端子，在從所述輸出保持單元的輸出端子向所述控制端子輸入所述控制信號(hào)的期間從所述第三端子向所述第一輸入端子輸入所述初始化解除電平的所述第一電平轉(zhuǎn)變信號(hào)的情況下，從所述選擇器輸出端子輸出與該初始化解除電平相同電平的信號(hào)，在所述第五步驟中，通過(guò)由所述判定單元判定從所述選擇器輸出端子輸出的信號(hào)是否為所述預(yù)先確定的信號(hào)，從而判定所述檢查對(duì)象電路是否正常地發(fā)揮功能。
8.根據(jù)權(quán)利要求7所述的檢查方法，其中，將所述初始化電平設(shè)為低電平，將所述初始化解除電平設(shè)為高電平， 將所述選擇器設(shè)為從所述選擇器輸出端子輸出邏輯和信號(hào)的多路復(fù)用器，其中所述邏輯和信號(hào)表示從所述邏輯電路的輸出端子向所述第二輸入端子輸入的信號(hào)和對(duì)從所述輸出保持單元的輸出端子輸出的信號(hào)進(jìn)行反轉(zhuǎn)后的信號(hào)的邏輯積、與從所述信號(hào)輸出單元的所述第三端子向所述第一輸入端子輸入的信號(hào)和從所述輸出保持單元的輸出端子向所述控制端子輸入的信號(hào)的邏輯積的邏輯和。
9.根據(jù)權(quán)利要求6 8的任一項(xiàng)所述的檢查方法，其中，所述觸發(fā)輸出單元在所述直流電壓的上升結(jié)束、且滿(mǎn)足了規(guī)定條件時(shí)，輸出所述觸發(fā)信號(hào)。
10.根據(jù)權(quán)利要求6 8的任一項(xiàng)所述的檢查方法，其中，將所述信號(hào)輸出單元設(shè)為D 觸發(fā)器，其中所述D觸發(fā)器具備作為所述第一端子的R端子、作為所述第二端子的C端子、 作為所述第三端子的Q端子、以及被施加所述直流電壓的D端子。
全文摘要
本發(fā)明提供一種盡管在電源電壓的上升期間也能夠?qū)z查對(duì)象電路是否正常地發(fā)揮功能高精度地進(jìn)行檢查的半導(dǎo)體集成電路、檢查裝置和方法。將檢查裝置(10)構(gòu)成為包含復(fù)位控制電路(14)，在從POR電路(102)的輸出端子(102C)向第一輸入端子(14A)輸入復(fù)位信號(hào)時(shí)，從輸出端子(14C)開(kāi)始與復(fù)位信號(hào)相同電平的復(fù)位執(zhí)行信號(hào)的輸出，在從控制裝置(18)的輸出端子向第二輸入端子(14B)輸入觸發(fā)信號(hào)時(shí)，結(jié)束復(fù)位執(zhí)行信號(hào)的輸出，從輸出端子(14C)開(kāi)始輸出與復(fù)位解除信號(hào)相同電平的解除執(zhí)行信號(hào)；以及測(cè)試器(124)，通過(guò)判定從復(fù)位控制電路(14)輸出的信號(hào)是否為預(yù)先確定的電平，從而判定POR電路(102)是否正常地發(fā)揮功能。
文檔編號(hào)G01R31/28GK102565668SQ20111031132
公開(kāi)日2012年7月11日 申請(qǐng)日期2011年10月14日 優(yōu)先權(quán)日2010年10月14日
發(fā)明者藤本秀一郎 申請(qǐng)人:拉碧斯半導(dǎo)體株式會(huì)社