專利名稱：在測試壓縮環(huán)境中的測試調(diào)度和測試訪問的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路測試領(lǐng)域。本發(fā)明的各種方面可能對于在測試壓縮環(huán)境中進(jìn)行的系統(tǒng)級芯片測試特別有用。
背景技術(shù)：
電子工業(yè)中芯片規(guī)格迅速縮小到50納米以下以及向三維集成電路的轉(zhuǎn)變已經(jīng)對設(shè)計和測試產(chǎn)生了顯著的影響。當(dāng)代的系統(tǒng)級芯片(SoC)和系統(tǒng)級封裝(SiP)設(shè)計中內(nèi)嵌有超過10億個以GHz級的工作頻率運行的晶體管。這些設(shè)計可能包含多種數(shù)字、模擬、混合信號、存儲、光學(xué)、微機(jī)電和射頻電路。SoC電路的普遍使用已導(dǎo)致測試成本出現(xiàn)前所未有的增長。這種成本增長主要歸因于在測試中訪問嵌入式核心的難度、較長的測試開發(fā)和測試應(yīng)用時間以及所涉及的大量測試數(shù)據(jù)。盡管片上網(wǎng)絡(luò)(NoC)系統(tǒng)可以緩解一些核心通信問題，但這些結(jié)構(gòu)又會使SoC測試規(guī)程進(jìn)一步復(fù)雜化。片上測試壓縮已經(jīng)確立了其作為主流DFT (可測試性設(shè)計，Design-for-testability)方法之一的地位。通過使用片上測試解壓和壓縮硬件,測試儀可以提供壓縮形式的測試模式，而片上解壓硬件可以將壓縮的測試模式擴(kuò)展(或解壓)為載入到掃描鏈中的實際數(shù)據(jù)。后一項操作可以實現(xiàn)的原因是通常在解壓測試模式中只有少數(shù)幾位為規(guī)定位，用以確定集成電路中的一項或多項具體故障。解壓測試模式的其余非規(guī)定位被稱為“無關(guān)”位，通常被隨機(jī)確定為解壓器結(jié)構(gòu)的結(jié)果。在被采集之后，測試響應(yīng)數(shù)據(jù)被片上壓縮硬件(有時被稱為壓縮器(compactor))壓縮。經(jīng)壓縮的測試響應(yīng)數(shù)據(jù)隨后被送回測試儀。SoC設(shè)計中壓縮技術(shù)的應(yīng)用需要附加的片上硬件基礎(chǔ)設(shè)施，包括測試訪問機(jī)制(TAM)和測試封套。最初，TAM被用于將測試激勵從SoC引腳傳送至嵌入式核心，并將測試響應(yīng)從嵌入式核心傳至SoC引腳，而測試封套則構(gòu)成了核心與SoC環(huán)境之間的接口。除了專用TAM之外，有成本效益的SoC測試通常需要某種形式的測試調(diào)度。用于SoC的測試調(diào)度通常以多項測試涉及多種測試資源和核心。而遺憾的是，即使是相對簡單的測試調(diào)度算法通常都存在NP (非確定性多項式時間)完全問題。這是因為測試調(diào)度通常已被表述為有確定數(shù)量的處理器參與的組合開放車間調(diào)度問題或者二維或三維裝箱問題。這些方法將給定的信道劃分為不相交的子集。在多處理器調(diào)度問題表述中，每個子集代表一個測試總線或處理器。不同的總線有不同的寬度。隨后可通過僅經(jīng)其中一個測試總線訪問每個核心的方式進(jìn)行核心的測試?？墒褂脤Ｓ寐酚陕窂綄y試提交至核心，而測試調(diào)度問題則通過整數(shù)線性規(guī)劃加以解決。
TAM優(yōu)化和測試調(diào)度兩者都進(jìn)行會顯著影響測試時間、測試數(shù)據(jù)量和測試成本。因此，理想的選擇是找出SoC測試的測試調(diào)度和測試訪問的一體化方法。

發(fā)明內(nèi)容
本申請所公開的是用于SoC測試的測試調(diào)度和測試訪問的方法、裝置和系統(tǒng)的代表性實施例。在一個測試壓縮環(huán)境中，壓縮測試數(shù)據(jù)(或壓縮測試模式)對用于測試電路中多個核心的測試模式進(jìn)行編碼。壓縮測試數(shù)據(jù)可按照向正在測試的電路中的多個核心傳送壓縮測試數(shù)據(jù)所需的ATE (自動測試設(shè)備)信道數(shù)較小的方式生成。根據(jù)本發(fā)明的一些實施例，這可以通過對與多個核心的解壓器關(guān)聯(lián)的線性方程所需的ATE信道數(shù)較少的解決方案加以實現(xiàn)。應(yīng)指出的是，對于“核心”可能采用不同的術(shù)語加以表述，例如“組塊”和“模塊”。根據(jù)壓縮測試數(shù)據(jù)和相應(yīng)的ATE信道要求，形成測試模式群集(也稱為基組或基類)。在不同情況下，也可能會使用關(guān)于關(guān)聯(lián)核心的信息。每一個測試模式群集均包括從可 并行提交至電路的多個測試模式中選擇的測試模式。通過本發(fā)明的一些實現(xiàn)方式，形成測試模式的配置類。一個配置類包括具有相同描述符的測試模式。一個測試模式的描述符表示需要被并行訪問的核心以及在應(yīng)用測試模式時每個核心所需的ATE信道數(shù)。在測試模式的配置類形成之后，補(bǔ)充配置類被組合，以形成測試模式群集。測試模式群集形成之后是ATE信道的分配。與測試模式群集關(guān)聯(lián)的核心分布直方圖信息可被使用。所公開技術(shù)的一些實施例采用了一種最佳擬合方案。所公開技術(shù)的一些其他實施例則采用了一種平衡擬合方案?？梢愿鶕?jù)ATE信道分配信息來設(shè)計測試訪問電路。該測試訪問電路能夠根據(jù)ATE信道分配信息進(jìn)行動態(tài)信道分配。采用一種簡單貪婪算法，可以減少多個核心群集的用于連接ATE信道與EDT (嵌入式確定性測試(embeddeddeterministic test))輸入的連線數(shù)。本申請公開了應(yīng)用所公開的技術(shù)的一些實施例的實驗結(jié)果。


圖I所示為一個包含700萬個(7M)門和33萬(330K)個掃描單元的工業(yè)設(shè)計的測
試立方體填充率曲線。圖2所示為另一種工業(yè)設(shè)計的測試立方體填充率曲線。圖3所示為對圖2所示測試立方體進(jìn)行編碼所需的ATE信道的最少數(shù)量。圖4所示為當(dāng)僅有與圖3所示相同數(shù)量的ATE信道被采用時,改進(jìn)的編碼效率(上方曲線與下方曲線相比)。圖5所示為一個示例的SoC測試環(huán)境。圖6所示為基組(測試模式群集)及其對應(yīng)的基于最佳擬合的測試調(diào)度的示例。圖7所示為一個包含有可重排互相連接網(wǎng)絡(luò)的示例測試訪問電路。圖8a所示為一個以直接方式設(shè)計的測試訪問電路的連線網(wǎng)絡(luò)的示例。圖Sb所示為一個以簡單貪婪算法設(shè)計的測試訪問電路的連線網(wǎng)絡(luò)的示例。圖9所示為設(shè)計Dl的ATE信道與最終測試時間之間的關(guān)系。圖10所示為根據(jù)本發(fā)明的各種實施例對測試調(diào)度方法進(jìn)行說明的流程圖。
圖11所示為可用于執(zhí)行或?qū)崿F(xiàn)任何一種所公開實施例的第一種分布式計算網(wǎng)絡(luò)的示意框圖。圖12所示為可用于執(zhí)行或?qū)崿F(xiàn)任何一種所公開實施例的第二種分布式計算網(wǎng)絡(luò)的示意框圖。圖13所示為使用一個分布式計算機(jī)網(wǎng)絡(luò)(例如圖37和38的網(wǎng)絡(luò))執(zhí)行或?qū)崿F(xiàn)任何所公開實施例的一種示例方法的流程圖。
具體實施方式
總則本發(fā)明的各種方面涉及集成電路測試過程中對功耗的降低。在以下說明中，出于 解釋的目的，對多種細(xì)節(jié)進(jìn)行了闡述。然而，本領(lǐng)域的普通技術(shù)人員將能認(rèn)識到，在不使用這些具體細(xì)節(jié)的條件下本發(fā)明亦可實現(xiàn)。在其他情況下，并未詳細(xì)說明已為人所熟知的特征，以避免混淆本發(fā)明。盡管為了表述方便，對一些所公開方法、裝置和系統(tǒng)的操作按照一種特定的順序方式加以說明，但應(yīng)該理解的是，這種說明方式包含重新安排，除非由下文所規(guī)定的特定語言要求采用某一特定的順序。例如，順序描述的操作在某種情況下可能會被重排或同時執(zhí)行。此外，為簡單起見，附圖可能并未顯示出所公開的方法、裝置和系統(tǒng)可配合其他方法、裝置和系統(tǒng)使用的各種方式。此外，說明中有時使用“評價”和“確定”等術(shù)語來描述所公開的方法。這些術(shù)語是對所執(zhí)行的實際操作的高度抽象。對應(yīng)于這些詞的實際操作可能根據(jù)具體實現(xiàn)方式而有不同，且很容易被本領(lǐng)域普通技術(shù)人員識別。在所公開的實施例中，包括用于SoC的測試調(diào)度和測試訪問技術(shù)。然而此特定用法不應(yīng)被理解為具有限定性，因為所公開技術(shù)的多個方面可被用于在其他基于掃描或基于部分掃描的電路(例如，系統(tǒng)級封裝(SiP)應(yīng)用-專用集成電路(ASIC)(包括混合信號ASIC)，以及可編程邏輯器件(PLD)，例如現(xiàn)場可編程門陣列(FPGA))中實現(xiàn)測試調(diào)度和測試訪問技術(shù)。如下文中更全面的介紹所述，所公開技術(shù)的實施例可由存儲于一種或多種計算機(jī)可讀介質(zhì)(例如一種或多種光學(xué)介質(zhì)盤等有形非短暫性計算機(jī)可讀介質(zhì)，易失性存儲器或存儲部件(例如DRAM或SRAM)，或非易失性存儲器或存儲部件(例如硬盤驅(qū)動器))上，并在計算機(jī)上執(zhí)行的計算機(jī)可執(zhí)行指令進(jìn)行執(zhí)行或創(chuàng)建。所述實施例可作為例如電子設(shè)計自動化(EDA)軟件工具(例如，一種自動化測試模式生成(ATPG)工具)等實現(xiàn)。所述計算機(jī)可執(zhí)行指令可以是諸如一個專用應(yīng)用軟件的組成部分，或者是通過web瀏覽器或其他應(yīng)用軟件(例如遠(yuǎn)程計算應(yīng)用)訪問或下載的應(yīng)用軟件的組成部分。所述軟件可以在諸如一臺單一本地計算機(jī)上或在一個網(wǎng)絡(luò)環(huán)境中(例如通過因特網(wǎng)、廣域網(wǎng)、局域網(wǎng)、客戶服務(wù)器式網(wǎng)絡(luò)(例如云計算網(wǎng)絡(luò))或其他此類網(wǎng)絡(luò))使用一臺或多臺網(wǎng)絡(luò)計算機(jī)執(zhí)行。為明晰起見，僅對基于軟件的實現(xiàn)方式的特定所選方面進(jìn)行說明。其他為業(yè)內(nèi)所熟知的細(xì)節(jié)會被省略。例如，應(yīng)該理解為，所公開技術(shù)并不局限于任何特定的計算機(jī)語言、軟件工具或計算機(jī)。任何所公開方法均亦可通過硬件(例如，ASIC、PLD或SoC)方式(部分或完全)實現(xiàn)。此外，使用任何所公開的方法創(chuàng)建或修改的對任何所公開裝置或任何數(shù)據(jù)結(jié)構(gòu)、數(shù)據(jù)文件、中間結(jié)果或最終結(jié)果進(jìn)行說明的任何電路說明或設(shè)計文件可以被存儲在一種或多種計算機(jī)可讀存儲介質(zhì)(例如一種或多種光學(xué)介質(zhì)盤等有形非短暫性計算機(jī)可讀介質(zhì)，易失性存儲器或存儲部件(例如DRAM或SRAM)，或非易失性存儲器或存儲部件(例如硬盤驅(qū)動器))上。此外，任何基于軟件的實施例(包含，例如，當(dāng)由計算機(jī)執(zhí)行時，會導(dǎo)致計算機(jī)執(zhí)行任何所公開的方法或針對任何所公開的裝置創(chuàng)建設(shè)計數(shù)據(jù)的計算機(jī)可執(zhí)行指令)均可通過適當(dāng)?shù)耐ㄐ攀侄伪话l(fā)送、接收或訪問。例如，一臺服務(wù)器計算機(jī)可以向客戶計算機(jī)發(fā)送用以執(zhí)行任何所公開的方法或針對任何所公開的裝置創(chuàng)建設(shè)計數(shù)據(jù)的計算機(jī)可執(zhí)行指令(例如，在服務(wù)器從客戶計算機(jī)接收到下載計算機(jī)可執(zhí)行指令的請求之后)。類似地，使用任何所公開的方法創(chuàng)建或修改的，或?qū)θ魏嗡_的裝置進(jìn)行說明的任何電路說明、設(shè)計文件、數(shù)據(jù)結(jié)構(gòu)、數(shù)據(jù)文件、中間結(jié)果或最終結(jié)果均可通過適當(dāng)?shù)耐ㄐ攀侄伪话l(fā)送、接收或訪問。所述的適當(dāng)通信手段包括，例如，因特網(wǎng)、萬維網(wǎng)、內(nèi)聯(lián)網(wǎng)、應(yīng)用軟件、電纜(包括光纜)、磁通信、電磁通信(包括射頻、微波和紅外線通信)、電子通信或其他所述通信手段。所述通信手段可以是諸如共有或?qū)Ｓ芯W(wǎng)絡(luò)的組成部分。
·
此外，由任何所公開的方法產(chǎn)生的或?qū)θ魏嗡_的裝置進(jìn)行說明的任何電路說·明、設(shè)計文件、數(shù)據(jù)結(jié)構(gòu)、數(shù)據(jù)文件、中間結(jié)果或最終結(jié)果均可通過適當(dāng)?shù)娘@示設(shè)備(例如，計算機(jī)監(jiān)視器、觸摸屏或其他所述顯示設(shè)備)向用戶顯示。所述顯示可以作為執(zhí)行任何所公開的方法的計算機(jī)實現(xiàn)式方法的一部分進(jìn)行執(zhí)行。所公開的方法或裝置可以在整個設(shè)計流程中的一個或多個階段被使用或?qū)崿F(xiàn)。使用以所公開的技術(shù)的實施例創(chuàng)建或測試的設(shè)計所制造出的電路也被視為屬于本公開的范圍。例如，對任何所公開的測試環(huán)境進(jìn)行說明的電路設(shè)計均可采用已知的顯微光刻技術(shù)制成集成電路。任何所公開的方法或裝置均可在EDA環(huán)境中被執(zhí)行或設(shè)計。但為了介紹的目的，本公開有時關(guān)聯(lián)用其物理對應(yīng)物(例如，掃描鏈、掃描單元、輸出積分器、測試訪問網(wǎng)及其他此類術(shù)語)對正在測試的電路(包括正在測試的電路的各個組件)及關(guān)聯(lián)測試硬件(包括該硬件的各個組件)加以指代。但應(yīng)該理解為，任何所述指代不僅包括物理組件，而且包括對用于仿真、自動測試模式生成或其他此類EDA環(huán)境的、在非短暫性計算機(jī)可讀介質(zhì)上存儲的所述組件的指代。例如，任何所公開裝置均可被描述或表達(dá)為存儲于一種或多種計算機(jī)可讀介質(zhì)上的設(shè)計數(shù)據(jù)或設(shè)計信息。更具體而言，任何所公開的測試裝置均可在一個HDL文件(例如Verilog、VHDL或寄存器傳輸級文件)、門級網(wǎng)表或其他此類EDA設(shè)計文件(例如GDSII文件或Oasis文件)中被描述或表達(dá)。所述設(shè)計數(shù)據(jù)或設(shè)計信息可使用合適的EDA軟件工具進(jìn)行創(chuàng)建。在本公開中，除非上下文明確表述相反的意思，單數(shù)形式冠詞均涵蓋復(fù)數(shù)形式。此夕卜，術(shù)語“包括”(include)意指“包含”(comprise，僅限所列舉項)。此外，除非上下文明確表述相反的意思，術(shù)語“稱合”(coupled)意指以電氣或電磁方式被連接或鏈接,既包括直接連接或直接鏈接，也包括通過一個或多個不影響電路預(yù)期運作方式的中間元件實現(xiàn)的非直接連接或非直接鏈接。此外，在本文中，術(shù)語“解壓器”(decompressor)意指對來自外部測試設(shè)備的，諸如確定性測試激勵等壓縮測試激勵(或壓縮測試數(shù)據(jù))進(jìn)行解壓縮、以傳送給芯片上正在測試的電路的一個或多個功能單元。解壓器可通過不同形式實現(xiàn)。所述形式可以包括但不限于帶或不帶偏置電路的廣播電路、可選廣播電路、帶或不帶偏置電路的組合電路(包括但不限于基于MUX或基于XOR的組合電路)，帶或不帶移相器和/或偏置電路的反饋移位寄存器，和/或帶重播的反饋移位寄存器。應(yīng)該注意的是，諸如術(shù)語“解壓器”等任何特定術(shù)語的使用均不應(yīng)被理解為具有限定性，因為一個術(shù)語可能涵蓋本領(lǐng)域普通技術(shù)人員所理解的附加特征，或者可由上下文提示出該術(shù)語如何使用。一般方案的示例實施例大量實驗證據(jù)表明，測試立方體，甚至是采用針對多種故障的精密動態(tài)壓密生成，并執(zhí)行多時鐘壓縮的測試立方體，也僅在工序的開始階段具有從1%到5%的填充率。在第一對向量之后，填充率可能降至遠(yuǎn)低于1%的水平。圖I示出了一個包含700萬個門和33萬個掃描單元的工業(yè)設(shè)計的所述測試立方體填充率曲線示例。在第一 64個模式中，平均填充率約為3. 4% (11318個規(guī)定位)。在320個模式之后，填充率降至1%以下，平均填充率約為0.2% (675個規(guī)定位)。使用傳統(tǒng)方法，用于此設(shè)計的解壓器可能不會以最高效的方式使用 8個ATE (自動測試設(shè)備)信道。盡管向最初少數(shù)測試立方體提供初始數(shù)據(jù)可能需要全部8個ATE信道，但其余立方體的成功壓縮所需的外部信道會較少。這一點從編碼效率可反映出來，此值從96%降至僅僅8%。在以固定數(shù)目的輸入運行單個測試數(shù)據(jù)解壓器時，編碼效率低下和信道過度利用是不可避免的副作用。然而，在一個SoC設(shè)計內(nèi)并行測試多個核心可能通過動態(tài)信道分配而產(chǎn)生提高多核芯片壓縮整體性能的新的機(jī)會。具體而言，一個給定核心可以從逐漸增加或減少數(shù)量的ATE信道接收數(shù)據(jù)，由此可以相應(yīng)地提升編碼效率。考慮圖2中所示的另一種工業(yè)測試立方體曲線?？梢钥闯觯瑢τ?,000多個測試模式，填充率的變化范圍為1.1%至O. 02%之間。因此對EDT (嵌入式確定性測試)采用某個最小的ATE信道數(shù)量即可能足以對這些向量進(jìn)行編碼，如圖3所示。(更多涉及EDT測試方案的細(xì)節(jié)在以下文獻(xiàn)及專利中給出J- Rajski, J. Tyszer, M. Kassab 和 N. Mukherjee, "Embeddeddeterministictest,"(嵌入式確定性測試)IEEE Trans. CAD，23卷，776-792頁，2004年5月，以及編號為 6，327，687,6, 353，842,6, 539，409,6, 543，020,6, 557，129,6, 684，358,6, 708，192、6，829，740,6, 874，109,7, 093，175,7, 111，209,7, 260，591,7, 263，641,7, 478，296、7，493，540,7, 500，163,7, 506，232,7, 509，546,7, 523，372,7, 653，851 的美國專利，所有這些文獻(xiàn)及專利在此通過引用并入本申請中。)在此，對于圖2的測試，以所有測試保持可壓縮的方式來確定相應(yīng)的解壓器輸入。圖3的趨勢可按多種方式使用，以改進(jìn)對ATE接口帶寬和測試時間的利用。例如，靈活使用信道可能導(dǎo)致壓縮比和編碼效率提高。圖4所示為假定僅采用與圖3所示相同數(shù)量的信道時，圖2的測試立方體的編碼效率的提升情況(上方曲線)。作為對比，灰色曲線(下方曲線)示出了在整個測試期間部署8個信道的相同模式的編碼效率。在不同的時隙內(nèi)根據(jù)不同的核心的需求對其分配ATE信道的工作最終還可能會縮短測試應(yīng)用時間，并顯著減少所需的外部信道數(shù)量。在本公開的其余部分中，所介紹的實施例將回答以下問題對于一個給定的SoC設(shè)計的接續(xù)的核心，如何能夠確定外部信道需求；如何高效率地使用該信息引導(dǎo)每個核心的測試調(diào)度；以及如何實現(xiàn)使所述形式的測試能夠在壓縮環(huán)境中進(jìn)行的測試訪問機(jī)制。
圖5不出了一個符合所公開的技術(shù)的測試方案的不例性一般結(jié)構(gòu)。在所不的實施例中，外部ATE信道將初始變量送至測試訪問機(jī)制510，繼而由測試訪問機(jī)制510根據(jù)由測試調(diào)度器提供的控制數(shù)據(jù)，將初始變量轉(zhuǎn)送至不同的核心。應(yīng)注意，相同的核心可能在廣播模式中共享相同的測試數(shù)據(jù)(如該圖底部針對兩個核心520和530所示)。接續(xù)的核心的輸出被連接至輸出積分器，后者通過執(zhí)行某種類型的相應(yīng)壓密，形成最終測試結(jié)果，隨后被發(fā)回 ATE。值得指出的是，內(nèi)部核心通常通過其主輸入和主輸出相互連接，而主輸入和主輸出之間通過某種附加的膠合邏輯進(jìn)行通信。為了檢測膠合邏輯中出現(xiàn)的故障，一個ATPG根據(jù)可以生成涉及多組核心的測試模式。其結(jié)果是，對于某些模式，一組核心必須被并行測試，因此它們會被稱為關(guān)聯(lián)核心。而關(guān)聯(lián)核心的存在會使測試調(diào)度復(fù)雜化，且在很多情況下妨礙使用可改進(jìn)測試資源分區(qū)的簡單解決方案，所述解決方案諸如顛倒測試模式順序(相對于填充率)，或者對可堆疊組塊的片式調(diào)度。采用多核心立方體融合的求解器 如前節(jié)所述，對于某一數(shù)量的測試模式，關(guān)聯(lián)核心需要被并行測試。有時這會產(chǎn)生測試問題，因為同時測試大量的核心需要一個針對非常少的測試模式的異常測試接口。這一點在針對本公開中所報告的實驗中使用的兩種工業(yè)SoC設(shè)計的表I中給出了最好的例示。設(shè)計Dl包含52個不同種類的核心，而設(shè)計D2則有43個模塊(或核心)。Dl和D2中測試立方體的初始數(shù)量分別為713，817和78，206。表I.關(guān)聯(lián)核心統(tǒng)計
權(quán)利要求
1.一種在測試壓縮環(huán)境中的測試調(diào)度方法，包括 接收測試信息，所述測試信息包括對多個測試模式進(jìn)行編碼以便測試電路中的多個核心的壓縮測試數(shù)據(jù)，以及用于將所述壓縮測試數(shù)據(jù)傳送至所述多個核心的自動測試設(shè)備ATE信道要求； 根據(jù)所述測試信息形成測試模式群集，每個所述測試模式群集包括從所述多個測試模式中選擇的能夠被并行傳送至所述電路的測試模式； 根據(jù)所述測試模式群集為所述多個核心生成ATE信道分配信息；和 存儲所述ATE信道分配信息。
2.如權(quán)利要求I所述的方法，其中所述壓縮測試數(shù)據(jù)的生成方式使得用于將所述壓縮測試數(shù)據(jù)傳送至所述多個核心所需的ATE信道的數(shù)量為小量。
3.如權(quán)利要求I所述的方法，其中所述壓縮測試數(shù)據(jù)生成的方式是針對與所述多個核心的解壓器相關(guān)的線性方程組，求出所需ATE信道的數(shù)量為小量的解。
4.如權(quán)利要求I所述的方法，其中所述測試信息還包括關(guān)聯(lián)的核心信息。
5.如權(quán)利要求I所述的方法，其中所述形成測試模式群集包括 形成測試模式的配置類；并 對從所述測試模式的配置類中選擇的補(bǔ)充配置類進(jìn)行組合，以形成所述測試模式群集。
6.如權(quán)利要求I所述的方法，其中為所述多個核心生成ATE信道分配信息還依據(jù)核心分布直方圖信息。
7.如權(quán)利要求I所述的方法，其中為所述多個核心生成ATE信道分配信息是采用最佳擬合方案或平衡擬合方案。
8.如權(quán)利要求I所述的方法，還包括 根據(jù)所述ATE信道分配信息設(shè)計用于動態(tài)信道分配的測試訪問電路。
9.如權(quán)利要求8所述的方法，其中采用方案來設(shè)計所述測試訪問電路，該方案用以減少所述多個核心群集的用于連接ATE信道和嵌入式確定性測試EDT輸入的連線數(shù)。
10.如權(quán)利要求8所述的方法，其中所述測試訪問電路包括根據(jù)控制信號對所述多個核心的所述ATE信道與所述嵌入式確定性測試EDT輸入之間的連接進(jìn)行控制的控制電路，所述控制信號根據(jù)所述ATE信道分配信息而被生成。
11.一種測試訪問用電路，所述測試訪問用電路能夠根據(jù)在測試壓縮環(huán)境中由測試調(diào)度方法生成的ATE信道分配信息動態(tài)分配自動測試設(shè)備ATE信道，所述方法包括 接收測試信息，所述測試信息包括對多個測試模式進(jìn)行編碼以便測試電路中的所述多個核心的壓縮測試數(shù)據(jù)，以及用于將所述壓縮測試數(shù)據(jù)傳送至所述多個核心的自動測試設(shè)備ATE信道要求； 根據(jù)所述測試信息形成測試模式群集，每個所述測試模式群集包括從所述多個測試模式中選擇的能夠被并行傳送至所述電路的測試模式； 根據(jù)所述測試模式群集為所述多個核心生成ATE信道分配信息；和 存儲所述ATE信道分配信息。
12.如權(quán)利要求11所述的電路，其中所述壓縮測試數(shù)據(jù)的生成方式使得用于將所述壓縮測試數(shù)據(jù)傳送至所述多個核心所需的ATE信道的數(shù)量為小量。
13.如權(quán)利要求11所述的電路，其中所述測試信息還包括關(guān)聯(lián)的核心信息。
14.如權(quán)利要求11所述的電路，其中所述形成測試模式群集包括形成測試模式的配置類；并 對從所述測試模式的配置類中選擇的補(bǔ)充配置類進(jìn)行組合，以形成所述測試模式群集。
15.如權(quán)利要求11所述的電路，其中為所述多個核心生成ATE信道分配信息是采用最佳擬合方案或平衡擬合方案。
16.一種處理器可讀介質(zhì)，所述處理器可讀介質(zhì)對使一個或多個處理器在測試壓縮環(huán)境中執(zhí)行測試調(diào)度方法的處理器可執(zhí)行指令進(jìn)行存儲，所述方法包括 接收測試信息，所述測試信息包括對多個測試模式進(jìn)行編碼以便測試電路中的多個核心的壓縮測試數(shù)據(jù)，以及用于將所述壓縮測試數(shù)據(jù)傳送至所述多個核心的自動測試設(shè)備ATE信道要求； 根據(jù)所述測試信息形成測試模式群集，每個所述測試模式群集包括從所述多個測試模式中選擇的能夠被并行傳送至所述電路的測試模式； 根據(jù)所述測試模式群集為所述多個核心生成ATE信道分配信息；和 存儲所述ATE信道分配信息。
17.如權(quán)利要求16所述的處理器可讀介質(zhì)，其中所述壓縮測試數(shù)據(jù)的生成方式使得用于將所述壓縮測試數(shù)據(jù)傳送至所述多個核心所需的ATE信道的數(shù)量為小量。
18.如權(quán)利要求16所述的處理器可讀介質(zhì)，其中所述測試信息還包括關(guān)聯(lián)的核心信肩、O
19.如權(quán)利要求16所述的處理器可讀介質(zhì)，其中所述形成測試模式群集包括 形成測試模式的配置類；并 對從所述測試模式的配置類中選擇的補(bǔ)充配置類進(jìn)行組合，以形成所述測試模式群集。
20.如權(quán)利要求16所述的處理器可讀介質(zhì)，其中為所述多個核心生成ATE信道分配信息是采用最佳擬合方案或平衡擬合方案。
21.如權(quán)利要求16所述的處理器可讀介質(zhì)，所述方法還包括根據(jù)所述ATE信道分配信息來設(shè)計用于動態(tài)信道分配的測試訪問電路。
22.如權(quán)利要求21所述的處理器可讀介質(zhì)，其中所述測試訪問電路包括根據(jù)控制信號對所述多個核心的所述ATE信道與嵌入式確定性測試EDT輸入之間的連接進(jìn)行控制的控制電路，所述控制信號根據(jù)所述ATE信道分配信息而被生成。
全文摘要
本發(fā)明公開了用于在測試壓縮環(huán)境中進(jìn)行測試調(diào)度和測試訪問的方法、裝置和系統(tǒng)的代表性實施例。用于測試一個電路中多個核心的測試模式群集根據(jù)包括壓縮測試數(shù)據(jù)、相應(yīng)測試器信道要求和關(guān)聯(lián)核心的測試信息形成。測試模式群集形成之后進(jìn)行測試器信道分配?？梢圆捎靡环N最佳擬合方案或平衡擬合方案生成信道分配信息?？梢愿鶕?jù)信道分配信息來設(shè)計用于動態(tài)信道分配的測試訪問電路。
文檔編號G01R31/319GK102906580SQ201180024530
公開日2013年1月30日 申請日期2011年3月16日 優(yōu)先權(quán)日2010年3月16日
發(fā)明者馬克·A·卡薩布, 馬努加爾斯基·格熱戈什, 尼蘭簡·穆克赫杰, 賈納茲·拉杰斯基, 詹尼奇·雅各布, 泰澤爾·杰吉 申請人:明導(dǎo)公司