專利名稱：基于dds的脈沖壓縮雷達(dá)線性調(diào)頻源的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種脈沖壓縮雷達(dá)線性調(diào)頻源，尤其涉及一種基于DDS(即直接數(shù)字式頻率合成器)的脈沖壓縮雷達(dá)線性調(diào)頻源。
背景技術(shù)：
對(duì)于普通脈沖多普勒雷達(dá)而言，脈沖時(shí)寬越小距離分辨力越高，而脈沖時(shí)寬越大探測(cè)距離越遠(yuǎn)，距離探測(cè)能力和距離分辨力是一對(duì)矛盾。雷達(dá)距離分辨率取決于信號(hào)時(shí)域?qū)挾?，距離探測(cè)能力取決于脈沖的時(shí)寬和重復(fù)頻率。對(duì)于普通脈沖雷達(dá)，脈沖信號(hào)的時(shí)寬帶寬積約為1(BT 1)，兩者不能同時(shí)得到提高。而脈沖壓縮波形具有較大的時(shí)寬帶寬積，通常遠(yuǎn)遠(yuǎn)大于I (BT>>1)。它采用寬脈沖發(fā)射以提高發(fā)射平均功率、保證足夠的最大作用距離，而在接收時(shí)則采用相應(yīng)的脈沖壓縮技術(shù)獲得窄脈沖，以提高距離分辨率，因而能很好的解決作用距離和分辨能力之間的矛盾。脈沖壓縮波形設(shè)計(jì)是脈沖壓縮雷達(dá)設(shè)計(jì)的關(guān)鍵之一，線性調(diào)頻信號(hào)被廣泛應(yīng)用于脈沖壓縮體制雷達(dá)中，其主要原因在于線性調(diào)頻信號(hào)對(duì)多普勒頻移比較不敏感目前，脈沖壓縮雷達(dá)線性調(diào)頻信號(hào)的產(chǎn)生裝置主要有兩種I、采用基于VCO (即壓控振蕩器)的裝置產(chǎn)生線性調(diào)頻信號(hào)，通過產(chǎn)生具有一定周期的線性變化的電壓波形來激勵(lì)VC0，由于VCO的瞬時(shí)輸出頻率隨激勵(lì)電壓的大小呈線性變化，從而使得VCO能輸出周期性線性調(diào)頻信號(hào)?？刂撇糠之a(chǎn)生控制信號(hào)打開或關(guān)閉開關(guān)則可產(chǎn)生脈沖線性調(diào)頻信號(hào)。這種裝置的缺陷在于=(I)VCO對(duì)環(huán)境溫度比較敏感，不穩(wěn)定因素較多，產(chǎn)生的信號(hào)頻率穩(wěn)定度低，線性度及脈沖間的相關(guān)性不理想；(2)傳統(tǒng)的射頻開關(guān)關(guān)斷比較低，信號(hào)泄露較嚴(yán)重，在開關(guān)關(guān)閉期間不能完全關(guān)斷信號(hào)。2、采用基于FPGA (即現(xiàn)場(chǎng)可編程門陣列)和高速DA (即數(shù)模轉(zhuǎn)換芯片)的裝置產(chǎn)生線性調(diào)頻信號(hào)，使用FPGA作為控制器，計(jì)算輸出信號(hào)幅度，計(jì)算后的值輸入高速DA，高速DA輸出信號(hào)經(jīng)過低通濾波器平滑波形后產(chǎn)生線性調(diào)頻信號(hào)。這種裝置的缺陷在于(1)由于FPGA工作時(shí)鐘頻率的限制，導(dǎo)致DA的數(shù)據(jù)率低，頻率精度較差；(2)采用低成本FPGA時(shí)，程序算法設(shè)計(jì)較為復(fù)雜，不利于更改線性調(diào)頻信號(hào)的調(diào)頻帶寬或者調(diào)頻脈寬，靈活性較差。
發(fā)明內(nèi)容本實(shí)用新型的目的就在于為了解決上述問題而提供一種基于DDS (即直接數(shù)字式頻率合成器)的脈沖壓縮雷達(dá)線性調(diào)頻源。本實(shí)用新型通過以下技術(shù)方案來實(shí)現(xiàn)上述目的本實(shí)用新型所述基于DDS的脈沖壓縮雷達(dá)線性調(diào)頻源包括可編程邏輯器件、直接數(shù)字式頻率合成器和帶通濾波器，所述可編程邏輯器件的控制信號(hào)輸出端與所述直接數(shù)字式頻率合成器的控制信號(hào)輸入端連接，所述直接數(shù)字式頻率合成器的線性調(diào)頻信號(hào)輸出端與所述帶通濾波器的信號(hào)輸入端連接，所述帶通濾波器的信號(hào)輸出端為所述脈沖壓縮雷達(dá)線性調(diào)頻源的信號(hào)輸出端。直接數(shù)字式頻率合成器簡稱DDS，DDS同DSP (數(shù)字信號(hào)處理)一樣，是一項(xiàng)關(guān)鍵的數(shù)字化技術(shù)。與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換時(shí)間等優(yōu)點(diǎn)。可編程邏輯器件(簡稱CPLD)具有編程靈活、集成度高、設(shè)計(jì)開發(fā)周期短、適用范圍寬、開發(fā)工具先進(jìn)、設(shè)計(jì)制造成本低、對(duì)設(shè)計(jì)者的硬件經(jīng)驗(yàn)要求低、標(biāo)準(zhǔn)產(chǎn)品無需測(cè)試、保密性強(qiáng)、價(jià)格大眾化的優(yōu)點(diǎn)。具體地，所述直接數(shù)字式頻率合成器采用型號(hào)為“AD9858”的芯片；所述可編程邏輯器件采用型號(hào)為“MAX3128ATC100”的芯片。本實(shí)用新型的有益效果在于本實(shí)用新型通過可編程邏輯器件控制直接數(shù)字式頻率合成器產(chǎn)生線性調(diào)頻信號(hào)，該線性調(diào)頻信號(hào)的頻率分辨率高、頻率穩(wěn)定度高、脈沖間相關(guān)性強(qiáng)，能夠靈活更改脈沖線性調(diào)頻信號(hào)的調(diào)頻帶寬或者調(diào)頻脈寬，縮短了脈沖壓縮雷達(dá)線性調(diào)頻源的開發(fā)周期。

圖I是本實(shí)用新型基于DDS的脈沖壓縮雷達(dá)線性調(diào)頻源的電路結(jié)構(gòu)框圖。
具體實(shí)施方式
以下結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步說明如圖I所示，本實(shí)用新型所述基于DDS的脈沖壓縮雷達(dá)線性調(diào)頻源包括可編程邏輯器件、直接數(shù)字式頻率合成器和帶通濾波器，可編程邏輯器件的控制信號(hào)輸出端與直接數(shù)字式頻率合成器的控制信號(hào)輸入端連接，直接數(shù)字式頻率合成器的線性調(diào)頻信號(hào)輸出端與帶通濾波器的信號(hào)輸入端連接，帶通濾波器的信號(hào)輸出端為脈沖壓縮雷達(dá)線性調(diào)頻源的信號(hào)輸出端。直接數(shù)字式頻率合成器簡稱DDS，可編程邏輯器件簡稱CPLD。結(jié)合附圖，直接數(shù)字式頻率合成器采用型號(hào)為“AD9858”的芯片，AD9858的工作頻率最高可達(dá)1GHz，由于該芯片在時(shí)鐘輸人端提供有二分頻器，因而其外部時(shí)鐘最高可達(dá)2GHz。AD9858內(nèi)部集成有10位數(shù)模轉(zhuǎn)換器，其頻率分辨率(即頻率累加器位數(shù))為32位，輸出高達(dá)400MHz的信號(hào)。而其內(nèi)部集成的可編程快速充電泵(charge pump)和鑒頻器(phase frequency detector)使其非常適合于高速DDS和鎖相環(huán)結(jié)合應(yīng)用的場(chǎng)合；同時(shí),它還提供有模擬混頻器，適用DDS-PLL和混頻器相結(jié)合的應(yīng)用場(chǎng)合。此外，AD9858的雜散抑制性能和諧波抑制性能也非常突出，當(dāng)輸出40MHz信號(hào)時(shí)，±1ΜΗζ帶寬內(nèi)的數(shù)模轉(zhuǎn)換SFDR為-87dBc，輸出180MHz信號(hào)時(shí)，± IMHz帶寬內(nèi)的數(shù)模轉(zhuǎn)換SFDR為_84dBc。AD9858具有掃頻輸出的功能，在此系統(tǒng)中就使用掃頻功能產(chǎn)生線性調(diào)頻信號(hào)，AD9858不具備定時(shí)的功能，所以需要外不定時(shí)來實(shí)現(xiàn)對(duì)脈寬的控制，AD9858的線性調(diào)頻工作原理是先指定頻率起始點(diǎn)和步進(jìn)頻率，并使頻率以系統(tǒng)時(shí)鐘的1/8或者其整數(shù)倍進(jìn)行累加，但是在沒有指定上限的情況下，會(huì)一直掃頻至1/2參考時(shí)鐘處，故需要做好上限頻率的控制，利用外部定時(shí)器實(shí)現(xiàn)對(duì)上限頻率的準(zhǔn)確控制。可編程邏輯器件即CPLD采用型號(hào)為“MAX3128ATC100”的芯片。CPLD在該系統(tǒng)中的功能是控制AD9858產(chǎn)生脈沖線性調(diào)頻信號(hào)，由于AD9858的配置邏輯較為簡單，故在本系統(tǒng)中采用小規(guī)模的MAX3128ATC100，完成對(duì)AD9858的配置，MAX3128ATC100具有128個(gè)邏輯單元，80個(gè)用戶可用10，足以在雷達(dá)系統(tǒng)中對(duì)AD9858進(jìn)行實(shí)時(shí)控制。DDS的工作過程如下系統(tǒng)上電后，依次向CFR、FTW、DFTW、DFRRW寫入控制字，然后等待外部激勵(lì)脈沖信號(hào)，當(dāng)檢測(cè)到外部激勵(lì)脈沖的上升沿后，產(chǎn)生一個(gè)update信號(hào)，更新參數(shù)后DDS開始輸出線性調(diào)頻信號(hào)。輸出線性調(diào)頻信號(hào)有效后立刻對(duì)地址0X02的寄存器進(jìn)行操作，將bit3置為高電平，并使相位累加器的清零為有效，當(dāng)檢測(cè)到外部激勵(lì)信號(hào)的下降沿后，產(chǎn)生一個(gè)update信號(hào)，停止線性調(diào)頻信號(hào)輸出。停止線性調(diào)頻信號(hào)有效后立即對(duì)0X02地址進(jìn)行操作，將bit3置為低電平，并能相位累加器清零無效，當(dāng)檢測(cè)到激勵(lì)信號(hào)的上升沿后產(chǎn)生update信號(hào)，輸出線性調(diào)頻信號(hào)。如此循環(huán)，即可產(chǎn)生周期性的脈沖線性調(diào)頻信號(hào)。
權(quán)利要求1.一種基于DDS的脈沖壓縮雷達(dá)線性調(diào)頻源，其特征在于包括可編程邏輯器件、直接數(shù)字式頻率合成器和帶通濾波器，所述可編程邏輯器件的控制信號(hào)輸出端與所述直接數(shù)字式頻率合成器的控制信號(hào)輸入端連接，所述直接數(shù)字式頻率合成器的線性調(diào)頻信號(hào)輸出端與所述帶通濾波器的信號(hào)輸入端連接，所述帶通濾波器的信號(hào)輸出端為所述脈沖壓縮雷達(dá)線性調(diào)頻源的信號(hào)輸出端。
2.根據(jù)權(quán)利要求I所述的基于DDS的脈沖壓縮雷達(dá)線性調(diào)頻源，其特征在于所述直接數(shù)字式頻率合成器采用型號(hào)為“AD9858”的芯片。
3.根據(jù)權(quán)利要求I所述的基于DDS的脈沖壓縮雷達(dá)線性調(diào)頻源，其特征在于所述可編程邏輯器件采用型號(hào)為“MAX3128ATCIOO ”的芯片。
專利摘要本實(shí)用新型公開了一種基于DDS的脈沖壓縮雷達(dá)線性調(diào)頻源，包括可編程邏輯器件、直接數(shù)字式頻率合成器和帶通濾波器，所述可編程邏輯器件的控制信號(hào)輸出端與所述直接數(shù)字式頻率合成器的控制信號(hào)輸入端連接，所述直接數(shù)字式頻率合成器的線性調(diào)頻信號(hào)輸出端與所述帶通濾波器的信號(hào)輸入端連接，所述帶通濾波器的信號(hào)輸出端為所述脈沖壓縮雷達(dá)線性調(diào)頻源的信號(hào)輸出端。本實(shí)用新型通過可編程邏輯器件控制直接數(shù)字式頻率合成器產(chǎn)生線性調(diào)頻信號(hào)，該線性調(diào)頻信號(hào)的頻率分辨率高、頻率穩(wěn)定度高、脈沖間相關(guān)性強(qiáng)，能夠靈活更改脈沖線性調(diào)頻信號(hào)的調(diào)頻帶寬或者調(diào)頻脈寬，縮短了脈沖壓縮雷達(dá)線性調(diào)頻源的開發(fā)周期。
文檔編號(hào)G01S7/28GK202815211SQ201220536159
公開日2013年3月20日 申請(qǐng)日期2012年10月19日 優(yōu)先權(quán)日2012年10月19日
發(fā)明者謝承華 申請(qǐng)人:成都遠(yuǎn)望科技有限責(zé)任公司