一種fpga數(shù)字邏輯信號的頻譜分析方法
【專利摘要】本發(fā)明涉及一種FPGA數(shù)字邏輯信號的頻譜分析方法，包括以下內(nèi)容：對原始數(shù)字邏輯信號Ls實現(xiàn)過程中包含的邏輯功能進行計算機邏輯仿真；將計算機邏輯仿真輸出的數(shù)字邏輯信號Ls轉(zhuǎn)換為可進行頻譜分析的數(shù)字信號Fs；對Fs經(jīng)離散傅立葉變換，得到該數(shù)字信號的頻譜Ms(ejw)。將數(shù)字邏輯信號Ls的整個實現(xiàn)過程所包含的邏輯功能實際輸出，F(xiàn)PGA數(shù)字邏輯功能通過頻譜分析儀進行實際頻譜測量得到其實際輸出數(shù)字信號Fr的頻譜Mr(ejw)。對比分析Fs頻譜Ms(ejw)和Fr頻譜Mr(ejw)。本發(fā)明將數(shù)字邏輯信號的分析方法從時域擴展到頻域，與傳統(tǒng)的數(shù)字邏輯信號分析方法相比，通過運用數(shù)字邏輯信號頻域仿真和實際信號頻譜分析相結(jié)合的方法達到判斷數(shù)字邏輯信號質(zhì)量和數(shù)字邏輯功能及時序是否正確的目的。
【專利說明】一種FPGA數(shù)字邏輯信號的頻譜分析方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于高速信號頻譜【技術(shù)領(lǐng)域】，更為具體地講，涉及一種高速數(shù)字邏輯信號的頻譜分析技術(shù)。

【背景技術(shù)】
[0002]高速數(shù)字系統(tǒng)中，用于驗證數(shù)字邏輯功能及時序是否正確的仿真軟件和邏輯分析儀的方式方法有很多，但是無論是用于功能和時序仿真的仿真軟件還是實際測量的邏輯分析儀所進行的分析都是在時域方面完成的，然而高速數(shù)字信號在輸出時由于失配或未接終端傳輸線引起的反射、竄擾或地電位的跳動、總線競爭產(chǎn)生的毛刺、震蕩往往是非周期性的；快速的邊沿信號也往往包含有在它們基本頻率以上的重要的諧波信息，因此對于傳統(tǒng)的時域測試儀器而言對其帶寬和實時采樣及數(shù)據(jù)處理能力要求較高，技術(shù)實現(xiàn)難度和成本都很高，加之對數(shù)字邏輯信號單純從時域方面進行分析不能完全體現(xiàn)信號的特性。單純的數(shù)字邏輯信號頻譜分析由于沒有具體的比較對象不容易判定數(shù)字邏輯信號的正確性，所以在頻域?qū)?shù)字邏輯信號的分析方面往往涉及較少，但根據(jù)上述數(shù)字邏輯信號的特點通過運用數(shù)字邏輯信號頻域仿真和實際信號頻譜分析相結(jié)合的方法便可達到判斷數(shù)字邏輯信號質(zhì)量和數(shù)字邏輯功能及時序是否正確的目的。
[0003]信號頻譜分析，就是在頻率域內(nèi)揭示及分析信號或系統(tǒng)特性的一種技術(shù)方法。對于一個確定性的非周期時域信號f(t) (_ t )，它在頻率域的分布規(guī)律可通過傅里葉變換求得，周期信號F(t)的頻譜是離散的，若F(t)是周期為T的信號，則可表示為無窮多個正弦諧波信號的疊加。信號的頻譜分析技術(shù)為頻譜測量提供了原理性依據(jù)，并指出了技術(shù)實現(xiàn)的途徑。
[0004]信號頻譜分析技術(shù)被廣泛應(yīng)用于諸多領(lǐng)域，尤其在無線通訊領(lǐng)域中的運用最為突出，通過頻譜分析技術(shù)可完成對信號失真度、調(diào)制度、譜純度、頻率穩(wěn)定度和交調(diào)失真等信號參數(shù)的測量，其中傅立葉變換是一種信號時頻轉(zhuǎn)換的重要方法，它可分析信號的成分，也可用這些成分合成信號，在不同的研宄領(lǐng)域，傅立葉變換具有多種不同的變體形式，如連續(xù)傅立葉變換和離散傅立葉變換。同樣這種方法也適用于高速數(shù)字邏輯信號分析中，用以得出輸出數(shù)字邏輯信號的頻譜，進行理論和實際頻譜比對。例如，在時鐘信號進行分頻或倍頻輸出時，其頻譜比較豐富，理論的時鐘信號輸出時頻譜如果和實際測量頻譜相同則信號正常，但如果由于失配或未接終端傳輸線引起的反射、竄擾或地電位的跳動、總線競爭產(chǎn)生的毛刺、震蕩等原因?qū)е螺敵鲂盘柊l(fā)生變化，這時其理論分析得出的頻譜將和實際測得的頻譜有差別，這樣便有助于找出問題所在。所以，根據(jù)數(shù)字邏輯信號頻譜的上述特點通過運用數(shù)字邏輯信號頻域仿真和實際信號頻譜分析相結(jié)合的方法判斷數(shù)字邏輯信號質(zhì)量和數(shù)字邏輯功能及時序是否正確的，如圖1所示。


【發(fā)明內(nèi)容】

[0005]針對上述的高速數(shù)字邏輯信號在時域分析領(lǐng)域存在的問題和頻域分析領(lǐng)域所特有的方法，提供一種FPGA數(shù)字邏輯信號的頻譜分析方法，將數(shù)字邏輯信號的分析方法從時域擴展到頻域并達到判斷數(shù)字邏輯信號質(zhì)量好壞和數(shù)字邏輯功能及時序是否正確的目的。
[0006]技術(shù)方案:本發(fā)明的上述目的是通過如下技術(shù)方案予以實現(xiàn)的:
[0007]一種FPGA數(shù)字邏輯信號的頻譜分析方法，其特征在于，包括以下步驟:
[0008]第1-1步，對原始數(shù)字邏輯信號Ls實現(xiàn)過程中包含的邏輯功能進行計算機邏輯仿真，邏輯功能仿真示意圖如圖2所示，數(shù)字邏輯信號Ls信號不局限于時鐘等周期信號可以擴展到通過任意復(fù)雜邏輯運算得出的數(shù)字邏輯信號；
[0009]第1-2步，將邏輯信號Ls轉(zhuǎn)換為可進行頻譜分析的數(shù)字信號Fs，可采用數(shù)值比較和數(shù)據(jù)類型轉(zhuǎn)化的方法對數(shù)字邏輯信號進行可邏輯運算和頻譜分析轉(zhuǎn)換。數(shù)字邏輯信號之間進行邏輯運算時需要進行數(shù)據(jù)類型之間的變換才能對運算后的數(shù)字邏輯信號頻譜進行分析，其變換過程為:將邏輯信號與邏輯信號對應(yīng)具體常數(shù)進行邏輯比較得到比較后的信號，將比較后的信號做邏輯運算，再進行邏輯信號到浮點數(shù)字信號的轉(zhuǎn)換，具體操作為將該時鐘邏輯信號通過數(shù)值比較器，將該時鐘邏輯信號與其輸出高低電平一半的常數(shù)值進行逐點比較得到比較后的高低信號序列，將比較后的信號序列輸入到數(shù)據(jù)類型轉(zhuǎn)換單元，將信號序列最終轉(zhuǎn)換為由浮點數(shù)表示的數(shù)字信號Fs，最終完成轉(zhuǎn)換過程，其轉(zhuǎn)換過程如圖3所示；
[0010]第1-3步，對上述數(shù)字信號Fs經(jīng)離散傅立葉變換DFFT，得到該數(shù)字信號的頻譜Ms (eJw)，其實現(xiàn)過程如圖4所示；
[0011]第2步，將數(shù)字邏輯信號Ls的整個實現(xiàn)過程所包含的邏輯功能實際輸出，F(xiàn)PGA數(shù)字邏輯功能通過頻譜分析儀進行實際頻譜測量得到其實際輸出數(shù)字信號^的頻譜Mr(eJw);
[0012]第3步，對比分析仿真數(shù)字邏輯信號？3頻譜Ms(e>)和FPGA實際輸出數(shù)字邏輯信號^頻譜M ，得出邏輯信號質(zhì)量和邏輯功能及時序正確與否結(jié)論。
[0013]有益效果:當(dāng)用驗證數(shù)字邏輯功能及時序的仿真軟件和邏輯分析儀對數(shù)字邏輯信號進行分析時都是在時域方面完成的，本發(fā)明將數(shù)字邏輯信號的分析方法從時域擴展到頻域，與傳統(tǒng)的數(shù)字邏輯信號分析方法相比，通過運用數(shù)字邏輯信號頻域仿真和實際信號頻譜分析相結(jié)合的方法達到判斷數(shù)字邏輯信號質(zhì)量和數(shù)字邏輯功能及時序是否正確的目的。同時可根據(jù)實際輸出信號的頻譜特性分析信號的質(zhì)量和影響信號質(zhì)量的原因，從而可以對數(shù)字信號邏輯功能和硬件結(jié)構(gòu)做出調(diào)整最終輸出更高質(zhì)量目標(biāo)數(shù)字邏輯信號。

【專利附圖】

【附圖說明】
[0014]圖1是數(shù)字邏輯信號頻譜分析總體方案框圖；
[0015]圖2是數(shù)字邏輯信號邏輯功能仿真示意圖；
[0016]圖3信號頻譜可仿真轉(zhuǎn)換方法圖；
[0017]圖4是數(shù)字邏輯信號頻譜仿真示意圖；
[0018]圖5是頻譜仿真方法時鐘信號頻譜圖；
[0019]圖6a正常時鐘信號輸出頻譜圖；
[0020]圖6b未屏蔽時鐘信號輸出頻譜圖；
[0021]圖6c毛刺時鐘信號輸出頻譜圖。

【具體實施方式】
[0022]以下結(jié)合附圖詳細(xì)描述本發(fā)明所提供的FPGA數(shù)字邏輯信號的頻譜分析方法，但不構(gòu)成對本發(fā)明的限制。
[0023]通過計算機仿真和硬件系統(tǒng)實驗，確定出在高速數(shù)字邏輯信號頻譜分析過程中進行周期時鐘數(shù)字邏輯信號頻譜分析的諧波應(yīng)在8次以上。時鐘數(shù)字頻譜理論上是無限的，而在工程應(yīng)用中卻只能用有限次諧波進行分析，所以實際中應(yīng)當(dāng)用合適的諧波次數(shù)進行折中處理。
[0024]按照圖1總體方案分兩步對目標(biāo)系統(tǒng)進行分析，第一步通過計算機仿真輸出時鐘信號頻譜圖，經(jīng)過數(shù)字邏輯功能模塊輸出的數(shù)字邏輯信號Ls仿真時選用頻率為f的時鐘信號作為分析目標(biāo)，該信號不局限于時鐘信號可以擴展到任意復(fù)雜邏輯運算得出的數(shù)字邏輯信號，實例中時鐘頻率為100MHz，首先利用仿真軟件中的信號源輸出一個具有10MHz頻率的時鐘信號，其次將該時鐘邏輯信號轉(zhuǎn)換為可進行頻譜分析的數(shù)字信號，具體操作為將該時鐘邏輯信號通過數(shù)值比較器，將該時鐘邏輯信號與其輸出高低電平一半的常數(shù)值進行逐點比較得到比較后的高低信號序列，將比較后的信號序列輸入到數(shù)據(jù)類型轉(zhuǎn)換單元，將信號序列最終轉(zhuǎn)換為由浮點數(shù)表示的數(shù)字信號Fs，最終完成轉(zhuǎn)換過程，得到數(shù)字信號Fs后再將Fs用數(shù)字信號處理中的方法進行處理，設(shè)該時鐘信號的最高頻率分量為f，根據(jù)Nyquist抽樣定理，匕的值可由一系列采樣間隔小于或等于l/2f的采樣值來確定，即采樣點的重復(fù)頻率F多2f采樣，用數(shù)字方式處理連續(xù)信號并不需要作用期間內(nèi)的無窮多個點的值，這個點數(shù)的多少根據(jù)選取的采樣率和信號的頻率之間的關(guān)系得出，軟件仿真兩者之間的比例一般按100倍以上的關(guān)系計算，再加上十倍的重復(fù)周期，那么用1000個以上的點表示即可，考慮到計算機為二進制表示，則緩沖器大小為2的次方關(guān)系，于是實例中緩沖器大小設(shè)置為N(N= 1024)可滿足分析需求，于是得到具有N個采樣點的緩沖離散數(shù)據(jù)序列l(wèi)(n)，將該離散數(shù)據(jù)系列中的N個采樣點，經(jīng)快速傅立葉變換FFT之后，就可以得到N個點的FFT結(jié)果，結(jié)果為一個具有N點的復(fù)數(shù)序列L(k)，而其中每一個點就對應(yīng)著一個頻率點，該頻率點的模值，就是該頻率值下的幅度特性，將幅度經(jīng)行相應(yīng)的縮放得出該數(shù)字邏輯信號的頻譜Ms(ejw)。
[0025]圖4顯示了本發(fā)明仿真信號頻譜分析方法，圖5為運用上述方法得出的時鐘信號頻譜結(jié)果。
[0026]第二步通過實際測量測出數(shù)字邏輯信號的實際頻譜，圖6a、圖6b為在保持時鐘輸出方法一致情況下只改變硬件輸出周圍信號情況所測試出的結(jié)果，圖6a為周圍做了信號隔離測試結(jié)果，而圖6b為沒有做隔離測試結(jié)果，周圍有其他高速信號輸出。圖6c為在數(shù)字時鐘邏輯信號上疊加了毛刺信號，即改變了時鐘邏輯時序所測試出的輸出結(jié)果。
[0027]由上述圖像對比分析可見看出，圖6a中的輸出時鐘信號和理論分析的信號頻譜基本一致，輸出正確；圖6a輸出時鐘信號質(zhì)量明顯高于圖6b信號質(zhì)量，可以由此查找出現(xiàn)問題的原因，實際實驗時周圍有其他頻率時鐘信號；圖6c信號頻譜和理論的不一致，可以理解為邏輯錯誤，實際實驗時疊加了毛刺。
[0028]可見，用本發(fā)明所提出的頻譜分析方法和傳統(tǒng)的時域分析方法一樣，都可以對數(shù)字邏輯信號進行分析，本發(fā)明所提出的一種FPGA數(shù)字邏輯信號的頻譜分析方法，通過運數(shù)字邏輯信號頻域仿真和實際信號頻譜分析相結(jié)合的方法能夠達到判斷數(shù)字邏輯信號質(zhì)量和數(shù)字邏輯功能及時序是否正確的目的。同時可根據(jù)實際輸出信號的頻譜特性分析信號的質(zhì)量和影響信號質(zhì)量的原因，從而對數(shù)字信號邏輯功能和硬件結(jié)構(gòu)做出調(diào)整最終輸出更高質(zhì)量的目標(biāo)數(shù)字邏輯信號，可擴展到復(fù)雜的數(shù)字邏輯功能分析方面。
[0029]以上通過詳細(xì)實施例描述了本發(fā)明所提供的FPGA數(shù)字邏輯信號的頻譜分析方法，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，在不脫離本發(fā)明實質(zhì)的范圍內(nèi)，可以對本發(fā)明做一定的變形或修改；其制備方法也不限于實施例中所公開的內(nèi)容。
【權(quán)利要求】
1.一種FPGA數(shù)字邏輯信號的頻譜分析方法，其特征在于，包括以下步驟: 第1-1步，對原始數(shù)字邏輯信號Ls實現(xiàn)過程中包含的邏輯功能進行計算機邏輯仿真； 第1-2步，將計算機邏輯仿真輸出的數(shù)字邏輯信號Ls轉(zhuǎn)換為可進行頻譜分析的數(shù)字信號Fs; 第1-3步，對上述數(shù)字信號Fs經(jīng)離散傅立葉變換，得到該數(shù)字信號的頻譜Ms(ejw); 第2步，將數(shù)字邏輯信號Ls的整個實現(xiàn)過程所包含的邏輯功能實際輸出，F(xiàn)PGA數(shù)字邏輯功能通過頻譜分析儀進行實際頻譜測量得到其實際輸出數(shù)字信號Fr的頻譜M r (eJW); 第3步，對比分析仿真數(shù)字邏輯信號匕頻譜M s (eJW)和FPGA實際輸出數(shù)字邏輯信號Fi頻譜凡(e>)，得出邏輯信號質(zhì)量和邏輯功能及時序正確與否結(jié)論。
2.如權(quán)利要求1所述的一種FPGA數(shù)字邏輯信號的頻譜分析方法，其特征在于:第1-1步所述的數(shù)字邏輯信號Ls包括周期信號和通過任何復(fù)雜邏輯運算得出的數(shù)字邏輯信號。
3.如權(quán)利要求1所述的一種FPGA數(shù)字邏輯信號的頻譜分析方法，其特征在于:第1-2步的具體轉(zhuǎn)換過程為:將時鐘邏輯信號通過數(shù)值比較器，將該時鐘邏輯信號與其輸出高低電平一半的常數(shù)值進行逐點比較得到比較后的高低信號序列，將比較后的信號序列輸入到數(shù)據(jù)類型轉(zhuǎn)換單元，將信號序列最終轉(zhuǎn)換為由浮點數(shù)表示的數(shù)字信號Fs，最終完成轉(zhuǎn)換過程。
【文檔編號】G01R23/16GK104483546SQ201410748388
【公開日】2015年4月1日 申請日期:2014年12月9日 優(yōu)先權(quán)日:2014年12月9日
【發(fā)明者】鐘景華, 李為 申請人:南京國睿安泰信科技股份有限公司