一種減少計數(shù)損失的脈沖幅度測量電路及方法
【專利摘要】本發(fā)明公開了一種減少計數(shù)損失的脈沖幅度測量電路及方法，相關(guān)電路包括：成形放大電路，用于將核探測器輸出的隨機(jī)脈沖信號展寬成行成頂部平坦的便于幅度測量的脈沖形狀，并對信號幅度進(jìn)行放大后輸出；高速AD轉(zhuǎn)換電路，用于對成形放大電路輸出的脈沖信號進(jìn)行連續(xù)采樣并轉(zhuǎn)換為數(shù)字量后輸出；快速尋峰與放電控制電路，用于對高速AD轉(zhuǎn)換電路輸出的數(shù)字信號波形進(jìn)行幅度計算，在幅度計算完成后存儲，并輸出放電控制信號至所述信號快恢復(fù)電路；信號快恢復(fù)電路，用于根據(jù)接收到的放電控制信號控制，將所述成形放大電路輸出脈沖的幅度恢復(fù)到基線電平。本發(fā)明公開的電路及方法，可減小高計數(shù)率的情況下核脈沖信號的堆積效應(yīng)帶來的計數(shù)率損失，且電路結(jié)構(gòu)簡單可靠，便于推廣。
【專利說明】一種減少計數(shù)損失的脈沖幅度測量電路及方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及核脈沖信號幅度測量【技術(shù)領(lǐng)域】，尤其涉及一種減少計數(shù)損失的脈沖幅 度測量電路及方法。

【背景技術(shù)】
[0002] 數(shù)字化核脈沖信號的脈沖幅度測量方法是首先對信號進(jìn)行成形放大，然后通過ADC(模數(shù)轉(zhuǎn)換器）對信號進(jìn)行連續(xù)采樣，再通過FPGA(現(xiàn)場可編程門陣列）等邏輯器件對 采樣數(shù)據(jù)進(jìn)行數(shù)字化尋峰處理從而得到脈沖信號的幅度；再根據(jù)不同幅度數(shù)值對隨機(jī)信號 進(jìn)行計數(shù)累計得到隨機(jī)脈沖信號的幅度譜。幅度測量越精確，則幅度譜的分辨率約高。隨 機(jī)脈沖信號的發(fā)生頻率越高，測量的平均計數(shù)率越高則幅度譜累積的速度越快，測量效率 越尚。
[0003] 在核脈沖信號處理的應(yīng)用中，探測器輸出的脈沖形狀（如圖1所示）為上升沿很 陡、下降沿較長的尖峰狀脈沖。在計數(shù)率較高的情況下，信號脈寬一般從幾納秒到幾百納秒 不等。通過ADC對這種形狀的脈沖進(jìn)行采樣測量時，幅度虧損較大。為了提高脈沖信號幅 度測量的精度，要求ADC對一個脈沖信號波形采樣盡量多的采樣點(diǎn)，以盡量減小由數(shù)字化 波形采樣帶來的誤差。信號頂部越平坦，則幅度虧損越小，測量精度越高。
[0004] 因此為了提高測量精度，首先要通過波形成形展寬電路將探測器輸出的隨機(jī)脈沖 信號成形成頂部更加平坦，脈寬比原脈沖信號有所展寬的準(zhǔn)高斯形脈沖，以滿足高精度的 測量要求。但是，經(jīng)過成形后的脈沖波形下降沿較長（如圖2所示），當(dāng)探測器輸出的核脈 沖信號的計數(shù)率較高時，較長的下降沿會更容易發(fā)生堆積效應(yīng)（如圖3所示）。
[0005]堆積效應(yīng)通常分為兩種情況，一種是峰堆積，即脈沖的峰疊加在一起，不能準(zhǔn)確的 將其區(qū)分和測量，通常發(fā)生峰堆積時會將這部分脈沖舍棄，從而產(chǎn)生一定的計數(shù)損失。
[0006] 發(fā)生峰堆積的概率可以通過計算得出，由于核脈沖信號在時間上具有隨機(jī)性，其 信號出現(xiàn)的概率服從泊松分布。如果脈沖的平均計數(shù)率為n，按照泊松分布，在ΛΤ時間內(nèi) 出現(xiàn)η個核脈沖信號的概率為：
[0007]

【權(quán)利要求】
1. 一種減少計數(shù)損失的脈沖幅度測量電路，其特征在于，該電路包括：成形放大電路、 高速AD轉(zhuǎn)換電路、快速尋峰與放電控制電路，以及信號快恢復(fù)電路； 其中，所述成形放大電路，用于將核探測器輸出的隨機(jī)脈沖信號展寬成形成頂部平坦 的便于幅度測量的脈沖形狀，并對信號幅度進(jìn)行放大后輸出； 所述高速AD轉(zhuǎn)換電路，用于對成形放大電路輸出的脈沖信號進(jìn)行連續(xù)采樣并轉(zhuǎn)換為 數(shù)字量后輸出； 所述快速尋峰與放電控制電路，用于對高速AD轉(zhuǎn)換電路輸出的數(shù)字信號波形進(jìn)行幅 度計算，在幅度計算完成后存儲，并輸出放電控制信號至所述信號快恢復(fù)電路； 所述信號快恢復(fù)電路，用于根據(jù)接收到的放電控制信號控制，將所述成形放大電路輸 出脈沖的幅度恢復(fù)到基線電平。
2. 根據(jù)權(quán)利要求1所述的電路，其特征在于，所述成形放大電路為CR-RCm成形電路；所 述0?-1^"1成形電路由一個CR微分電路與多級RC積分電路級聯(lián)構(gòu)成； 其中，RC積分電路為有源積分電路，其包括：隔離電阻、運(yùn)算放大器、積分電容和積分 電阻；所述隔離電阻與運(yùn)算放大器串聯(lián)，信號經(jīng)過隔離電阻由運(yùn)算放大器的輸入端輸入，輸 出端輸出，積分電容和積分電阻并聯(lián)在運(yùn)算放大器的信號輸入端和輸出端；積分時間通過 調(diào)節(jié)積分電容和積分電阻的值來調(diào)節(jié)，信號放大倍數(shù)通過調(diào)節(jié)積分電阻和隔離電阻的阻值 調(diào)節(jié)。
3. 根據(jù)權(quán)利要求1所述的電路，其特征在于，所述高速AD轉(zhuǎn)換電路包括：單端轉(zhuǎn)差分 放大器與高速AD轉(zhuǎn)換器； 其中，單端轉(zhuǎn)差分放大器將單端輸入的脈沖信號轉(zhuǎn)換為差分信號輸入高速AD轉(zhuǎn)換器， 由高速AD轉(zhuǎn)換器進(jìn)行數(shù)字化采樣。
4. 根據(jù)權(quán)利要求1所述的電路，其特征在于，所述快速尋峰與放電控制電路包括：寄存 器、閾值比較器、閾值寄存器、峰值比較器和峰值寄存器以及存儲器； 其中，寄存器，用于緩存高速AD轉(zhuǎn)換電路輸出的數(shù)字信號； 所述閾值寄存器，用于存儲預(yù)先設(shè)定的開始和結(jié)束峰值比較邏輯的幅度數(shù)值； 所述閾值比較器通過比較數(shù)字信號的數(shù)值與閾值數(shù)值的大小，來觸發(fā)與停止峰值比較 邏輯；當(dāng)觸發(fā)峰值比較邏輯時，輸出控制信號觸發(fā)峰值比較器進(jìn)行峰值比較，并將峰值比較 得到的數(shù)字信號的最大值存入峰值寄存器中；當(dāng)停止峰值比較邏輯時，輸出控制信號來控 制峰值寄存器輸出其所存儲的數(shù)字信號最大值到存儲器，并向外輸出放電控制信號； 所述峰值比較器，用于實時比較當(dāng)前數(shù)字信號的數(shù)值與峰值寄存器中的數(shù)值大小，并 將最大值更新到峰值寄存器中； 所述峰值寄存器，用于存儲當(dāng)前峰值比較邏輯得到的數(shù)字信號的最大值； 所述存儲器，用于存儲峰值寄存器輸出的所述數(shù)字信號的最大值。
5. 根據(jù)權(quán)利要求1所述的電路，其特征在于，所述信號快恢復(fù)電路為CMOS模擬開關(guān)和 放電電阻串聯(lián)構(gòu)成。
6. -種基于權(quán)利要求1-5任一項所述的電路實現(xiàn)脈沖幅度測量的方法，其特征在于， 該方法包括： 由成形放大電路將核探測器輸出的隨機(jī)脈沖信號展寬成形成頂部平坦的便于幅度測 量的脈沖形狀，并對信號幅度進(jìn)行放大后輸出； 由高速AD轉(zhuǎn)換電路對成形放大電路輸出的脈沖信號進(jìn)行連續(xù)采樣并轉(zhuǎn)換為數(shù)字量后 輸出； 由快速尋峰與放電控制電路對高速AD轉(zhuǎn)換電路輸出的數(shù)字信號波形進(jìn)行幅度計算， 在幅度計算完成后存儲，并輸出放電控制信號至所述信號快恢復(fù)電路； 由信號快恢復(fù)電路根據(jù)接收到的放電控制信號控制，將所述成形放大電路輸出脈沖的 幅度恢復(fù)到基線電平。
7. 根據(jù)權(quán)利要求6所述的方法，其特征在于，所述成形放大電路為CR-RCm成形電路；所 述0?-1^"1成形電路由一個CR微分電路與多級RC積分電路級聯(lián)構(gòu)成； 其中，RC積分電路為有源積分電路，其包括：隔離電阻、運(yùn)算放大器、積分電容和積分 電阻；所述隔離電阻與運(yùn)算放大器串聯(lián)，信號經(jīng)過隔離電阻由運(yùn)算放大器的輸入端輸入，輸 出端輸出，積分電容和積分電阻并聯(lián)在運(yùn)算放大器的信號輸入端和輸出端；積分時間通過 調(diào)節(jié)積分電容和積分電阻的值來調(diào)節(jié)，信號放大倍數(shù)通過調(diào)節(jié)積分電阻和隔離電阻的阻值 調(diào)節(jié)。
8. 根據(jù)權(quán)利要求6所述的方法，其特征在于，所述高速AD轉(zhuǎn)換電路包括：單端轉(zhuǎn)差分 放大器與高速AD轉(zhuǎn)換器； 其中，單端轉(zhuǎn)差分放大器將單端輸入的脈沖信號轉(zhuǎn)換為差分信號輸入高速AD轉(zhuǎn)換器， 由高速AD轉(zhuǎn)換器進(jìn)行數(shù)字化采樣。
9. 根據(jù)權(quán)利要求6所述的方法，其特征在于，所述快速尋峰與放電控制電路包括：寄存 器、閾值比較器、閾值寄存器、峰值比較器和峰值寄存器以及存儲器； 其中，寄存器，用于緩存高速AD轉(zhuǎn)換電路輸出的數(shù)字信號； 所述閾值寄存器，用于存儲預(yù)先設(shè)定的開始和結(jié)束峰值比較邏輯的幅度數(shù)值； 所述閾值比較器通過比較數(shù)字信號的數(shù)值與閾值數(shù)值的大小，來觸發(fā)與停止峰值比較 邏輯；當(dāng)觸發(fā)峰值比較邏輯時，輸出控制信號觸發(fā)峰值比較器進(jìn)行峰值比較，并將峰值比較 得到的數(shù)字信號的最大值存入峰值寄存器中；當(dāng)停止峰值比較邏輯時，輸出控制信號來控 制峰值寄存器輸出其所存儲的數(shù)字信號最大值到存儲器，并向外輸出放電控制信號； 所述峰值比較器，用于實時比較當(dāng)前數(shù)字信號的數(shù)值與峰值寄存器中的數(shù)值大小，并 將最大值更新到峰值寄存器中； 所述峰值寄存器，用于存儲當(dāng)前峰值比較邏輯得到的數(shù)字信號的最大值； 所述存儲器，用于存儲峰值寄存器輸出的所述數(shù)字信號的最大值。
10. 根據(jù)權(quán)利要求6所述的方法，其特征在于，所述信號快恢復(fù)電路為CMOS模擬開關(guān)和 放電電阻串聯(lián)構(gòu)成。
【文檔編號】G01R29/02GK104483557SQ201410821108
【公開日】2015年4月1日 申請日期:2014年12月24日 優(yōu)先權(quán)日:2014年12月24日
【發(fā)明者】陳煉, 劉宇哲, 梁福田, 李鋒, 金革 申請人:中國科學(xué)技術(shù)大學(xué)