一種實(shí)現(xiàn)GH_Z脈沖通過(guò)率的時(shí)間、能量雙譜同步測(cè)量系統(tǒng)的制作方法
【專利摘要】本發(fā)明公開(kāi)了一種實(shí)現(xiàn)GHZ脈沖通過(guò)率的時(shí)間、能量雙譜同步測(cè)量系統(tǒng)，所述系統(tǒng)包括：超快速電流放大器、超快速電流電壓轉(zhuǎn)換器、FPGA模塊、超高速模擬開(kāi)關(guān)、電荷積分器和超高速模數(shù)轉(zhuǎn)換器。本發(fā)明通過(guò)將粒子信號(hào)分配到獨(dú)立并行的快速幅度分析器，從而提高了對(duì)粒子信號(hào)的處理能力；可將常規(guī)高速數(shù)字多道分析能力進(jìn)步提高32倍；解決了GHz頻率的粒子信號(hào)的單個(gè)粒子信號(hào)能量、時(shí)間雙參量的測(cè)量；可達(dá)到GHz的脈沖計(jì)數(shù)通過(guò)率。
【專利說(shuō)明】
一種實(shí)現(xiàn)GHz脈沖通過(guò)率的時(shí)間、能量雙譜同步測(cè)量系統(tǒng)
技術(shù)領(lǐng)域
[0001 ]本發(fā)明涉及GHz脈沖通過(guò)率的時(shí)間、能量雙譜數(shù)字多道技術(shù)，尤其涉及一種實(shí)現(xiàn)GHz脈沖通過(guò)率的時(shí)間、能量雙譜同步測(cè)量系統(tǒng)。
【背景技術(shù)】
[0002]多道脈沖幅度分析器(簡(jiǎn)稱多道)是核技術(shù)應(yīng)用中的常用儀器。近年來(lái)，基于直接采樣分析脈沖波形的數(shù)字多道發(fā)展很快，其與傳統(tǒng)模擬多道相比，具有分析速率快、脈沖通過(guò)率高，能檢測(cè)更多的脈沖信號(hào)，采用可編程器件實(shí)現(xiàn)靈活的數(shù)據(jù)處理算法等優(yōu)點(diǎn)。
[0003]模數(shù)轉(zhuǎn)換器即A/D轉(zhuǎn)換器，或簡(jiǎn)稱ADC，通常是指一個(gè)將模擬信號(hào)轉(zhuǎn)變?yōu)閿?shù)字信號(hào)的電子元件。轉(zhuǎn)變?yōu)閿?shù)字信號(hào)的電子元件。A/D轉(zhuǎn)換的作用是將時(shí)間連續(xù)、幅值也連續(xù)的模擬量轉(zhuǎn)換為時(shí)間離散、幅值也離散的數(shù)字信號(hào)，因此，A/D轉(zhuǎn)換一般要經(jīng)過(guò)取樣、保持、量化及編碼4個(gè)過(guò)程。
[0004]模擬數(shù)字轉(zhuǎn)換器的分辨率是指，對(duì)于允許范圍內(nèi)的模擬信號(hào)，它能輸出離散數(shù)字信號(hào)值的個(gè)數(shù)。
[0005]FPGA(Field —Programmable Gate Array)，即現(xiàn)場(chǎng)可編程門陣列，它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
[0006]傳統(tǒng)的脈沖幅度測(cè)量方法:
[0007]傳統(tǒng)的脈沖幅度分析器米用模擬分析技術(shù)，它一般先將探測(cè)器輸出的信號(hào)放大，再進(jìn)行脈沖成形后送入較慢的AD變換器分析和記錄，其抗干擾能力和靈活性都較差，較高計(jì)數(shù)率情況下，無(wú)法獲得每個(gè)入射粒子的能量和時(shí)間信息，難以實(shí)現(xiàn)粒子信號(hào)鑒別、堆積信號(hào)恢復(fù)等功能。
[0008]如圖1所示為現(xiàn)有的脈沖幅度測(cè)量方法，其中圖la、lb為采用電荷靈敏型前置放大器構(gòu)成的脈沖幅度測(cè)量系統(tǒng)，屬于脈沖工作模式；圖1c為采用電流-電壓轉(zhuǎn)換型前置放大器構(gòu)成的脈沖幅度測(cè)量系統(tǒng)，屬于電流工作模式。
[0009]低計(jì)數(shù)率下，圖1a方式可正常工作，可獲得單個(gè)粒子的能量信息，脈沖幅度分辨效果較好；
[0010]高計(jì)數(shù)率下，圖1b方式中的前放輸出的電壓脈沖全部累積、堆積，在經(jīng)過(guò)后級(jí)的脈沖成形器后，多個(gè)電壓脈沖堆積成為一個(gè)脈沖，從而無(wú)法獲得每個(gè)粒子的能量信息，超出了后級(jí)數(shù)字多道采用系統(tǒng)的處理時(shí)間。
[0011 ]通常在較低計(jì)數(shù)率情況下，都基于圖la、Ib方式工作。當(dāng)計(jì)數(shù)率較高時(shí)(通常大于幾百KHz至上MHz)，傳統(tǒng)的電荷靈敏放大器無(wú)法工作，故傳統(tǒng)的處理方法是采用電流-電壓轉(zhuǎn)換型前置放大器直接將高計(jì)數(shù)率情況下每個(gè)粒子對(duì)應(yīng)的脈沖直接堆積成為一個(gè)直流信號(hào)，故通過(guò)測(cè)量該直流電壓信號(hào)的平均脈沖幅度大小，從而間接獲知入射粒子的平均能量，該方法為目前的主流方法，但無(wú)法分辨每個(gè)粒子的能量和出現(xiàn)的時(shí)刻，只能獲得大量粒子的平均效應(yīng)，所能保留的信息很有限，制約了現(xiàn)代高能核物理的發(fā)展。
[0012]存在的主要問(wèn)題如下:
[0013]1、一般數(shù)字多道的模數(shù)轉(zhuǎn)換器的模數(shù)轉(zhuǎn)換速率難于無(wú)限制提高，通常最高不超過(guò)GHz左右，故當(dāng)粒子的到達(dá)時(shí)間接近納秒時(shí)，無(wú)法分辨出每個(gè)粒子。
[0014]2、為了準(zhǔn)確分析測(cè)量出每個(gè)粒子的能量，必須要對(duì)前放輸出的信號(hào)進(jìn)行成形展寬，從而可獲得優(yōu)異的脈沖幅度測(cè)量效果。而在高計(jì)數(shù)率下，成形展寬器的脈沖全部堆積而無(wú)法分辨每個(gè)脈沖。
[0015]本發(fā)明要實(shí)現(xiàn)高計(jì)數(shù)率條件下(GHz脈沖通過(guò)率)單個(gè)粒子能量、時(shí)間信息的同步測(cè)量。

【發(fā)明內(nèi)容】

[0016]為解決上述技術(shù)問(wèn)題，本發(fā)明的目的是提供一種實(shí)現(xiàn)GHz脈沖通過(guò)率的時(shí)間、能量雙譜同步測(cè)量系統(tǒng)。
[0017]本發(fā)明的目的通過(guò)以下的技術(shù)方案來(lái)實(shí)現(xiàn):
[0018]一種實(shí)現(xiàn)GHz脈沖通過(guò)率的時(shí)間、能量雙譜同步測(cè)量系統(tǒng)，所述系統(tǒng)包括:超快速電流放大器、超快速電流電壓轉(zhuǎn)換器、FPGA模塊、超高速模擬開(kāi)關(guān)、電荷積分器和超高速模數(shù)轉(zhuǎn)換器;所述
[0019]超快速電流放大器，用于對(duì)探測(cè)器輸出的信號(hào)放大，并采用電流脈沖進(jìn)行信號(hào)的傳輸；
[0020]超快速電流電壓轉(zhuǎn)換器，用于將電流信號(hào)轉(zhuǎn)換成電壓信號(hào)，并傳輸給FPGA模塊單元;及將電流脈沖信號(hào)通過(guò)延遲線輸出到超高速模擬開(kāi)關(guān)；
[0021]FPGA模塊，包括時(shí)間數(shù)字轉(zhuǎn)換單元和電流脈沖順序分配器；用于輸出時(shí)間譜線和32路開(kāi)關(guān)選通信號(hào)，并將所述開(kāi)關(guān)選通信號(hào)和超快速電流放大器輸出的電流脈沖信號(hào)輸出且同時(shí)到達(dá)超尚速t旲擬開(kāi)關(guān)；
[0022]超高速模擬開(kāi)關(guān)，用于輸出32路電流脈沖；
[0023]電荷積分器，將電流脈沖中疊加的噪聲平滑，同時(shí)將電流脈沖積分獲得整個(gè)電流脈沖的強(qiáng)度；
[0024]超高速模數(shù)轉(zhuǎn)換器，將32路模擬的指數(shù)電壓信號(hào)轉(zhuǎn)換為32路數(shù)字的指數(shù)電壓信號(hào)，并將離散信號(hào)輸入到FPGA中。
[0025]與現(xiàn)有技術(shù)相比，本發(fā)明的一個(gè)或多個(gè)實(shí)施例可以具有如下優(yōu)點(diǎn):
[0026]1、通過(guò)將粒子信號(hào)分配到獨(dú)立并行的快速幅度分析器，從而提高了對(duì)粒子信號(hào)的處理能力。
[0027]2、可將常規(guī)高速數(shù)字多道分析能力進(jìn)步提高32倍。
[0028]3、解決了 GHz頻率的粒子信號(hào)的單個(gè)粒子信號(hào)能量、時(shí)間雙參量的測(cè)量。
[0029]4、可達(dá)到GHz的脈沖計(jì)數(shù)通過(guò)率。
【附圖說(shuō)明】
[0030]圖1a、Ib和Ic是現(xiàn)有技術(shù)脈沖幅度測(cè)量方法結(jié)構(gòu)示意圖；
[0031]圖2是實(shí)現(xiàn)GHz脈沖通過(guò)率的時(shí)間、能量雙譜同步測(cè)量系統(tǒng)結(jié)構(gòu)示意圖；
[0032]Ul為超快速電流放大器、U2為超快速電流電壓轉(zhuǎn)換器、U3為FPGA內(nèi)部時(shí)間數(shù)字轉(zhuǎn)換單元、U4為電流脈沖順序分配器、U5為32通道超高速(ps級(jí)別)模擬開(kāi)關(guān)、U6為32通道電荷積分器(時(shí)間常數(shù)為32ns)、U7為32通道超高速模數(shù)轉(zhuǎn)換器(每片ADC轉(zhuǎn)換頻率為1GHz)、U8為32通道數(shù)字脈沖幅度提取器、U9為32通道歸一化系數(shù)校正器、UlO為32通道譜線合成器。
【具體實(shí)施方式】
[0033]為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合實(shí)施例及附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)的描述。
[0034I 如圖2所示，為實(shí)現(xiàn)GHz脈沖通過(guò)率的時(shí)間、能量雙譜同步測(cè)量系統(tǒng)結(jié)構(gòu)，包括:超快速電流放大器、超快速電流電壓轉(zhuǎn)換器、FPGA模塊、超高速模擬開(kāi)關(guān)、電荷積分器和超高速模數(shù)轉(zhuǎn)換器;所述
[0035]超快速電流放大器，用于對(duì)探測(cè)器輸出的信號(hào)放大，并采用電流脈沖進(jìn)行信號(hào)的傳輸；
[0036]超快速電流電壓轉(zhuǎn)換器，用于將電流信號(hào)轉(zhuǎn)換成電壓信號(hào)，并傳輸給FPGA模塊單元;及將電流脈沖信號(hào)通過(guò)延遲線輸出到超高速模擬開(kāi)關(guān)；
[0037]FPGA模塊，包括時(shí)間數(shù)字轉(zhuǎn)換單元和電流脈沖順序分配器；用于輸出時(shí)間譜線和32路開(kāi)關(guān)選通信號(hào)，并將所述開(kāi)關(guān)選通信號(hào)和超快速電流放大器輸出的電流脈沖信號(hào)輸出且同時(shí)到達(dá)超尚速t旲擬開(kāi)關(guān)；
[0038]超高速模擬開(kāi)關(guān)，用于輸出32路電流脈沖；
[0039]電荷積分器，將電流脈沖中疊加的噪聲平滑，同時(shí)將電流脈沖積分獲得整個(gè)電流脈沖的強(qiáng)度；
[0040]超高速模數(shù)轉(zhuǎn)換器，將32路模擬的指數(shù)電壓信號(hào)轉(zhuǎn)換為32路數(shù)字的指數(shù)電壓信號(hào)，并將離散信號(hào)輸入到FPGA中。
[0041]選用超快速電流放大器Ul對(duì)探測(cè)器輸出信號(hào)放大替代傳統(tǒng)電荷靈敏或電壓靈敏方式進(jìn)行信號(hào)放大;采用電流脈沖進(jìn)行信號(hào)的傳輸替代傳統(tǒng)電壓脈沖信號(hào)的傳輸;采用超高速電流電壓轉(zhuǎn)換器實(shí)現(xiàn)電流脈沖信號(hào)的整形與轉(zhuǎn)換;采用超高速模擬開(kāi)關(guān)切換電流方式替代傳統(tǒng)電壓切換方式;采用電流放大，可消除電壓脈沖信號(hào)在模擬開(kāi)關(guān)中的串?dāng)_現(xiàn)象。這樣可以提高信噪比，保證時(shí)間信息。而傳統(tǒng)方法使用電壓方式傳輸模擬核脈沖信號(hào)，信號(hào)源內(nèi)阻與傳輸線路的直流特征阻抗不匹配會(huì)導(dǎo)致所傳輸?shù)母哳l信號(hào)發(fā)生振鈴、過(guò)沖及幅度衰減等現(xiàn)象，且易受外界干擾，信號(hào)傳輸不穩(wěn)定，故對(duì)于超高速的核脈沖信號(hào)而言，難以保證其準(zhǔn)確的脈沖幅度信息與時(shí)間信息。本實(shí)施例則替代了傳統(tǒng)電壓信號(hào)處理方式為電流信號(hào)處理方式。用這種方法代替?zhèn)鹘y(tǒng)的電壓型與電荷型放大器，可有效保證粒子脈沖信號(hào)的時(shí)間特性與幅度特性。
[0042]通過(guò)延遲線消除U2，U3，U4帶來(lái)的延遲，從而保證模擬開(kāi)關(guān)選通信號(hào)與電流脈沖信號(hào)同步。
[0043]電流脈沖分配與時(shí)間測(cè)量工作流程:FPGA內(nèi)部的時(shí)間轉(zhuǎn)換單元輸出時(shí)間譜線，通過(guò)U4輸出32路開(kāi)關(guān)選通信號(hào)給32通道模擬開(kāi)關(guān)。通過(guò)調(diào)節(jié)延遲眼的延遲時(shí)間保證Ul輸出的電流脈沖信號(hào)和FPGA部分輸出的開(kāi)關(guān)選通信號(hào)同時(shí)到達(dá)U5。每當(dāng)UI到來(lái)一個(gè)電流脈沖，則FPGA內(nèi)部的電流脈沖順序分配器則打開(kāi)32通道模擬開(kāi)關(guān)中的其中一路開(kāi)關(guān)，并關(guān)閉其他所有開(kāi)關(guān)，隨著Ul電流脈沖依次到來(lái)，則32通道模擬開(kāi)關(guān)中的32路開(kāi)關(guān)則依次選通開(kāi)關(guān)。FPGA內(nèi)部的電流脈沖順序分配器為32進(jìn)制計(jì)數(shù)器，每接收到32個(gè)脈沖則重新計(jì)數(shù)，使得模擬開(kāi)關(guān)則始終處于輪詢交叉導(dǎo)通狀態(tài)。32通道超高速模擬開(kāi)關(guān)中的每一路開(kāi)關(guān)都是在Ul每輸出32個(gè)脈沖才導(dǎo)通輸出I個(gè)脈沖，本實(shí)施例的電流脈沖分配方式可實(shí)現(xiàn)將Ul輸出的單路超高速電流脈沖分配成為頻率下降32倍的相對(duì)低速電流脈沖。此方法改變傳統(tǒng)單路粒子信號(hào)分析的辦法，改為采用多路分配，并用多路并行同步的數(shù)字幅度分析器，從而大大提高了脈沖計(jì)數(shù)通過(guò)率?？稍黾硬⑿蟹峙渫ǖ罃?shù)進(jìn)一步提升脈沖計(jì)數(shù)通過(guò)率。
[0044]32通道超高速模擬開(kāi)關(guān)輸出32路的電流脈沖，為了準(zhǔn)確獲取每個(gè)電流脈沖的強(qiáng)度也就是獲得對(duì)應(yīng)的入射粒子能量大小，需要先將電流脈沖經(jīng)過(guò)32通道的電荷積分器，通過(guò)積分器將電流脈沖中疊加的噪聲平滑，同時(shí)將電流脈沖積分獲得整個(gè)電流脈沖的強(qiáng)度，顯然積分器的積分時(shí)間越長(zhǎng)，積分器輸出信號(hào)的時(shí)間寬度越長(zhǎng)，越有利于每路信號(hào)脈沖幅度提取的分辨率。但積分時(shí)間越長(zhǎng)，則會(huì)下降系統(tǒng)的脈沖計(jì)數(shù)通過(guò)率。由于本系統(tǒng)的采用的高速ADC為IGHz，且采用的是32路分配器，理論上可以對(duì)每個(gè)脈沖延遲32倍，故此部分選擇的積分時(shí)間最大不超過(guò)32納秒。經(jīng)過(guò)32通道電荷積分器后，前端I納秒左右寬度的電流窄脈沖變換為32納秒寬度的指數(shù)電壓信號(hào)。由于此時(shí)已經(jīng)將電流信號(hào)轉(zhuǎn)換為相對(duì)頻率較低的電壓信號(hào)，故可以直接采用常規(guī)的傳輸方式與脈沖幅度提取方式。
[0045]32通道超高速ADC，實(shí)現(xiàn)將32路模擬的指數(shù)電壓信號(hào)轉(zhuǎn)換為32路數(shù)字的指數(shù)電壓信號(hào)，并將該離散信號(hào)輸入到FPGA系統(tǒng)中。為了提高脈沖計(jì)數(shù)通過(guò)率，本實(shí)施例選用的ADC為目前市面上所能選擇的盡可能高轉(zhuǎn)換速率的ADC，本專利選用的是IGHz的ADC，共采用32片，每片都是完全并行獨(dú)立運(yùn)行，故理論上所能獲得的最大轉(zhuǎn)換速率為lGHz*32 = 32GHz。故遠(yuǎn)超過(guò)目前市面上任意一款高速ADC，從而也能獲得極高的脈沖計(jì)數(shù)通過(guò)率。
[0046]32路離散的指數(shù)信號(hào)輸入到FPGA內(nèi)部后，在FPGA內(nèi)部采用32路并行獨(dú)立的數(shù)字梯形成形器與數(shù)字脈沖幅度提取器將每路信號(hào)的幅度準(zhǔn)確提取后，最后進(jìn)行歸一化系數(shù)校正與譜線合成從而輸出一條合成后的能譜曲線。
[0047]本申請(qǐng)文件使脈沖信號(hào)放大后，不再通過(guò)閾值甄別電路和峰值檢測(cè)電路展寬脈沖峰值，而是由高速ADC實(shí)時(shí)采樣，經(jīng)FPGA處理后得到精確的數(shù)字峰值。因此精度高，性能好。
[0048]上述實(shí)施例采用純電流方式進(jìn)行核脈沖信號(hào)的放大、傳輸、分配之后才電荷積分為電壓信號(hào)實(shí)現(xiàn)脈沖幅度提取替代了傳統(tǒng)先電荷積分放大后信號(hào)傳輸及幅度提取的方法；且通過(guò)精確的時(shí)間同步將單路超高速電流脈沖信號(hào)變換為32通道的相對(duì)低速電流脈沖信號(hào);采用多路IGHz模數(shù)轉(zhuǎn)換器配合32通道電荷積分器與FPGA內(nèi)部32通道數(shù)字脈沖幅度提取器，實(shí)現(xiàn)高達(dá)32GHz的數(shù)字信息采集能力，從而提高脈沖通過(guò)率;同時(shí)實(shí)現(xiàn)對(duì)GHz脈沖通過(guò)率的單個(gè)粒子能量、時(shí)間雙參量的測(cè)量，且二者具備時(shí)序配合功能，確保時(shí)間能量雙譜的質(zhì)量。
[0049]雖然本發(fā)明所揭露的實(shí)施方式如上，但所述的內(nèi)容只是為了便于理解本發(fā)明而采用的實(shí)施方式，并非用以限定本發(fā)明。任何本發(fā)明所屬技術(shù)領(lǐng)域內(nèi)的技術(shù)人員，在不脫離本發(fā)明所揭露的精神和范圍的前提下，可以在實(shí)施的形式上及細(xì)節(jié)上作任何的修改與變化，但本發(fā)明的專利保護(hù)范圍，仍須以所附的權(quán)利要求書(shū)所界定的范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種實(shí)現(xiàn)GHz脈沖通過(guò)率的時(shí)間、能量雙譜同步測(cè)量系統(tǒng)，其特征在于，所述系統(tǒng)包括:超快速電流放大器、超快速電流電壓轉(zhuǎn)換器、FPGA模塊、超高速模擬開(kāi)關(guān)、電荷積分器和超高速模數(shù)轉(zhuǎn)換器;所述 超快速電流放大器，用于對(duì)探測(cè)器輸出的信號(hào)放大，并采用電流脈沖進(jìn)行信號(hào)的傳輸；超快速電流電壓轉(zhuǎn)換器，用于將電流信號(hào)轉(zhuǎn)換成電壓信號(hào)，并傳輸給FPGA模塊單元;及將電流脈沖信號(hào)通過(guò)延遲線輸出到超高速模擬開(kāi)關(guān)； FPGA模塊，包括時(shí)間數(shù)字轉(zhuǎn)換單元和電流脈沖順序分配器；用于輸出時(shí)間譜線和32路開(kāi)關(guān)選通信號(hào)，并將所述開(kāi)關(guān)選通信號(hào)和超快速電流放大器輸出的電流脈沖信號(hào)輸出且同時(shí)到達(dá)超尚速t旲擬開(kāi)關(guān)； 超高速模擬開(kāi)關(guān)，用于輸出32路電流脈沖； 電荷積分器，將電流脈沖中疊加的噪聲平滑，同時(shí)將電流脈沖積分獲得整個(gè)電流脈沖的強(qiáng)度； 超高速模數(shù)轉(zhuǎn)換器，將32路模擬的指數(shù)電壓信號(hào)轉(zhuǎn)換為32路數(shù)字的指數(shù)電壓信號(hào)，并將離散信號(hào)輸入到FPGA中。2.如權(quán)利要求1所述的實(shí)現(xiàn)GHz脈沖通過(guò)率的時(shí)間、能量雙譜同步測(cè)量系統(tǒng)，其特征在于， 所述超尚速t旲擬開(kāi)關(guān)為32通道超尚速_旲擬開(kāi)關(guān)； 所述電荷積分器為32通道電荷積分器； 所述超高速模數(shù)轉(zhuǎn)換器為32通道超高速模數(shù)轉(zhuǎn)換器。3.如權(quán)利要求1所述的實(shí)現(xiàn)GHz脈沖通過(guò)率的時(shí)間、能量雙譜同步測(cè)量系統(tǒng)，其特征在于，所述FPGA模塊還包括32路并行獨(dú)立的數(shù)字梯形成形器、32通道數(shù)字脈沖幅度提取器、32通道歸一化系統(tǒng)校正器和32通道譜線合成器;并采用所述32路并行獨(dú)立的數(shù)字梯形成形器和32通道數(shù)字脈沖幅度提取器提取每路信號(hào)的幅度，然后對(duì)所述信號(hào)幅度進(jìn)行歸一化系數(shù)校正與譜線合成，從而輸出一條合成后的能譜曲線。
【文檔編號(hào)】G01R29/02GK105866557SQ201610165594
【公開(kāi)日】2016年8月17日
【申請(qǐng)日】2016年3月22日
【發(fā)明人】曾國(guó)強(qiáng), 歐陽(yáng)曉平, 葛良全, 胡傳皓, 賴茂林, 張開(kāi)琪
【申請(qǐng)人】成都理工大學(xué)