Lvds開短路檢測裝置和檢測方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及LVDS檢測技術(shù)領(lǐng)域，尤其涉及一種LVDS開短路檢測裝置和檢測方法。
【背景技術(shù)】
[0002]LVDS (Low-Voltage Differential Signaling 低壓差分信號(hào))是一種低擺幅的差分信號(hào)技術(shù)。它使得信號(hào)能在差分PCB線對(duì)或平衡電纜上以幾百M(fèi)bps的速率傳輸，其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。LVDS信號(hào)傳輸一般由3部分組成:LVDS發(fā)送器、LVDS互聯(lián)器、LVDS接收器。LVDS發(fā)送器由一個(gè)驅(qū)動(dòng)差分線對(duì)的電流源組成，通常為
3.5mA ；LVDS互聯(lián)器包括PCB走線以及終端電阻，通常為100、120歐姆；LVDS接收器具有很高的輸入阻抗，所以，電流源的電流基本都從終端電阻上流過，即在接收器上產(chǎn)生±350mV的電壓。
[0003]目前比較常用的LVDS開短路檢測方法是在LVDS發(fā)送器的P端(即正端)發(fā)送偽碼，然后再LVDS發(fā)送器的N端(即負(fù)端)接收，將發(fā)送數(shù)據(jù)與接收數(shù)據(jù)對(duì)比，來判斷LVDS是否存在開路情況。這種方法的優(yōu)點(diǎn)是非常簡單，無需額外的硬件電路，僅僅通過軟件代碼，即可完成開路檢測功能；但它的缺點(diǎn)也很明顯，無法檢測短路情況。
[0004]另外一種新的檢測方法采用ADC來對(duì)差分線對(duì)的P端和N端采集電壓值，與預(yù)判電壓值進(jìn)行比較，來判斷LVDS的開短路狀態(tài)。這種方法的優(yōu)點(diǎn)是能實(shí)現(xiàn)開短路檢測，缺點(diǎn)是:軟硬件設(shè)計(jì)復(fù)雜，需要進(jìn)行ADC、MCU的軟硬件設(shè)計(jì)。

【發(fā)明內(nèi)容】

[0005]為解決上述技術(shù)問題，本發(fā)明提供了一種既能夠檢測開路、也能夠檢測斷路且結(jié)構(gòu)、操作簡單的LVDS開短路檢測裝置和檢測方法。
[0006]本發(fā)明一種LVDS開短路檢測裝置的技術(shù)方案是:包括LVDS發(fā)送器、LVDS接收器和用于連接LVDS發(fā)送器與LVDS接收器的LVDS互聯(lián)器，還包括邏輯檢測電路，所述LVDS發(fā)送器輸出端連接有比較器，所述比較器的正向輸入端與LVDS發(fā)送器P端連接，所述比較器的反向輸入端與LVDS發(fā)送器N端連接，所述比較器的輸出端與邏輯檢測電路連接。
[0007]本發(fā)明一種LVDS開短路檢測方法的技術(shù)方案是，包括以下步驟:
[0008]步驟一:在LVDS發(fā)送器的P端發(fā)送高/低TTL電平或偽碼，在LVDS發(fā)送器的N端進(jìn)行接收，將所發(fā)送的高/低TTL電平或者碼值與接收到的高/低TTL電平或者碼值對(duì)比，如果一致，則LVDS互聯(lián)器不存在開路情況，反之，則LVDS互聯(lián)器開路。
[0009]步驟二:LVDS發(fā)送器發(fā)送高電平或低電平，通過邏輯檢測電路檢測比較器電平輸出狀況，若比較器持續(xù)輸出高電平或低電平，則LVDS互聯(lián)器不存在短路情況，反之則說明LVDS互聯(lián)器存在短路情況。
[0010]本發(fā)明的有益效果是:本發(fā)明吸取了傳統(tǒng)LVDS互聯(lián)器開路檢測的優(yōu)點(diǎn)，同時(shí)也能通過簡單的外圍電路實(shí)現(xiàn)LVDS的短路檢測，省去了復(fù)雜的軟硬件開發(fā)設(shè)計(jì)，操作簡單，成本低廉，檢測正確性及檢測效率很高；另外，本發(fā)明的電路不會(huì)對(duì)LVDS信號(hào)的正常傳輸產(chǎn)生影響。
【附圖說明】
[0011]圖1為本發(fā)明結(jié)構(gòu)示意圖；
[0012]圖中:I—LVDS發(fā)送器，2—LVDS互聯(lián)器，3—LVDS接收器，4—比較器，5—邏輯檢測電路。
【具體實(shí)施方式】
[0013]為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。此外，下面所描述的本發(fā)明各個(gè)實(shí)施方式中所涉及到的技術(shù)特征只要彼此之間未構(gòu)成沖突就可以相互組合。
[0014]如圖1所示，本發(fā)明包括LVDS發(fā)送器1、LVDS接收器2、用于連接LVDS發(fā)送器I與LVDS接收器2的LVDS互聯(lián)器3、比較器4和邏輯檢測電路5。LVDS發(fā)送器I的P端與比較器4的正向輸入端連接，LVDS發(fā)送器I的N端與比較器4的反向輸入端連接，比較器4的輸出端與邏輯檢測電路5連接。其中邏輯檢測電路5可以為任意能檢測高低電平的電路或芯片，如FPGA，本發(fā)明不做限定。
[0015]根據(jù)該電路本發(fā)明的檢測方法首先檢測開路狀況，在LVDS互聯(lián)器3不存在開路狀況時(shí)再檢測短路狀況，以確保檢測結(jié)果的準(zhǔn)確。
[0016]檢測開路的方法為:在LVDS發(fā)送器I的P端發(fā)送高/低TTL電平或偽碼，在LVDS發(fā)送器I的N端進(jìn)行接收，將所發(fā)送的高/低TTL電平或者碼值與接收到的高/低TTL電平或者碼值對(duì)比，如果一致，則LVDS互聯(lián)器3不存在開路情況，反之，則LVDS互聯(lián)器3開路。
[0017]若LVDS互聯(lián)器3存在開路，則LVDS發(fā)送器I的P端發(fā)送的信號(hào)在傳輸過程中會(huì)發(fā)生丟失，在LVDS發(fā)送器I的N端接收到的信號(hào)會(huì)與發(fā)送信號(hào)不一致，因此通過此種方式可以檢測出LVDS互聯(lián)器3是否存在開路狀況。
[0018]檢測斷路的方法為:LVDS發(fā)送器I發(fā)送高電平(低電平)，通過邏輯檢測電路5檢測比較器4電平輸出狀況，若比較器4持續(xù)輸出高電平(低電平)，則LVDS互聯(lián)器3不存在短路情況，反之則說明LVDS互聯(lián)器3存在短路情況。
[0019]當(dāng)LVDS發(fā)送器I發(fā)送高電平時(shí)，若LVDS互聯(lián)器3未發(fā)生短路，則比較器的正向輸入端輸入為高電平，反相輸入端輸入為低電平，因此比較器的輸出端輸出為持續(xù)的高電平；當(dāng)LVDS發(fā)送器I發(fā)送低電平時(shí)，若LVDS互聯(lián)器3未發(fā)生短路，則比較器的正向輸入端輸入為低電平，反相輸入端輸入為高電平，因此比較器的輸出端輸出為持續(xù)的低電平。而當(dāng)LVDS互聯(lián)器3短路時(shí)，不論LVDS發(fā)送器I發(fā)送高電平還是低電平，比較器的正向輸入端和反相輸入端的電平理論上應(yīng)該相同，但由于實(shí)際上信號(hào)傳遞過程中的電流振蕩，比較器的離散性等一系列不穩(wěn)定因素，會(huì)導(dǎo)致比較器的兩個(gè)輸入端電平不穩(wěn)定，從而導(dǎo)致輸出電平時(shí)高時(shí)低，無法長時(shí)間維持在高電平或低電平輸出狀態(tài)。因此，通過此種方式可以檢測出LVDS互聯(lián)器3是否存在短路現(xiàn)象。
[0020]另外，由于本發(fā)明所采用的比較器為高輸入電阻(ΜΩ級(jí)別)、低輸入電容(pF級(jí)別)的高速比較器，所以不會(huì)對(duì)LVDS信號(hào)的正常傳輸產(chǎn)生影響。
[0021]以上所述，僅為本發(fā)明的【具體實(shí)施方式】，應(yīng)當(dāng)指出，任何熟悉本領(lǐng)域的技術(shù)人員在本發(fā)明所揭露的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種LVDS開短路檢測裝置，包括LVDS發(fā)送器(1)、LVDS接收器(2)和用于連接LVDS發(fā)送器(I)與LVDS接收器(2)的LVDS互聯(lián)器(3)，其特征在于:還包括邏輯檢測電路(5)，所述LVDS發(fā)送器(I)輸出端連接有比較器(4)，所述比較器(4)的正向輸入端與LVDS發(fā)送器(I)P端連接，所述比較器(4)的反向輸入端與LVDS發(fā)送器(I)N端連接，所述比較器(4)的輸出端與邏輯檢測電路(5)連接。
2.如權(quán)利要求1所述的一種LVDS開短路檢測裝置的檢測方法，其特征在于，包括以下步驟: 步驟一:在LVDS發(fā)送器(I)的P端發(fā)送高/低TTL電平或偽碼，在LVDS發(fā)送器(I)的N端進(jìn)行接收，將所發(fā)送的高/低TTL電平或者碼值與接收到的高/低TTL電平或者碼值對(duì)比，如果一致，則LVDS互聯(lián)器(3)不存在開路情況，反之，則LVDS互聯(lián)器(3)開路。 步驟二:LVDS發(fā)送器(I)發(fā)送高電平或低電平，通過邏輯檢測電路(5)檢測比較器(4)電平輸出狀況，若比較器(4)持續(xù)輸出高電平或低電平，則LVDS互聯(lián)器(3)不存在短路情況，反之則說明LVDS互聯(lián)器(3)存在短路情況。
【專利摘要】本發(fā)明涉及LVDS檢測技術(shù)領(lǐng)域，尤其涉及一種LVDS開短路檢測裝置和檢測方法，它包括LVDS發(fā)送器、LVDS接收器和用于連接LVDS發(fā)送器與LVDS接收器的LVDS互聯(lián)器，還包括邏輯檢測電路，所述LVDS發(fā)送器輸出端連接有比較器，所述比較器的正向輸入端與LVDS發(fā)送器P端連接，所述比較器的反向輸入端與LVDS發(fā)送器N端連接，所述比較器的輸出端與邏輯檢測電路連接。本發(fā)明吸取了傳統(tǒng)LVDS互聯(lián)器開路檢測的優(yōu)點(diǎn)，同時(shí)也能通過簡單的外圍電路實(shí)現(xiàn)LVDS的短路檢測，省去了復(fù)雜的軟硬件開發(fā)設(shè)計(jì)，操作簡單，成本低廉，檢測正確性及檢測效率很高；另外，本發(fā)明的電路不會(huì)對(duì)LVDS信號(hào)的正常傳輸產(chǎn)生影響。
【IPC分類】G01R31-02
【公開號(hào)】CN104793099
【申請(qǐng)?zhí)枴緾N201510232504
【發(fā)明人】彭騫, 方紅, 陳凱, 沈亞非
【申請(qǐng)人】武漢精測電子技術(shù)股份有限公司
【公開日】2015年7月22日
【申請(qǐng)日】2015年5月8日