一種高壓過零檢測(cè)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于電子電路技術(shù)領(lǐng)域，具體的說涉及一種高壓過零檢測(cè)電路。
【背景技術(shù)】
[0002]如今，幾乎所有產(chǎn)生的電能都是AC(交流電或極性)型的，而電子系統(tǒng)所需要的則為DC(直通電流或固定極性)型。即使是傳統(tǒng)上只接受交流電的設(shè)備(例如電機(jī))也越來越多地需要為其微控制器(內(nèi)嵌以提供智能控制和更高的效率)提供DC供電。從AC至DC的轉(zhuǎn)換過程被稱為整流。無源二極管橋式整流器是一種最廣泛使用的電路。在大多數(shù)場(chǎng)合中，它都體現(xiàn)出電路簡(jiǎn)單和成本低的特點(diǎn)。然而在高功率應(yīng)用中，二極管會(huì)消耗大量的功率，而且當(dāng)采用低電壓輸入時(shí)，兩個(gè)固有的二極管壓降將大幅削減工作電壓。此外，提升傳統(tǒng)二極管橋的功率耗散水平需要增加散熱工作量，以便把二極管溫度保持在限值范圍之內(nèi)。在低功率級(jí)別下，空余的電路板面積也許足以滿足散熱的要求，但在較高的功率級(jí)別下，就必需布設(shè)龐大而笨重的散熱器，需要采用單獨(dú)的電路板裝配工序來綁住或栓上這些散熱器，因而導(dǎo)致裝配成本增加。
[0003]針對(duì)上述問題，目前采用低損耗N溝道MOSFET替換了全波橋式整流器中的全部4個(gè)二極管，以顯著降低功率耗散并增加可用電壓。由于電源效率的提升免除了笨重的散熱器，因此縮減了電源尺寸。通過免除二極管橋中固有的兩個(gè)二極管壓降提供了額外的裕度，在低電壓應(yīng)用將得到更大的可用電壓，在高壓應(yīng)用中則可以有效的降低功耗。
[0004]但是在這種新型的全波橋式整流器電路中，所面臨的問題是:用于替代二極管的4個(gè)外部開關(guān)管(連接方式與傳統(tǒng)整流橋相同)的開啟與關(guān)斷要與輸入交流電壓的正負(fù)半周相一致。由于傳統(tǒng)的比較器不能承受高壓，在高壓下器件易被擊穿，無法完成高壓交流電的過零點(diǎn)檢測(cè)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明所要解決的，就是針對(duì)上述問題，提出一種高壓過零檢測(cè)電路。
[0006]為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案:
[0007]一種高壓過零檢測(cè)電路，如圖1所示，包括比較器電路、邏輯輸出電路和加速電路，所述比較器電路接外部交流輸入信號(hào)，其輸出端接邏輯輸出電路的輸入端；所述邏輯輸出電路的輸出信號(hào)通過加速電路反饋回比較器電路；其中，
[0008]如圖2所示，所述比較器電路由第一二極管Dl、第二二極管D2、第一 NMOS管N1、第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一 PMOS管P1、第二 PMOS管P2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5和第六電阻R6構(gòu)成；其中，第一二極管Dl的正極接第一路外部交流輸入信號(hào)，其負(fù)極接第一 NMOS管NI的漏極；第一NMOS管NI的柵極接使能信號(hào)，其通過第五電阻R5后接地；第二二極管D2的正極接第二路外部交流輸入信號(hào)，其負(fù)極接第二 NMOS管N2的漏極；第二 NMOS管N2的柵極接使能信號(hào)，其源極通過第六電阻R6后接地；第一 PMOS管Pl的源極通過第一電阻Rl后接第二 NMOS管N2的源極，其柵極接第一 NMOS管NI的源極，其漏極通過第三電阻R3后接第二 NMOS管N3的漏極；第二 PMOS管P2的源極通過第二電阻R2后接第一 NMOS管NI的源極，其柵極接第二 NMOS管N2的源極，其漏極通過第四電阻R4后接第四NMOS管N4的漏極；第三NMOS管N3的源極接地；第四NMOS管N4的源極接地；
[0009]所述邏輯輸出電路由第一三極管Q1、第二三極管Q2、第一反相器IV1、第二反相器IV2、第三反相器IV3、第四反相器IV4、第七電阻R7、第八電阻R8、第九電阻R9和第十電阻RlO構(gòu)成；其中，第一三極管Ql的基極接第三電阻R3與第三NMOS管N3的連接點(diǎn)，其集電極通過第七電阻R7接電源VDD，其發(fā)射極接地，其基極通過第九電阻R9后與其發(fā)射極連接；第二反相器IV2的輸入端接第一三極管Ql與第七電阻R7的連接點(diǎn)，其輸出端接第一反相器IVl的輸入端；第一反相器IVl的輸出端為高壓過零檢測(cè)電路的第一路輸出端；第二三極管Q2的基極接第四電阻R4與第四NMOS管N4的漏極的連接點(diǎn)，其集電極通過第八電阻R8后接電源VDD，其發(fā)射極接地，其基極通過第十電阻RlO后接其發(fā)射極；第三反相器IV3的輸入端接第二三極管Q2的集電極與第八電阻R8的連接點(diǎn)，其輸出端接第四反相器IV4的輸入端；第四反相器IV4的輸出端為高壓過零檢測(cè)電路的第二路輸出端；
[0010]所述加速電路由第五反相器IV5、第六反相器IV6、第七反相器IV7、第八反相器IV8構(gòu)成；其中，第五反相器IV5的輸入端接第二反相器IV2的輸入端，其輸出端接第六反相器IV6的輸入端；第六反相器IV6的輸出端接第三NMOS管N3的柵極；第七反相器IV7的輸入端接第三反相器IV3的輸入端，其輸出端接第八反相器IV8的輸入端；第八反相器IV8的輸出端接第四NMOS管N4的柵極。
[0011]本發(fā)明的有益效果為，決了檢測(cè)高壓交流電壓過零點(diǎn)的問題，并且僅使用了 2個(gè)高壓晶體管，其余所用晶體管皆為普通晶體管，節(jié)省了面積，具有很好的工藝適應(yīng)性，擴(kuò)大了電路的適用范圍，因此具有結(jié)構(gòu)簡(jiǎn)單、對(duì)器件要求低、工作狀態(tài)穩(wěn)定、易于集成和耐高壓的優(yōu)點(diǎn)。
【附圖說明】
[0012]圖1為本發(fā)明的高壓過零檢測(cè)電路的系統(tǒng)框圖；
[0013]圖2為本發(fā)明的高壓過零檢測(cè)電路中的比較器電路結(jié)構(gòu)示意圖；
[0014]圖3為本發(fā)明的高壓過零檢測(cè)電路的電路結(jié)構(gòu)示意圖；
[0015]圖4為本發(fā)明的高壓過零檢測(cè)電路的仿真結(jié)果示意圖。
【具體實(shí)施方式】
[0016]下面結(jié)合附圖，詳細(xì)描述本發(fā)明的技術(shù)方案:
[0017]本發(fā)明的高壓過零檢測(cè)電路，如圖1所示，包括比較器電路、邏輯輸出電路和加速電路，所述比較器電路接外部交流輸入信號(hào)，其輸出端接邏輯輸出電路的輸入端；所述邏輯輸出電路的輸出信號(hào)通過加速電路反饋回比較器電路；其中，
[0018]如圖2所示，所述比較器電路由第一二極管Dl、第二二極管D2、第一 NMOS管N1、第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一 PMOS管P1、第二 PMOS管P2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5和第六電阻R6構(gòu)成；其中，第一二極管Dl的正極接第一路外部交流輸入信號(hào)INl，其負(fù)極接第一 NMOS管NI的漏極；第一NMOS管NI的柵極接使能信號(hào)，其通過第五電阻R5后接地；第二二極管D2的正極接第二路外部交流輸入信號(hào)IN2，其負(fù)極接第二 NMOS管N2的漏極；第二 NMOS管N2的柵極接使能信號(hào)，其源極通過第六電阻R6后接地；第一 PMOS管Pl的源極通過第一電阻Rl后接第二 NMOS管N2的源極，其柵極接第一 NMOS管NI的源極，其漏極通過第三電阻R3后接第二 NMOS管N3的漏極；第二 PMOS管P2的源極通過第二電阻R2后接第一 NMOS管NI的源極，其柵極接第二 NMOS管N2的源極，其漏極通過第四電阻R4后接第四NMOS管N4的漏極；第三NMOS管N3的源極接地；第四NMOS管N4的源極接地；
[0019]所述邏輯輸出電路由第一三極管Ql、第二三極管Q2、第一反相器IVl、第二反相器IV2、第三反相器IV3、第四反相器IV4、第