七電阻R7、第八電阻R8、第九電阻R9和第十電阻RlO構(gòu)成；其中，第一三極管Ql的基極接第三電阻R3與第三NMOS管N3的連接點(diǎn)，其集電極通過第七電阻R7接電源VDD，其發(fā)射極接地，其基極通過第九電阻R9后與其發(fā)射極連接；第二反相器IV2的輸入端接第一三極管Ql與第七電阻R7的連接點(diǎn)，其輸出端接第一反相器IVl的輸入端；第一反相器IVl的輸出端為高壓過零檢測(cè)電路的第一路輸出端OUTl ;第二三極管Q2的基極接第四電阻R4與第四NMOS管N4的漏極的連接點(diǎn)，其集電極通過第八電阻R8后接電源VDD，其發(fā)射極接地，其基極通過第十電阻RlO后接其發(fā)射極；第三反相器IV3的輸入端接第二三極管Q2的集電極與第八電阻R8的連接點(diǎn)，其輸出端接第四反相器IV4的輸入端；第四反相器IV4的輸出端為高壓過零檢測(cè)電路的第二路輸出端0UT2 ;
[0020]所述加速電路由第五反相器IV5、第六反相器IV6、第七反相器IV7、第八反相器IV8構(gòu)成；其中，第五反相器IV5的輸入端接第二反相器IV2的輸入端，其輸出端接第六反相器IV6的輸入端；第六反相器IV6的輸出端接第三NMOS管N3的柵極；第七反相器IV7的輸入端接第三反相器IV3的輸入端，其輸出端接第八反相器IV8的輸入端；第八反相器IV8的輸出端接第四NMOS管N4的柵極。
[0021]本發(fā)明的工作原理為:
[0022]NUIN2為交流電壓的兩個(gè)輸入端，那么IN1-1N2假定為一正弦交流電壓(通常這樣總是成立)，正弦交流電壓一個(gè)周期內(nèi)可以分成兩個(gè)部分:正半周和負(fù)半周，下面分別討論正負(fù)半周情況下本發(fā)明的高壓過零檢測(cè)電路的工作原理。當(dāng)輸入交流電壓位于正半周，即INDIN2時(shí)，通過外部裝置IN2被箝位到地，使能信號(hào)EN有效，即為高電平，此時(shí)N1、N2開啟，D2阻斷電流倒灌入IN2。此時(shí)，NI到R5的支路上有來自INl的電流，相反的，由于IN2與地短接，R6上并無電流流過，R6上的壓降為零。因此，PM0SFET晶體管Pl關(guān)斷，PM0SFET晶體管P2則導(dǎo)通，來自INl的電流經(jīng)過R2、P2、R4和RlO形成電流通路，在RlO上產(chǎn)生壓降，當(dāng)A2的電位高于雙極型晶體管Q2的基極-發(fā)射極開啟電壓時(shí)，Q2導(dǎo)通，將Q2的集電極電位拉低，當(dāng)其低于反相器IV3的翻轉(zhuǎn)電壓時(shí)，IV3輸出高電平，經(jīng)IV4整形后使邏輯輸出信號(hào)0UT2變?yōu)榈碗娖健４藭r(shí)，Q2的集電極低電平經(jīng)IV7、IV8后仍為低電平，N4管關(guān)斷。
[0023]而Rl、P1、R3所在支路沒有電流流過，在R9上不能產(chǎn)生壓降，從而Ql集電極經(jīng)電阻R7被拉至電源電壓VDD，經(jīng)IVl、IV2整形后輸出OUTl為高電平，同時(shí)Ql集電極高電平經(jīng)IV5、IV6后使N3管開啟，進(jìn)一步拉低Al電平，達(dá)到加速翻轉(zhuǎn)的效果。當(dāng)交流輸入電壓IN1-1N2位于負(fù)半周時(shí)，工作狀態(tài)恰與上述工作情況相反，比較器核心電路的輸出Al為高電平，A2為低電平，Al經(jīng)過邏輯輸出整形后使OUTl為低電平，A2則通過整形后使0UT2為高電平，同時(shí)IV7、IV8形成反饋加速電路的翻轉(zhuǎn)。
[0024]圖4為所述高壓過零檢測(cè)電路的仿真結(jié)果。仿真條件為:IN1-1N2是幅值為30V的正弦交流電壓，VDD為7V直流電壓。仿真結(jié)果如圖所示，當(dāng)IN1-1N2位于正半周時(shí)，輸出OUTl為高電平7V，0UT2為低電平OV ;當(dāng)IN1-1N2位于負(fù)半周時(shí)，輸出OUl為高電平，0UT2為低電平，符合上述對(duì)電路的分析。
[0025]綜上所述，本發(fā)明所描述的一種高壓過零檢測(cè)電路可以用在交流-直流轉(zhuǎn)換電路中，實(shí)現(xiàn)對(duì)交流電壓過零點(diǎn)的檢測(cè)。
【主權(quán)項(xiàng)】
1.一種高壓過零檢測(cè)電路，包括比較器電路、邏輯輸出電路和加速電路，所述比較器電路接外部交流輸入信號(hào)，其輸出端接邏輯輸出電路的輸入端；所述邏輯輸出電路的輸出信號(hào)通過加速電路反饋回比較器電路；其中， 所述比較器電路由第一二極管Dl、第二二極管D2、第一 NMOS管N1、第二 NMOS管N2、第三NMOS管N3、第四NMOS管N4、第一 PMOS管P1、第二 PMOS管P2、第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5和第六電阻R6構(gòu)成；其中，第一二極管Dl的正極接第一路外部交流輸入信號(hào)，其負(fù)極接第一 NMOS管NI的漏極；第一 NMOS管NI的柵極接使能信號(hào)，其通過第五電阻R5后接地；第二二極管D2的正極接第二路外部交流輸入信號(hào)，其負(fù)極接第二 NMOS管N2的漏極；第二 NMOS管N2的柵極接使能信號(hào)，其源極通過第六電阻R6后接地；第一 PMOS管Pl的源極通過第一電阻Rl后接第二 NMOS管N2的源極，其柵極接第一 NMOS管NI的源極，其漏極通過第三電阻R3后接第二 NMOS管N3的漏極；第二 PMOS管P2的源極通過第二電阻R2后接第一 NMOS管NI的源極，其柵極接第二 NMOS管N2的源極，其漏極通過第四電阻R4后接第四NMOS管N4的漏極；第三NMOS管N3的源極接地；第四NMOS管N4的源極接地； 所述邏輯輸出電路由第一三極管Ql、第二三極管Q2、第一反相器IVl、第二反相器IV2、第三反相器IV3、第四反相器IV4、第七電阻R7、第八電阻R8、第九電阻R9和第十電阻RlO構(gòu)成；其中，第一三極管Ql的基極接第三電阻R3與第三NMOS管N3的連接點(diǎn)，其集電極通過第七電阻R7接電源VDD，其發(fā)射極接地，其基極通過第九電阻R9后與其發(fā)射極連接；第二反相器IV2的輸入端接第一三極管Ql與第七電阻R7的連接點(diǎn)，其輸出端接第一反相器IVl的輸入端；第一反相器IVl的輸出端為高壓過零檢測(cè)電路的第一路輸出端；第二三極管Q2的基極接第四電阻R4與第四NMOS管N4的漏極的連接點(diǎn)，其集電極通過第八電阻R8后接電源VDD，其發(fā)射極接地，其基極通過第十電阻RlO后接其發(fā)射極；第三反相器IV3的輸入端接第二三極管Q2的集電極與第八電阻R8的連接點(diǎn)，其輸出端接第四反相器IV4的輸入端；第四反相器IV4的輸出端為高壓過零檢測(cè)電路的第二路輸出端； 所述加速電路由第五反相器IV5、第六反相器IV6、第七反相器IV7、第八反相器IV8構(gòu)成；其中，第五反相器IV5的輸入端接第二反相器IV2的輸入端，其輸出端接第六反相器IV6的輸入端；第六反相器IV6的輸出端接第三NMOS管N3的柵極；第七反相器IV7的輸入端接第三反相器IV3的輸入端，其輸出端接第八反相器IV8的輸入端；第八反相器IV8的輸出端接第四NMOS管N4的柵極。
【專利摘要】本發(fā)明屬于電子電路技術(shù)領(lǐng)域，具體的說涉及一種高壓過零檢測(cè)電路。本發(fā)明的高壓過零檢測(cè)電路，包括比較器電路、邏輯輸出電路和加速電路，所述比較器電路接外部交流輸入信號(hào)，其輸出端接邏輯輸出電路的輸入端；所述邏輯輸出電路的輸出信號(hào)通過加速電路反饋回比較器電路。本發(fā)明的有益效果為，決了檢測(cè)高壓交流電壓過零點(diǎn)的問題，具有結(jié)構(gòu)簡(jiǎn)單、對(duì)器件要求低、工作狀態(tài)穩(wěn)定、易于集成和耐高壓的優(yōu)點(diǎn)。本發(fā)明尤其適用于高壓過零檢測(cè)電路。
【IPC分類】G01R19/175
【公開號(hào)】CN105116209
【申請(qǐng)?zhí)枴緾N201510410421
【發(fā)明人】方健, 周義明, 李桂英, 梁湛, 沈逸驊
【申請(qǐng)人】電子科技大學(xué)
【公開日】2015年12月2日
【申請(qǐng)日】2015年7月14日