基于bist的3d sram中tsv開路測(cè)試方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及1C測(cè)試領(lǐng)域,具體涉及一種基于BIST的3DSRAM中TSV開路測(cè)試方 法。
【背景技術(shù)】
[0002] 基于3D-IC技術(shù)的3DSRAM比平面設(shè)計(jì)更有利于高性能設(shè)計(jì),一直是以Intel和 IBM為首的微處理器生產(chǎn)商、國(guó)內(nèi)外許多著名大學(xué)以及科研機(jī)構(gòu)、研究中心的重點(diǎn)研發(fā)項(xiàng) 目。
[0003] 對(duì)于超大容量存儲(chǔ)器而言,電路中將使用大量的硅通孔(ThroughSiliconVia, 簡(jiǎn)稱TSV),其密度將達(dá)到每平方毫米數(shù)以萬計(jì)。數(shù)據(jù)顯示,1Gb的3DSRAM大約有1. 5百萬 個(gè)TSV,由于TSV的制造工藝尚未成熟,使得TSV容易出現(xiàn)開路故障。相關(guān)研究表明,規(guī)模為 104個(gè)TSV的芯片中出現(xiàn)TSV失效的概率為63.214%,嚴(yán)重影響3D芯片的良品率,因此TSV 的測(cè)試技術(shù)是3D-IC中最急需解決的問題。
[0004] 如圖1所示,目前的3DSRAM結(jié)構(gòu)包括垂直放置的多個(gè)存儲(chǔ)陣列,且用TSV代替原 有互連線充當(dāng)字線和位線,垂直放置的多個(gè)存儲(chǔ)陣列通過TSV連接到底層的外圍電路(字 線譯碼電路、預(yù)充電路、敏放電路以及輸入輸出電路等),這種結(jié)構(gòu)不僅可以縮短全局互連 線長(zhǎng)度以及減小互連延遲,而且還極大地增加了訪問帶寬?,F(xiàn)有的3DSRAM的測(cè)試主要包 括兩個(gè)部分:一個(gè)是3DSRAM存儲(chǔ)器自測(cè)試;另一個(gè)是TSV自測(cè)試。
[0005] 1、3DSRAM存儲(chǔ)器自測(cè)試。
[0006] 現(xiàn)有的3DSRAM存儲(chǔ)器測(cè)試方法基本上是采用傳統(tǒng)的內(nèi)建自測(cè)試(BIST)方式, 這種方式只針對(duì)管芯(Die)或者芯片內(nèi)部的部件進(jìn)行測(cè)試,并沒有考慮互連介質(zhì)TSV的測(cè) 試,一旦TSV存在故障時(shí),測(cè)試電路能夠探測(cè)到芯片存在故障,但是不能定位到具體的故障 位置,即無法區(qū)分是存儲(chǔ)器自身故障還是互連介質(zhì)TSV的故障,傳統(tǒng)BIST電路的結(jié)構(gòu)如圖 4所示。
[0007] 2、TSV自測(cè)試。
[0008] 如果要定位TSV的故障就需要TSV專用測(cè)試電路。TSV的這種測(cè)試方式雖然能夠 探測(cè)TSV的故障,但這種測(cè)試方式需要特定的測(cè)試電路來實(shí)現(xiàn),從而增加了額外的面積開 銷,且增加了電路設(shè)計(jì)復(fù)雜度。例如:作者Shi-YuHuang等借鑒I/O漏電流測(cè)試的思想提 出了一種基于可編程延遲線的TSV漏電流測(cè)試方法才用了數(shù)模混合的TSV專用測(cè)試電路, 其TSV專用測(cè)試電路的面積為0. 01083mm2。作者余樂等提出了一種基于TSV缺陷電阻端電 壓的檢測(cè)電路,其TSV專用測(cè)試電路的面積為0. 0003325mm2。作者劉海斌提出了將TSV開 路故障和TSV短路故障分開來測(cè)試,分別為:基于電壓比較的TSV開路故障測(cè)試方法和基于 脈寬測(cè)量的TSV短路測(cè)試方法,其TSV專用測(cè)試電路的面積為0. 008745mm2。
[0009] 綜上所述,現(xiàn)有的3DSRAM自測(cè)試方法還不能同時(shí)檢測(cè)出存儲(chǔ)體故障和互連介質(zhì) TSV的故障,如需同時(shí)檢測(cè)出TSV故障,則需要添加TSV專用測(cè)試電路,這無疑增加了額外的 面積開銷,同時(shí)增加了電路設(shè)計(jì)復(fù)雜度。
【發(fā)明內(nèi)容】
[0010] 本發(fā)明要解決的技術(shù)問題是:針對(duì)現(xiàn)有技術(shù)存在的上述問題,提供一種能夠在不 使用TSV專用測(cè)試電路且不增加額外面積開銷的情況下達(dá)到探測(cè)TSV開路故障的目的,電 路設(shè)計(jì)復(fù)雜度低、測(cè)試效率高的基于BIST的3DSRAM中TSV開路測(cè)試方法。
[0011] 為了解決上述技術(shù)問題,本發(fā)明采用的技術(shù)方案為:
[0012] 一種基于BIST的3DSRAM中TSV開路測(cè)試方法,步驟包括:
[0013] 1)確定3DSRAM中每一種TSV開路故障的March元素,所述March元素包括用于 對(duì)存儲(chǔ)單元進(jìn)行遍歷的升降序遍歷方式及讀寫操作;
[0014] 2)生成包含每一種TSV開路故障對(duì)應(yīng)March元素的測(cè)試向量;
[0015] 3)通過BIST電路基于所述測(cè)試向量從起始地址開始對(duì)3DSRAM的所有存儲(chǔ)單元 進(jìn)行遍歷式讀寫操作,當(dāng)執(zhí)行到某一種TSV開路故障對(duì)應(yīng)的March元素時(shí),如果某個(gè)測(cè)試地 址X的讀取結(jié)果與March元素中的期望測(cè)試數(shù)據(jù)不相同,則判定與測(cè)試地址X相連的TSV 有故障,針對(duì)發(fā)生故障的TSV進(jìn)行錯(cuò)誤標(biāo)識(shí)并記錄當(dāng)前執(zhí)行March元素對(duì)應(yīng)的故障類型及 TSV故障地址;當(dāng)完成所有存儲(chǔ)單元的遍歷式讀寫操作后,跳轉(zhuǎn)執(zhí)行下一步;
[0016] 4)輸出所有發(fā)生故障的TSV的錯(cuò)誤標(biāo)志及其TSV故障地址。
[0017] 優(yōu)選地,所述步驟1)中確定的March元素中,開路故障S0F的March元素為 D:(_):;〇:_(_》或靠(w:l) U (M)多路存取ADF的March元素為 fUrO.w 丨)或.Ji (rl.,:w.O),.寫干 擾親合故障CFdsxw!x的March元素為$(w0) (r0,wl)或:〇; (wl)li(rl,w0),讀干擾親合 故障CFdsrx的March元素為D:(wO)U(rO)或:〇:(wl)(rl),錯(cuò)誤讀故障IRF的March元素 為 S(wl)$(rl)或;〇;(w0):〇:(r〇),寫破壞耦合故障CFwd的March元素為 $(w0)fUw0,r0)或 (管上述March元素中,r0表示讀0操作,w0表示寫0操作,rl表示讀1操 作,wl表示寫1操作,ft表示存儲(chǔ)單元的遍歷按地址升序方式測(cè)試,4表示存儲(chǔ)單元的遍歷 按地址降序方式測(cè)試,5表示存儲(chǔ)單元的遍歷按地址按照升序方式或降序方式測(cè)試。
[0018] 優(yōu)選地,所述步驟2)中生成的測(cè)試向量如式(1)所示;
[0019] (1)
[0020] 式⑴中,第1個(gè)March元素U(wl)用于檢測(cè)寫破壞耦合故障CFwd,第2個(gè) March元素ft 用于檢測(cè)開路故障S0F和寫破壞耦合故障CFwd,第3個(gè)March元素 U(rl,wO,rO)用于檢測(cè)讀干擾耦合故障CFdsrx,第3個(gè)March元素li(ti,wO,rO)的第一個(gè)元素rl和第二個(gè)元素w0用于檢測(cè)寫干擾親合故障CFdsxw!X,第4個(gè)March元素U(r0,wl)用 于檢測(cè)多路存取ADF和寫干擾耦合故障CFdsxw!X,第4個(gè)March元素U(rO,wl)的第二個(gè) 元素wl用于檢測(cè)錯(cuò)誤讀故障IRF,第5個(gè)March元素ff(rl)用于檢測(cè)錯(cuò)誤讀故障IRF;上述 March元素中,rO表示讀0操作,wO表示寫0操作,rl表示讀1操作,wl表示寫1操作,ft表示存儲(chǔ)單元的遍歷按地址升序方式測(cè)試,4_表示存儲(chǔ)單元的遍歷按地址降序方式測(cè)試,t 表示存儲(chǔ)單元的遍歷按地址按照升序方式或降序方式測(cè)試。
[0021] 優(yōu)選地,所述步驟3)中判定與測(cè)試地址X相連的TSV有故障后,還包括對(duì)發(fā)生故 障的TSV進(jìn)行冗余修復(fù)的步驟,詳細(xì)步驟包括:對(duì)發(fā)生故障的TSV分配冗余地址,將發(fā)生故 障的TSV的錯(cuò)誤地址重新映射為分配的新的冗余地址,完成錯(cuò)誤地址的冗余修復(fù)功能。
[0022] 優(yōu)選地,所述步驟4)中輸出所有發(fā)生故障的TSV的故障信息時(shí),所述故障信息包 括錯(cuò)誤標(biāo)記、發(fā)生故障的TSV的故障類型、發(fā)生故障的TSV的錯(cuò)誤地址、對(duì)發(fā)生故障的TSV 進(jìn)行冗余修復(fù)時(shí)分配的新的冗余地址。
[0023] 本發(fā)明基于BIST的3DSRAM中TSV開路測(cè)試方法具有下述優(yōu)點(diǎn):本發(fā)明通過確 定3DSRAM中每一種TSV開路故障的March元素,生成包含每一種TSV開路故障對(duì)應(yīng)March 元素的測(cè)試向量;當(dāng)執(zhí)行到某一種TSV開路故障對(duì)應(yīng)的March元素時(shí),如果某個(gè)測(cè)試地址X 的讀取結(jié)果與March元素中的期望測(cè)試數(shù)據(jù)不相同,則判定與測(cè)試地址X相連的TSV有故 障,因此能夠基于2DSRAM的傳統(tǒng)BIST電路來實(shí)現(xiàn)探測(cè)TSV的開路故障,所以可以在不使 用TSV專用測(cè)試電路,且不增加額外面積開銷的情況下,達(dá)到探測(cè)TSV開路故障的目的,降 低了電路設(shè)計(jì)復(fù)雜度,具有電路設(shè)計(jì)復(fù)雜度低、測(cè)試效率高的優(yōu)點(diǎn)。
【附圖說明】
[0024] 圖1為現(xiàn)有技術(shù)中3DSRAM的電路模型示意圖。
[0025] 圖2為本發(fā)明實(shí)施例方法的基本流程示意圖。
[0026] 圖3為本發(fā)明實(shí)施例方法中測(cè)試向量的狀態(tài)轉(zhuǎn)換示意圖。
[0027] 圖4為2DSRAM的傳統(tǒng)BIST電路示意圖。
[0028] 圖5為BIST電路的工作原理示意圖。
【具體實(shí)施方式】
[0029] 如圖2所示,本實(shí)施例基于BIST的3DSRAM中TSV開路測(cè)試方法的步驟包括:
[0030] 1)確定3DSRAM中每一種TSV開路故障的March元素,March元素包括用于對(duì)存 儲(chǔ)單元進(jìn)行遍歷的升降序遍歷方式及讀寫操作;
[0031] 2)生成包含每一種TSV開路故障對(duì)應(yīng)March元素的測(cè)試向量;
[0032] 3)通過BIST電路基于測(cè)試向量從起始地址開始對(duì)3DSRAM的所有存儲(chǔ)單元進(jìn)行 遍歷式讀寫操作,當(dāng)執(zhí)行到某一種TSV開路故障對(duì)應(yīng)的March元素時(shí),如果某個(gè)測(cè)試地址X 的讀取結(jié)果與March元素中的期望測(cè)試數(shù)據(jù)不相同,則判定與測(cè)試地址X相連的TSV有故 障,針對(duì)發(fā)生故障的TSV進(jìn)行錯(cuò)誤標(biāo)識(shí)并記錄當(dāng)前執(zhí)行March元素對(duì)應(yīng)的故障類型及TSV 故障地址;當(dāng)完成所有存儲(chǔ)單元的遍歷式讀寫操作后,跳轉(zhuǎn)執(zhí)行下一步;
[0033] 4)輸出所有發(fā)生故障的TSV的故障信息。
[0034] 參見圖1所示的3DSRAM的電路模型,當(dāng)TSV存在開路故障時(shí),由于耦合效應(yīng)的存 在,使