国产精品1024永久观看,大尺度欧美暖暖视频在线观看,亚洲宅男精品一区在线观看,欧美日韩一区二区三区视频,2021中文字幕在线观看

  • <option id="fbvk0"></option>
    1. <rt id="fbvk0"><tr id="fbvk0"></tr></rt>
      <center id="fbvk0"><optgroup id="fbvk0"></optgroup></center>
      <center id="fbvk0"></center>

      <li id="fbvk0"><abbr id="fbvk0"><dl id="fbvk0"></dl></abbr></li>

      基于bist的3dsram中tsv開路測試方法_3

      文檔序號:9451418閱讀:來源:國知局
      而言,其執(zhí)行測試向量時包括仏~M4共五個 狀態(tài),分別對應測試向量的5個March元素,其中%表示測試算法中對第i個March元素。 本實施例中,第i個March元素采用升序(Addr-up)的方式進行遍歷。
      [0059] 本實施例中,步驟3)中判定與測試地址X相連的TSV有故障后,還包括對發(fā)生故 障的TSV進行冗余修復的步驟,詳細步驟包括:對發(fā)生故障的TSV分配冗余地址,將發(fā)生故 障的TSV的錯誤地址重新映射為分配的新的冗余地址,完成錯誤地址的冗余修復功能。
      [0060] 本實施例中,步驟4)中輸出所有發(fā)生故障的TSV的故障信息時,故障信息包括錯 誤標記、發(fā)生故障的TSV的故障類型、發(fā)生故障的TSV的錯誤地址、對發(fā)生故障的TSV進行 冗余修復時分配的新的冗余地址。
      [0061] 如圖4所示,本實施例的BIST電路即為2DSRAM使用的傳統(tǒng)BIST電路,該BIST 電路包括FSM狀態(tài)控制器1、地址生成器2、讀寫控制器3、數據生成器4、數據選擇器5、輸出 響應模塊6、故障分析模塊7以及冗余修復模塊8共七個部分。FSM狀態(tài)控制器1是BIST 電路的核心模塊,是BIST電路所有操作的控制邏輯,本實施例基于BIST的3DSRAM中TSV 開路測試方法是由FSM狀態(tài)控制器1控制的。地址生成器2用于根據測試向量中March元 素的地址增序或地址降序的要求產生遍歷整個存儲器陣列的地址序列,包括地址增序和地 址降序。讀寫控制器3用于根據測試向量的要求輸出控制存儲單元進行讀寫操作的使能信 號。數據生成器4用于根據測試向量產生測試3DSRAM所需的測試數據,包括March元素 中對存儲單元進行寫操作的數據和輸出到輸出響應模塊5用于比較的March元素中的期望 測試數據。數據選擇器5,用于選通FSM狀態(tài)控制器1產生的測試信號并輸出給指定的存 儲單元,切換3DSRAM的工作模式。輸出響應模塊6即為比較器,用于判斷某個測試地址X 的讀取結果與March元素中的期望測試數據是否一致,以此來判斷與測試地址X相連的TSV 是否發(fā)生故障。故障分析模塊(BIRA)7,用于分析輸出響應模塊6輸出的TSV錯誤地址,將 錯誤地址整理、歸類并為錯誤地址分配冗余地址。冗余修復模塊(BISR)8,用于按照故障分 析模塊7分配的地址,為3DSRAM中的錯誤地址重新映射新地址,完成錯誤地址的冗余修復 功能。
      [0062] 如圖5所示,本實施例的BIST電路的工作步驟如下:S1)外部控制信號BIST_ start控制測試開始;S2)BIST電路開始工作,數據選擇器5有效,選通FSM狀態(tài)控制器1產 生的測試信號,電路進入測試模式;S3)FSM狀態(tài)控制器1控制地址生成器2、讀寫控制器3、 數據生成器4根據TSV生成測試向量,從起始地址開始,對所有存儲單元進行遍歷式(地址 增序或地址降序)的讀寫操作;S4)輸出響應模塊6將從3DSRAM中讀出的數據與FSM狀態(tài) 控制器1發(fā)送的March元素中的期望測試數據進行比較,以此來判斷與測試地址X相連的 TSV是否發(fā)生故障;當比對的結果不相同時,則跳轉至步驟S5),否則跳轉至步驟S7) ;S5) 當與測試地址X相連的TSV存在故障時,Error有效,故障分析模塊7進行處理,從而得到 TSV錯誤地址與March元素對應的故障類型;S6)判斷是否所有測試地址已完成測試,當所 有地址測試完成后,輸出錯誤標志,并將TSV錯誤地址(故障地址)給冗余修復模塊8進行 冗余修復,跳轉至步驟S8),否則跳轉至步驟S3) ;S7)判斷是否所有測試地址已完成測試, 當所有地址測試完成后,跳轉至步驟S8),否則跳轉至步驟S3) ;S8)FSM狀態(tài)控制器1產生 的所有測試序列操作完成后,BIST_done有效,測試結束,數據選擇器5選通系統(tǒng)輸入,電路 進入工作模式。綜上所述,本實施例由于使用了2DSRAM的傳統(tǒng)BIST電路,基于可以測試 各種開路故障的測試向量,能夠在不使用TSV專用測試電路,且不增加額外面積開銷的情 況下,達到探測TSV開路故障的目的,降低了電路設計復雜度,提高了測試效率。
      [0063] 以上所述僅是本發(fā)明的優(yōu)選實施方式,本發(fā)明的保護范圍并不僅局限于上述實施 例,凡屬于本發(fā)明思路下的技術方案均屬于本發(fā)明的保護范圍。應當指出,對于本技術領域 的普通技術人員來說,在不脫離本發(fā)明原理前提下的若干改進和潤飾,這些改進和潤飾也 應視為本發(fā)明的保護范圍。
      【主權項】
      1. 一種基于BIST的3DSRAM中TSV開路測試方法,其特征在于步驟包括: 1) 確定3DSRAM中每一種TSV開路故障的March元素,所述March元素包括用于對存 儲單元進行遍歷的升降序遍歷方式及讀寫操作; 2) 生成包含每一種TSV開路故障對應March元素的測試向量; 3) 通過BIST電路基于所述測試向量從起始地址開始對3DSRAM的所有存儲單元進行 遍歷式讀寫操作,當執(zhí)行到某一種TSV開路故障對應的March元素時,如果某個測試地址X 的讀取結果與March元素中的期望測試數據不相同,則判定與測試地址X相連的TSV有故 障,針對發(fā)生故障的TSV進行錯誤標識并記錄當前執(zhí)行March元素對應的故障類型及TSV 故障地址;當完成所有存儲單元的遍歷式讀寫操作后,跳轉執(zhí)行下一步; 4) 輸出所有發(fā)生故障的TSV的故障信息。2. 根據權利要求1所述的基于BIST的3DSRAM中TSV開路測試方法,其特征在 于:所述步驟1)中確定的March元素中,開路故障SOF的March元素為IT(WO)J(rO); 或J(wU貧(rl),多路存取ADF的March元素為A(泌,wl)或W(rl,w()),寫干擾禪合故障CFdsxw!X的March元素為 (wO)U(r0,wl)或 (Wl)Ii(rl,wQ3,讀干擾禪合故障CFdsrx的 March元素為Ct(wO)U(rO)或化(Wl)W(rl),錯誤讀故障IRF的March元素為C(Wl)S(d)或 S(wO)貧州),寫破壞禪合故障CFwd的March元素為貧快巧;ft向減,姆;或貧(Wl)lUwl,rl); 上述March元素中,rO表示讀0操作,wO表示寫0操作,rl表示讀1操作,Wl表示寫1操 作,f!表示存儲單元的遍歷按地址升序方式測試,表示存儲單元的遍歷按地址降序方式 測試,t表示存儲單元的遍歷按地址按照升序方式或降序方式測試。3. 根據權利要求2所述的基于BIST的3DSRAM中TSV開路測試方法,其特征在于:所 述步驟2)中生成的測試向量如式(1)所示; 巧(Wl川(Wl,村)以 0.1,w(M.〇)U(r(;.w]川(ti) (1) 式(1)中,第1個March元素S(Wl)用于檢測寫破壞禪合故障CFwd,第2個March元 素行(wMl)用于檢測開路故障SOF和寫破壞禪合故障CFwd,第3個March元素WOi.w0,i-0) 用于檢測讀干擾禪合故障CFdsrx,第3個March元素Ii(H,w().r()')的第一個元素rl和第二 個元素WO用于檢測寫干擾禪合故障CFdsxw!X,第4個March元素U(巧那1)用于檢測多路 存取ADF和寫干擾禪合故障CFdsxw!X,第4個March元素Ii(rO,wl)的第二個元素Wl用 于檢測錯誤讀故障IRF,第5個March元素0 (rl)用于檢測錯誤讀故障IRF ;上述March元素 中,rO表示讀0操作,WO表示寫0操作,rl表示讀1操作,Wl表示寫1操作,ft表示存儲單 元的遍歷按地址升序方式測試,U表示存儲單元的遍歷按地址降序方式測試,#表示存儲 單元的遍歷按地址按照升序方式或降序方式測試。4. 根據權利要求1或2或3所述的基于BIST的3DSRAM中TSV開路測試方法,其特征 在于:所述步驟3)中判定與測試地址X相連的TSV有故障后,還包括對發(fā)生故障的TSV進 行冗余修復的步驟,詳細步驟包括:對發(fā)生故障的TSV分配冗余地址,將發(fā)生故障的TSV的 錯誤地址重新映射為分配的新的冗余地址,完成錯誤地址的冗余修復功能。5.根據權利要求4所述的基于BIST的3DSRAM中TSV開路測試方法,其特征在于:所 述步驟4)中輸出所有發(fā)生故障的TSV的故障信息時,所述故障信息包括錯誤標記、發(fā)生故 障的TSV的故障類型、發(fā)生故障的TSV的錯誤地址、對發(fā)生故障的TSV進行冗余修復時分配 的新的冗余地址。
      【專利摘要】本發(fā)明公開了一種基于BIST的3D?SRAM中TSV開路測試方法,步驟包括:確定每一種TSV開路故障的March元素;生成包含每一種TSV開路故障對應March元素的測試向量;通過BIST電路基于測試向量對3D?SRAM的所有存儲單元進行遍歷式讀寫操作,當執(zhí)行到某一種TSV開路故障對應的March元素時,如果某個測試地址X的讀取結果與March元素中的期望測試數據不同,則判定與測試地址X相連的TSV有故障,進行錯誤標識并記錄當前執(zhí)行March元素對應的故障類型及TSV故障地址;完成所有存儲單元的遍歷式讀寫操作后,輸出所有TSV故障信息。本發(fā)明能夠在不使用TSV專用測試電路且不增加額外面積開銷的情況下達到探測TSV開路故障的目的,具有電路設計復雜度低、測試效率高的優(yōu)點。
      【IPC分類】G01R31/02
      【公開號】CN105203908
      【申請?zhí)枴緾N201510658776
      【發(fā)明人】趙振宇, 蔣劍鋒, 馬馳遠, 馬卓, 余金山, 何小威, 樂大珩, 馮超超, 王耀, 吳鐵彬, 竇強
      【申請人】中國人民解放軍國防科學技術大學
      【公開日】2015年12月30日
      【申請日】2015年10月12日
      當前第3頁1 2 3 
      網友詢問留言 已有0條留言
      • 還沒有人留言評論。精彩留言會獲得點贊!
      1