專利名稱：一種具有動(dòng)態(tài)補(bǔ)償特性的線性穩(wěn)壓器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路設(shè)計(jì)技術(shù)領(lǐng)域，具體地，涉及一種能夠?qū)崿F(xiàn)在不同負(fù)載條件下進(jìn)行動(dòng)態(tài)頻率補(bǔ)償?shù)木€性穩(wěn)壓器。
背景技術(shù)：
隨著便攜式移動(dòng)終端市場(chǎng)的急劇擴(kuò)大以及集成電路領(lǐng)域?qū)ο到y(tǒng)集成度日益嚴(yán)格的要求，越來越多的功能電路模塊被集成到一個(gè)系統(tǒng)中，因此需要提供不同類型的電源，如不同電壓值，不同電源抑制比等。電源管理模塊已成為系統(tǒng)中不可或缺的組成部分，其中，線性穩(wěn)壓器是最為重要的電路，通常接在開關(guān)電源的后級(jí)，它實(shí)現(xiàn)電平轉(zhuǎn)換和抑制電源噪聲的功能，為系統(tǒng)提供穩(wěn)定干凈的電源。頻率穩(wěn)定性是線性穩(wěn)壓器設(shè)計(jì)中的關(guān)鍵。線性穩(wěn)壓器是依靠負(fù)反饋環(huán)路保持輸出 電壓的穩(wěn)定，當(dāng)環(huán)路不滿足頻率穩(wěn)定性條件時(shí)，在瞬態(tài)電壓或電流突變的時(shí)刻就會(huì)引起振蕩甚至飽和，使電路不能正常工作，因此需要進(jìn)行頻率補(bǔ)償。目前常用的補(bǔ)償方式有ESR補(bǔ)償、密勒補(bǔ)償、嵌套密勒補(bǔ)償?shù)燃夹g(shù)。ESR補(bǔ)償方式是最為傳統(tǒng)的一種補(bǔ)償技術(shù)，但其非常具有局限性，只針對(duì)外接片外電容的情況，且電容的選擇受到限制，在穩(wěn)定性和瞬態(tài)響應(yīng)上存在一定矛盾；密勒補(bǔ)償及嵌套密勒補(bǔ)償技術(shù)最大的缺點(diǎn)在于負(fù)反饋環(huán)路的帶寬很小，對(duì)于稍高頻率的電源噪聲的抑制能力較差。針對(duì)這幾種技術(shù)在針對(duì)一些應(yīng)用時(shí)的缺陷，還有一些技術(shù)被采用，如零極點(diǎn)跟隨補(bǔ)償方式和壓控電流源方式。壓控電流源方式收負(fù)載變化的影響較大，而零極點(diǎn)跟隨技術(shù)能夠近似實(shí)現(xiàn)添加零點(diǎn)對(duì)極點(diǎn)的跟隨，但也需要同時(shí)采用ESR補(bǔ)償一定程度的輔助。線性穩(wěn)壓器的另一個(gè)功能是對(duì)電源噪聲的抑制。隨著芯片集成度的提高，越來越多的不同類型的功能模塊被集成到一塊芯片上，或更多的芯片被集成到面積越來越小的一塊PCB板上，因此不同電源上的耦合變得越來越明顯，噪聲的相互串?dāng)_會(huì)引起電路性能的下降甚至功能錯(cuò)誤，因此，不同分組的電源均需要一定的噪聲抑制能力。

發(fā)明內(nèi)容
本發(fā)明的目的在于，提出一種穩(wěn)定性不受負(fù)載變化影響的具有動(dòng)態(tài)補(bǔ)償特性的線性穩(wěn)壓器，該穩(wěn)壓器具有較好的電源噪聲抑制能力，尤其是對(duì)高頻電源噪聲的抑制能力，能夠有效減小瞬態(tài)電源噪聲的影響。按照本發(fā)明提供的技術(shù)方案，所述具有動(dòng)態(tài)補(bǔ)償特性的線性穩(wěn)壓器包括第八NMOS管源極和第九NMOS管源極分別接偏置電流，第八NMOS管柵極接基準(zhǔn)電壓，第八NMOS管和第九NMOS管構(gòu)成兩個(gè)源極跟隨器，第八NMOS管源極輸出連接誤差放大器第一級(jí)的正輸入端，即第一 PMOS管的柵極，第九NMOS管源極輸出連接誤差放大器第一級(jí)的負(fù)輸入端，即第二 PMOS管的柵極；第一 PMOS管與第二 PMOS管為共源差分對(duì)，源極連接到偏置尾電流；第一 PMOS管的漏極與第三PMOS管的柵、漏極連接，第二 PMOS管的漏極與第四PMOS管的漏極連接，第三PMOS管、第四PMOS管柵極共用；第四PMOS管的漏極為第一級(jí)誤差放大器的輸出，連接到第二級(jí)放大器的輸入，即第五NMOS管的柵極，第五NMOS管的柵極與第六PMOS管的柵、漏極連接，第六PMOS管的柵極連接到第七PMOS管柵極和功率管的柵極；第七PMOS管的漏極與第一 NMOS管的柵、漏極連接，第一 NMOS管的柵、漏極同時(shí)連接第四PMOS管的漏極；第一 NMOS管是一個(gè)二極管連接形式的頻率補(bǔ)償管；功率管的漏極為線性穩(wěn)壓器的輸出端，與分壓電阻串連接；所述分壓電阻串由第一電阻、第二電阻串聯(lián)組成，功率管漏極先連接到第一電阻，再通過第二電阻接地，第一電阻和第二電阻的共用端產(chǎn)生反饋電壓，連接到第九NMOS管柵極，組成負(fù)反饋回路；所述第三PMOS管源極、第四PMOS管源極、第一 NMOS管源極、第五NMOS管源極接地；所述第八NMOS管漏極、第九NMOS管漏極、第六PMOS管源極、第七PMOS管源極、功率管源極接電源電壓。所述功率管漏極，即線性穩(wěn)壓器的輸出端和地之間連接負(fù)載電容，為負(fù)載提供穩(wěn)壓。所述第八NMOS管和第九NMOS管，兩管尺寸及偏置電流嚴(yán)格保持相等，以實(shí)現(xiàn)相等的柵源電壓。
所述負(fù)載電容采用片外電容的形式實(shí)現(xiàn)，或采用片上MOS電容實(shí)現(xiàn)，實(shí)現(xiàn)穩(wěn)壓濾波的功能。本發(fā)明的優(yōu)點(diǎn)是本發(fā)明提出的具有動(dòng)態(tài)補(bǔ)償特性的線性穩(wěn)壓器能夠?qū)崿F(xiàn)根據(jù)負(fù)載變化動(dòng)態(tài)調(diào)節(jié)穩(wěn)定性的功能，并在此基礎(chǔ)上增加了對(duì)電源噪聲的抑制能力，同時(shí)滿足低電源電壓的應(yīng)用。本發(fā)明提出的電路結(jié)構(gòu)簡單，便于實(shí)現(xiàn)。


圖I為本發(fā)明實(shí)施例的電路結(jié)構(gòu)圖。圖2為本發(fā)明實(shí)施例所述電路對(duì)應(yīng)的反饋環(huán)路的信號(hào)流圖。圖3為本發(fā)明實(shí)施例所述電路電源抑制原理示意圖。
具體實(shí)施例方式下面通過附圖和實(shí)施例，對(duì)本發(fā)明的技術(shù)方案做進(jìn)一步的詳細(xì)描述。本發(fā)明所述的具有動(dòng)態(tài)補(bǔ)償特性的線性穩(wěn)壓器主要包括電平移位電路，誤差放大器，動(dòng)態(tài)補(bǔ)償電路，電源抑制提升電路，以及功率管和分壓電阻。其中，誤差放大器輸入前級(jí)接電平移位電路，電平移位電路采用源極跟隨器形式實(shí)現(xiàn)，也可以采用射極跟隨器實(shí)現(xiàn)，以滿足低電源電壓工作條件。誤差放大器采用兩級(jí)放大器形式實(shí)現(xiàn)，第一級(jí)為共源差分放大器形式，第二級(jí)負(fù)載為二極管連接形式的PMOS管，該管的柵極電壓為功率管和補(bǔ)償管的偏置PMOS管提供柵極偏壓，實(shí)現(xiàn)電流呈比例鏡像，其作用在于提升電源抑制比。功率管柵極與另一 PMOS柵極連接實(shí)現(xiàn)電流鏡像，該P(yáng)MOS管漏端連接到二極管形式連接的NMOS管柵漏極，同時(shí)該NMOS管柵漏極也連接到誤差放大器第一級(jí)的輸出端，作為第一級(jí)誤差放大器的負(fù)載。動(dòng)態(tài)補(bǔ)償電路采用偏置電流與負(fù)載電流成比例的二極管連接形式的MOS管實(shí)現(xiàn)，電源抑制提升電路采用為功率管提供柵壓的二極管連接形式的PMOS管實(shí)現(xiàn)。如圖I所示，根據(jù)本發(fā)明的實(shí)施例，電路采用CMOS工藝實(shí)現(xiàn)。具體結(jié)構(gòu)包括誤差放大器前級(jí)為兩個(gè)源極跟隨器，第八NMOS管M8和第九NMOS管M9源極分別接偏置電流Ib，第八NMOS管M8柵極接基準(zhǔn)電壓，通常為帶隙基準(zhǔn)電壓，約為I. 25V左右，第九NMOS管M9柵極接接經(jīng)電阻分壓后反饋的輸出穩(wěn)壓，第八NMOS管M8源極輸出連接誤差放大器第一級(jí)的正輸入端，即第一 PMOS管Ml的柵極，第九NMOS管M9源極輸出連接誤差放大器第一級(jí)的負(fù)輸入端，即第二 PMOS管M2的柵極。第一 PMOS管Ml與第二 PMOS管M2為共源差分對(duì)，源極連接到偏置尾電流Id，第一 PMOS管Ml的漏極與第三PMOS管M3的柵漏極連接，第二PMOS管M2的漏極與第四PMOS管M4的漏極連接，第三PMOS管M3、第四PMOS管M4柵極共用。第四PMOS管M4的漏極為第一級(jí)誤差放大器的輸出，連接到第二級(jí)放大器的輸入，即第五NMOS管M5的柵極，第五NMOS管M5的柵極與第六PMOS管M6的柵漏極連接，第六PMOS管M6的柵極連接到第七PMOS管M7和功率管MP的柵極。第七PMOS管M7的漏極與第一 NMOS管MC的柵漏極連接，第一 NMOS管MC的柵漏極同時(shí)連接到第一級(jí)誤差放大器的輸出，即第四PMOS管M4的漏極。功率管MP的漏極為穩(wěn)壓器輸出端，與串聯(lián)形式的分壓電阻串連接。分壓電阻串由第一電阻Rl、第二電阻R2串聯(lián)組成，第二電阻R2 —端接地，第一電阻Rl —端接功率管MP漏極，第一電阻R1、第二電阻R2共用端產(chǎn)生反饋電壓，連接到第九NMOS管M9柵極，組成負(fù)反饋回路。功率管MP漏極即穩(wěn)壓輸出端連接大電容CL，為負(fù)載L提供穩(wěn)壓。電容CL通常為片外電容，也可采用片上MOS電容來實(shí)現(xiàn)。
本發(fā)明通過與功率管MP共柵極的第七PMOS管M7對(duì)負(fù)載電流采用成比例鏡像，同時(shí)將采樣電流作為第一 NMOS管MC的偏置，第一 NMOS管MC是一個(gè)二極管連接形式的頻率補(bǔ)償管，使得MC作為第一級(jí)誤差放大器的輸出能夠隨負(fù)載變化而調(diào)節(jié)誤差放大器增益，從而動(dòng)態(tài)調(diào)節(jié)穩(wěn)壓器的頻率穩(wěn)定性；通過引入與功率管MP共柵極的二極管連接形式的第六PMOS管M6改善了功率管MP對(duì)電源噪聲的抑制能力；通過引入電平移位電路，能夠滿足輸出穩(wěn)壓與電源電壓低壓差的應(yīng)用和低電源電壓的應(yīng)用。如圖2所示，具有動(dòng)態(tài)補(bǔ)償特性的線性穩(wěn)壓器負(fù)反饋環(huán)路的信號(hào)流圖中，跟隨器小信號(hào)增益為+1，第一級(jí)誤差放大器增益為Gml,輸出電阻為A1,輸出電容Col, 二極管連接形式的補(bǔ)償管MC的等效電阻為gw，gtf為功率管跨導(dǎo)，grf為M5，M6管的跨導(dǎo)，
線性穩(wěn)壓器負(fù)載電阻A =￥，込為負(fù)載電流，CL為負(fù)載電容，分壓比為尥=~^~。
1LRl+ Rl
ψλ Kw\ K
設(shè)定M7，M6和功率管MP的寬長比為了 \ / 7Μ6，肥共柵極，
V L J1/ V L J6/ \L Jp
組成電流鏡像，因此通過M7和MC的電流為Il/πι。根據(jù)信號(hào)流圖，環(huán)路的傳遞函數(shù)可
一I I I ) I
以表示為H(S) = Gm -r-- xgm5I I m + JU p ’ 該
g ,+- + CnlS卞IgfsJ一 +-+ r ^
I J U 臟 J ,=_ _
環(huán)路有三個(gè)極點(diǎn)Pd 2 J R12Rl為穩(wěn)壓器輸出端的主極點(diǎn)，其中，R12=R1| |R2 ;
[M2+ AJ L
f -_!_-_I_
2Jr !tJ_V 2-f ^ V為環(huán)路次極點(diǎn)，即第一級(jí)放大器的輸出端極點(diǎn);
m ,oi Il^oi 乙比 I， Lol
VSmC J+ SmC^ol J
權(quán)利要求
1.一種具有動(dòng)態(tài)補(bǔ)償特性的線性穩(wěn)壓器，其特征是包括第八NMOS管(M8)源極和第九NMOS管(M9)源極分別接偏置電流(Ib)，第八NMOS管(M8)柵極接基準(zhǔn)電壓(VREF)，第八NMOS管(M8)和第九NMOS管(M9)構(gòu)成兩個(gè)源極跟隨器，第八NMOS管(M8)源極輸出連接誤差放大器第一級(jí)的正輸入端，即第一 PMOS管(Ml)的柵極，第九NMOS管(M9)源極輸出連接誤差放大器第一級(jí)的負(fù)輸入端，即第二 PMOS管(M2)的柵極；第一 PMOS管(Ml)與第二PMOS管(M2)為共源差分對(duì)，源極連接到偏置尾電流(Id);第一 PMOS管(Ml)的漏極與第三PMOS管(M3)的柵、漏極連接，第二 PMOS管(M2)的漏極與第四PMOS管(M4)的漏極連接，第三PMOS管(M3)、第四PMOS管(M4)柵極共用；第四PMOS管(M4)的漏極為第一級(jí)誤差放大器的輸出，連接到第二級(jí)放大器的輸入，即第五NMOS管(M5)的柵極，第五NMOS管(M5)的柵極與第六PMOS管(M6)的柵、漏極連接，第六PMOS管(M6)的柵極連接到第七PMOS管(M7)柵極和第一功率管(MP)的柵極；第七PMOS管(M7)的漏極與第二功率管(MC)的柵、漏極連接，第二功率管(MC)的柵、漏極同時(shí)連接第四PMOS管(M4)的漏極；第二功率管(MC)是一個(gè)二極管連接形式的頻率補(bǔ)償管；第一功率管(MP)的漏極為線性穩(wěn)壓器的輸出端，與分壓電阻串連接；所述分壓電阻串由第一電阻(R1)、第二電阻(R2)串聯(lián)組成，第一功率管(MP)漏極先連接到第一電阻(R1)，再通過第二電阻(R2)接地，第一電阻(Rl)和第二電阻(R2)的共用端產(chǎn)生反饋電壓，連接到第九NMOS管(M9)柵極，組成負(fù)反饋回路；所述第三PMOS管(M3)源極、第四PMOS管(M4)源極、第二功率管(MC)源極、第五NMOS管(M5)源極接地；所述第八NMOS管(M8 )漏極、第九NMOS管(M9 )漏極、第六PMOS管(M6 )源極、第七PMOS管(M7 )源極、第一功率管(MP)源極接電源電壓(VDD)。
2.根據(jù)權(quán)利要求I所述的具有動(dòng)態(tài)補(bǔ)償特性的線性穩(wěn)壓器，其特征在于，所述第一功率管(MP)漏極，即線性穩(wěn)壓器的輸出端和地之間連接負(fù)載電容(CL)，為負(fù)載(IJ提供穩(wěn)壓。
3.根據(jù)權(quán)利要求I所述的具有動(dòng)態(tài)補(bǔ)償特性的線性穩(wěn)壓器，其特征在于，所述第八NMOS管(M8)和第九NMOS管(M9)，兩管尺寸及偏置電流嚴(yán)格保持相等，以實(shí)現(xiàn)相等的柵源電壓。
4.根據(jù)權(quán)利要求2所述的具有動(dòng)態(tài)補(bǔ)償特性的線性穩(wěn)壓器，其特征在于，所述負(fù)載電容(CL)采用片外電容的形式實(shí)現(xiàn)，或采用片上MOS電容實(shí)現(xiàn)，實(shí)現(xiàn)穩(wěn)壓濾波的功能。
全文摘要
本發(fā)明公開了一種具有動(dòng)態(tài)補(bǔ)償特性的線性穩(wěn)壓器，其包括電平移位電路，誤差放大器，動(dòng)態(tài)補(bǔ)償電路，電源抑制提升電路，以及功率管和分壓電阻。其中，誤差放大器輸入前級(jí)接電平移位電路，誤差放大器采用兩級(jí)放大器形式實(shí)現(xiàn)，第一級(jí)為共源差分放大器形式，第二級(jí)負(fù)載為二極管連接形式的PMOS管。功率管柵極與另一PMOS柵極連接實(shí)現(xiàn)電流鏡像，該P(yáng)MOS管漏端連接到二極管形式連接的NMOS管柵漏極，同時(shí)該NMOS管柵漏極也連接到誤差放大器第一級(jí)的輸出端，作為第一級(jí)誤差放大器的負(fù)載。本發(fā)明的優(yōu)點(diǎn)在不同負(fù)載條件下自動(dòng)調(diào)節(jié)負(fù)反饋環(huán)路的頻率穩(wěn)定性使線性穩(wěn)壓器穩(wěn)定工作。本發(fā)明的線性穩(wěn)壓器結(jié)構(gòu)簡單，適用于通用CMOS工藝。
文檔編號(hào)G05F1/565GK102880219SQ201210374909
公開日2013年1月16日 申請(qǐng)日期2012年9月29日 優(yōu)先權(quán)日2012年9月29日
發(fā)明者黃偉, 潘文光 申請(qǐng)人:無錫中科微電子工業(yè)技術(shù)研究院有限責(zé)任公司