一種智能功率模塊的制作方法
【專利摘要】本實(shí)用新型屬于功率驅(qū)動(dòng)控制領(lǐng)域，提供了一種智能功率模塊。本實(shí)用新型通過(guò)在智能功率模塊中采用包括高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調(diào)整模塊、V相調(diào)整模塊、W相調(diào)整模塊、U相電壓采樣模塊、V相電壓采樣模塊以及W相電壓采樣模塊的HVIC芯片，在HVIC芯片的三個(gè)上橋臂信號(hào)端為低電平（低電平時(shí)間大于高電平時(shí)間）時(shí)可使HVIC芯片對(duì)濾波電容和智能功率模塊外接的儲(chǔ)能電容進(jìn)行充電，使充電時(shí)間大幅度增加，從而使智能功率模塊在啟動(dòng)時(shí)對(duì)濾波電容和儲(chǔ)能電容的充電時(shí)間相應(yīng)地增加，并降低IGBT管在上電啟動(dòng)時(shí)的發(fā)熱量，延長(zhǎng)IGBT管的壽命和智能功率模塊的壽命，提高智能功率模塊的使用安全性。
【專利說(shuō)明】一種智能功率模塊
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型屬于功率驅(qū)動(dòng)控制領(lǐng)域，尤其涉及一種智能功率模塊。
【背景技術(shù)】
[0002]智能功率模塊(IPM, Intelligent Power Module),是一種結(jié)合電力電子技術(shù)和集成電路技術(shù)的功率驅(qū)動(dòng)類(lèi)產(chǎn)品。智能功率模塊把功率開(kāi)關(guān)器件和高壓驅(qū)動(dòng)電路集成在一起，并內(nèi)置有過(guò)電壓、過(guò)電流和過(guò)熱等故障檢測(cè)電路。智能功率模塊一方面通過(guò)接收MCU的控制信號(hào)并驅(qū)動(dòng)后續(xù)電路工作，另一方面又將系統(tǒng)的狀態(tài)檢測(cè)信號(hào)反饋回MCU。與傳統(tǒng)分立方案相比，智能功率模塊以其高集成度、高可靠性等優(yōu)勢(shì)贏得越來(lái)越大的市場(chǎng)，尤其適合于驅(qū)動(dòng)電機(jī)的變頻器及各種逆變電源，是用于變頻調(diào)速、冶金機(jī)械、電力牽引、伺服驅(qū)動(dòng)及變頻家電的理想電力電子器件。
[0003]現(xiàn)有的智能功率模塊的電路結(jié)構(gòu)如圖1所示，其用于輸出U相電、V相電及W相電。其中:
[0004]HVICCHigh Voltage Integrated Circuit,高壓集成電路)芯片 101 的電源端 VCC作為智能功率模塊的低壓區(qū)供電正端VDD，VDD處的電壓一般為15V，HVIC芯片101的第一上橋臂信號(hào)端HINl、第二上橋臂信號(hào)端HIN2及第三上橋臂信號(hào)端HIN3分別作為智能功率模塊的U相上橋臂輸入端UHIN、V相上橋臂輸入端VHIN及W相上橋臂輸入端WHIN ；HVIC芯片101的第一下橋臂信號(hào)端LIN1、第二下橋臂信號(hào)端LIN2及第三下橋臂信號(hào)端LIN3分別作為智能功率模塊的U相下橋臂輸入端ULIN、V相下橋臂輸入端VLIN及W相下橋臂輸入端WLIN ;在此，智能功率模塊的第一上橋臂信號(hào)端HINl、第二上橋臂信號(hào)端HIN2、第三上橋臂信號(hào)端HIN3、第一下橋臂信號(hào)端LINl、第二下橋臂信號(hào)端LIN2及第三下橋臂信號(hào)端LIN3的輸入信號(hào)的電壓范圍是O?5V ；HVIC芯片101的接地端GND作為智能功率模塊的低壓區(qū)供電負(fù)端COM ；HVIC芯片101的第一供電正端VBl作為智能功率模塊的U相高壓區(qū)供電正端UVB，HVIC芯片101的第一高壓區(qū)控制端HOl與IGBT管Ql的柵極相連，HVIC芯片101的第一供電負(fù)端VSl端與所述IGBT管Ql的源極、快恢復(fù)二極管Dl的陽(yáng)極、IGBT管D4的漏極以及快恢復(fù)二極管D4的陰極相連，并作為智能功率模塊的U相高壓區(qū)供電負(fù)端UVS，濾波電容Cl連接于智能功率模塊的U相高壓區(qū)供電正端UVB與U相高壓區(qū)供電負(fù)端UVS之間；HVIC芯片101的第二供電正端VB2作為智能功率模塊的V相高壓區(qū)供電正端VVB，HVIC芯片101的第二高壓區(qū)控制端H02與IGBT管Q2的柵極相連，HVIC芯片101的第二供電負(fù)端VS2與IGBT管Q2的源極、快恢復(fù)二極管D2的陽(yáng)極、IGBT管Q5的漏極以及快恢復(fù)二極管D5的陰極相連，并作為智能功率模塊的V相高壓區(qū)供電負(fù)端VVS，濾波電容C2連接于智能功率模塊的V相高壓區(qū)供電正端WB與V相高壓區(qū)供電負(fù)端VVS之間；HVIC芯片101的第三供電正端VB3作為智能功率模塊的W相高壓區(qū)供電正端WVB，HVIC芯片101的第三高壓區(qū)控制端H03與IGBT管Q3的柵極相連，HVIC芯片101的第三供電負(fù)端VS3與IGBT管Q3的源極、快恢復(fù)二極管D3的陽(yáng)極、IGBT管Q6的漏極以及快恢復(fù)二極管D6的陰極相連，并作為智能功率模塊的W相高壓區(qū)供電負(fù)端WVS，濾波電容C3連接于智能功率模塊的W相高壓區(qū)供電正端WVB與W相高壓區(qū)供電負(fù)端WVS之間；HVIC芯片101的第一低壓區(qū)控制端L01、第二低壓區(qū)控制端L02及第三低壓區(qū)控制端L03分別與所述IGBT管Q4的柵極、IGBT管Q5的柵極以及IGBT管Q6的柵極相連；IGBT管Q4的源極與快恢復(fù)二極管D4的陽(yáng)極相連，并作為智能功率模塊的U相低電壓參考端UN ；IGBT管Q5的源極與快恢復(fù)二極管D5的陽(yáng)極相連，并作為智能功率模塊的V相低電壓參考端VN ；IGBT管Q6的源極與快恢復(fù)二極管D6的陽(yáng)極相連，并作為智能功率模塊的W相低電壓參考端WN ;IGBT管Ql的漏極、快恢復(fù)二極管Dl的陰極、IGBT管Q2的漏極、快恢復(fù)二極管D2的陰極、IGBT管Q3的集電極、快恢復(fù)二極管D3的陰極共接并作為智能功率模塊的高電壓輸入端P，P 一般接入300V電壓。
[0005]HVIC 芯片 101 的作用是將 HIN1、HIN2、HIN3、LINK LIN2、LIN3 所接收的 O ?5V的邏輯信號(hào)分別傳到HO1、H02、H03、LOU L02、L03，其中HO1、H02及H03所輸出的是VS?VS+15V的邏輯信號(hào)，LOU L02、L03是O?15V的邏輯信號(hào)；同一相的輸入信號(hào)不能同時(shí)為高電平，即第一上橋臂信號(hào)端HINl與第一下橋臂信號(hào)端LINl的輸入信號(hào)不能同時(shí)為高電平，第二上橋臂信號(hào)端HIN2與第二下橋臂信號(hào)端LIN2的輸入信號(hào)不能同時(shí)為高電平，第三上橋臂信號(hào)端HIN3與第三下橋臂信號(hào)端LIN3的輸入信號(hào)不能同時(shí)為高電平。
[0006]HVIC芯片101內(nèi)部包含有自舉電路，該自舉電路的結(jié)構(gòu)如下:
[0007]高壓DMOS管DMl的源極、高壓DMOS管DM2的源極以及高壓DMOS管DM3的源極共接于HVIC芯片101的電源端VCC，高壓DMOS管DMl的襯底、高壓DMOS管DM2的襯底以及高壓DMOS管DM3的襯底均接地，高壓DMOS管DMl的漏極、高壓DMOS管DM2的漏極以及高壓DMOS管DM3的漏極分別連接HVIC芯片101的第一供電正端VBl、第二供電正端VB2及第三供電正端VB3，U相控制電路1011的輸入端、V相控制電路1012的輸入端及W相控制電路1013的輸入端分別連接HVIC芯片101的第一下橋臂信號(hào)端LIN1、第二下橋臂信號(hào)端LIN2及第三下橋臂信號(hào)端LIN3，U相控制電路1011的輸出端、V相控制電路1012的輸出端及W相控制電路1013的輸出端分別與高壓DMOS管DMl的柵極、高壓DMOS管DM2的柵極以及高壓DMOS管DM3的柵極相連接。
[0008]在實(shí)際應(yīng)用時(shí)，智能功率模塊的接線方法如圖2所示，電容C4連接于UVB與UVS之間，電容C5連接于VVB與VVS之間，電容C6連接于WVB與WVS之間；UN、VN、WN共接于電阻Rl的第一端，電阻Rl的第二端與COM共接于地。以下是以U相為例說(shuō)明智能功率模塊的工作原理:
[0009]當(dāng)LINl為高電平時(shí)，HINl則必須為低電平，此時(shí)，LOl和HOl分別輸出高電平和低電平，從而使VSl處的電壓約為0V，在LINl為高電平時(shí)，U相控制電路1011輸出高電平使高壓DMOS管DMl導(dǎo)通，VCC通過(guò)高壓DMOS管DMl向電容Cl和電容C4充電，當(dāng)時(shí)間足夠長(zhǎng)或使電容Cl和電容C4充電前的剩余電量足夠多時(shí)，VBl對(duì)VSl的電壓接近15V。
[0010]當(dāng)LINl為低電平時(shí)，HINl為低電平或高電平。當(dāng)HINl為低電平時(shí)，LOl和HOl均輸出低電平，此時(shí)U相高壓區(qū)不工作且無(wú)輸出；而當(dāng)HINl為高電平時(shí)，LOl和HOl分別輸出低電平和高電平，從而使VSl處的電壓約為300V。在LINl為低電平時(shí)，U相控制電路1011輸出低電平使高壓DMOS管DMl截止，VBl的電壓被抬高至315V左右，通過(guò)電容Cl及電容C4的電量維持U相高壓區(qū)工作，如果HINl為高電平的持續(xù)時(shí)間足夠短或電容Cl和電容C4存儲(chǔ)的電量足夠多，在U相高壓區(qū)工作過(guò)程中，VBl對(duì)VSl的電壓可保持在14V以上。實(shí)際應(yīng)用過(guò)程中，在智能功率模塊外接的電容C4充分充電后，VBl對(duì)VSl的電壓能夠保持在14V?15V之間以維持智能功率模塊的正常工作，但在剛上電時(shí)，VBl對(duì)VSl的電壓VBl-VSl的波形往往會(huì)如圖3所示。由于電容Cl和電容C4的初始電量為O，所以在剛上電時(shí)，電容Cl和電容C4要被充電，當(dāng)LINl對(duì)GND的電壓LINl-GND為高電平時(shí)，U相控制電路1011控制高壓DMOS管DMl導(dǎo)通，以便VCC對(duì)電容Cl和電容C4進(jìn)行充電，由于電容C4的電容量一般比較大且會(huì)達(dá)到0.5?lmF，所以，按照現(xiàn)行的充電原理，電容Cl和電容C4只有在LINl為高電平時(shí)才能被充電，則在上電后LINl輸入的前三個(gè)輸入信號(hào)時(shí)，VBl對(duì)VSl的電壓往往達(dá)不到IGBT管Ql的飽和壓降穩(wěn)定時(shí)所需的電壓Vkbt，而在HOl輸出高電平時(shí)，HOl對(duì)VSl的電壓差和VBl對(duì)VSl的電壓差是一致的，因此，在剛上電時(shí)，HOl對(duì)VSl的電壓達(dá)不到VrcBT，則IGBT管Ql無(wú)法穩(wěn)定導(dǎo)通。根據(jù)IGBT管的柵極-射極電壓VeE與其飽和壓降VrasAT的關(guān)系特性，當(dāng)VeE〈VKBT時(shí)，IGBT管的飽和壓降VeESAT會(huì)急劇上升，進(jìn)而導(dǎo)致IGBT管導(dǎo)通時(shí)的功耗急劇增大。
[0011]因此，對(duì)于上述現(xiàn)有的智能功率模塊，在剛上電時(shí)，IGBT管的飽和壓降會(huì)非常大，導(dǎo)致IGBT管因功耗驟增而急劇發(fā)熱，對(duì)于某些特殊工況，甚至?xí)驗(yàn)闊崃糠e聚而導(dǎo)致IGBT管爆炸，而對(duì)于常規(guī)工況，每次上電瞬間的急劇發(fā)熱也會(huì)導(dǎo)致IGBT管的使用壽命縮短，進(jìn)而縮短智能功率模塊的使用壽命。
[0012]綜上所述，現(xiàn)有的智能功率模塊存在因上電時(shí)IGBT管的飽和壓降過(guò)大并急劇發(fā)熱而縮短使用壽命，甚至?xí)騃GBT管爆炸而損壞的問(wèn)題。
實(shí)用新型內(nèi)容
[0013]本實(shí)用新型提供了一種智能功率模塊，旨在解決現(xiàn)有的智能功率模塊所存在的因上電時(shí)IGBT管的飽和壓降過(guò)大并急劇發(fā)熱而縮短使用壽命，甚至?xí)騃GBT管爆炸而損壞的問(wèn)題。
[0014]本實(shí)用新型是這樣實(shí)現(xiàn)的，一種智能功率模塊，包括HVIC芯片、IGBT管Ql、快恢復(fù)二極管DUIGBT管Q2、快恢復(fù)二極管D2、IGBT管Q3、快恢復(fù)二極管D3、IGBT管Q4、快恢復(fù)二極管D4、IGBT管Q5、快恢復(fù)二極管D5、IGBT管Q6、快恢復(fù)二極管D6、濾波電容Cl、濾波電容C2及濾波電容C3 ;所述HVIC芯片的電源端為所述智能功率模塊的低壓區(qū)供電正端，所述HVIC芯片的第一上橋臂信號(hào)端、第二上橋臂信號(hào)端及第三上橋臂信號(hào)端分別為所述智能功率模塊的U相上橋臂輸入端、V相上橋臂輸入端及W相上橋臂輸入端，所述HVIC芯片的第一下橋臂信號(hào)端、第二下橋臂信號(hào)端及第三下橋臂信號(hào)端分別為所述智能功率模塊的U相下橋臂輸入端、V相下橋臂輸入端及W相下橋臂輸入端，所述HVIC芯片的接地端作為所述智能功率模塊的低壓區(qū)供電負(fù)端，所述HVIC芯片的第一供電正端作為所述智能功率模塊的U相高壓區(qū)供電正端，所述HVIC芯片的第一高壓區(qū)控制端與所述IGBT管Ql的柵極相連，所述HVIC芯片的第一供電負(fù)端與所述IGBT管Ql的源極、所述快恢復(fù)二極管Dl的陽(yáng)極、所述IGBT管Q4的漏極以及所述快恢復(fù)二極管D4的陰極共接作為所述智能功率模塊的U相高壓區(qū)供電負(fù)端，所述濾波電容Cl連接于所述智能功率模塊的U相高壓區(qū)供電正端與U相高壓區(qū)供電負(fù)端之間，所述HVIC芯片的第二供電正端作為所述智能功率模塊的V相高壓區(qū)供電正端，所述HVIC芯片的第二高壓區(qū)控制端與所述IGBT管Q2的柵極相連，所述HVIC芯片的第二供電負(fù)端與所述IGBT管Q2的源極、所述快恢復(fù)二極管D2的陽(yáng)極、所述IGBT管Q5的漏極以及所述快恢復(fù)二極管D5的陰極共接作為智能功率模塊的V相高壓區(qū)供電負(fù)端，所述濾波電容C2連接于所述智能功率模塊的V相高壓區(qū)供電正端與V相高壓區(qū)供電負(fù)端之間，所述HVIC芯片的第三供電正端作為所述智能功率模塊的W相高壓區(qū)供電電源正端，所述HVIC芯片的第三高壓區(qū)控制端與所述IGBT管Q3的柵極相連，所述HVIC芯片的第三供電負(fù)端與所述IGBT管Q3的源極、所述快恢復(fù)二極管D3的陽(yáng)極、所述IGBT管Q6的漏極以及所述快恢復(fù)二極管D6的陰極共接作為所述智能功率模塊的W相高壓區(qū)供電負(fù)端，所述濾波電容C3連接于智能功率模塊的W相高壓區(qū)供電正端與W相高壓區(qū)供電負(fù)端之間；所述HVIC芯片的第一低壓區(qū)控制端、第二低壓區(qū)控制端及第三低壓區(qū)控制端分別與所述IGBT管Q4的柵極、所述IGBT管Q5的柵極以及所述IGBT管Q6的柵極相連；所述IGBT管Ql的漏極與所述快恢復(fù)二極管Dl的陰極、所述IGBT管Q2的漏極、所述快恢復(fù)二極管D2的漏極、所述IGBT管Q3的漏極及所述快恢復(fù)二極管D3的陰極共接所形成的共接點(diǎn)作為所述智能功率模塊的高電壓輸入端，所述IGBT管Q4的源極與所述快恢復(fù)二極管D4的陽(yáng)極共接所形成的共接點(diǎn)作為所述智能功率模塊的U相低電壓參考端，所述IGBT管Q5的源極與所述快恢復(fù)二極管D5的陽(yáng)極共接所形成的共接點(diǎn)作為所述智能功率模塊的V相低電壓參考端，所述IGBT管Q6的源極與所述快恢復(fù)二極管D6的陽(yáng)極共接所形成的共接點(diǎn)作為所述智能功率模塊的W相低電壓參考端；
[0015]所述HVIC芯片包括一自舉電路，所述自舉電路包括:
[0016]高壓DMOS管DMl、高壓DMOS管DM2、高壓DMOS管DM3、U相調(diào)整模塊、V相調(diào)整?！缞A、W相調(diào)整模塊、U相電壓采樣模塊、V相電壓采樣模塊以及W相電壓采樣模塊；
[0017]所述高壓DMOS管DMl的源極與所述高壓DMOS管DM2的源極以及所述高壓DMOS管DM3的源極共接于所述HVIC芯片的電源端，所述高壓DMOS管DMl的漏極、所述高壓DMOS管DM2的漏極及所述高壓DMOS管DM3的漏極分別連接所述HVIC芯片的第一供電正端、第二供電正端及第三供電正端，所述高壓DMOS管DMl的襯底、所述高壓DMOS管DM2的襯底及所述高壓DMOS管DM3的襯底均接地，所述U相調(diào)整模塊的第一輸入端與所述U相電壓采樣模塊的控制端共接于所述HVIC芯片的第一下橋臂信號(hào)端，所述U相電壓采樣模塊的輸入端和輸出端分別連接所述高壓DMOS管DMl的漏極和所述U相調(diào)整模塊的第二輸入端，所述U相調(diào)整模塊的第三輸入端和輸出端分別連接所述HVIC芯片的第一供電負(fù)端和所述高壓DMOS管DMl的柵極，所述V相調(diào)整模塊的第一輸入端與所述V相電壓采樣模塊的控制端共接于所述HVIC芯片的第二下橋臂信號(hào)端，所述V相電壓采樣模塊的輸入端和輸出端分別連接所述高壓DMOS管DM2的漏極和所述V相調(diào)整模塊的第二輸入端，所述V相調(diào)整模塊的第三輸入端和輸出端分別連接所述HVIC芯片的第二供電負(fù)端和所述高壓DMOS管DM2的柵極，所述W相調(diào)整模塊的第一輸入端與所述W相電壓采樣模塊的控制端共接于所述HVIC芯片的第三下橋臂信號(hào)端，所述W相電壓采樣模塊的輸入端和輸出端分別連接所述高壓DMOS管DM3的漏極和所述W相調(diào)整模塊的第二輸入端，所述W相調(diào)整模塊的第三輸入端和輸出端分別連接所述HVIC芯片的第三供電負(fù)端和所述高壓DMOS管DM3的柵極。
[0018]在本實(shí)用新型中，通過(guò)在智能功率模塊中采用包括高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調(diào)整模塊、V相調(diào)整模塊、W相調(diào)整模塊、U相電壓采樣模塊、V相電壓采樣模塊以及W相電壓采樣模塊的HVIC芯片，在HVIC芯片的第一上橋臂信號(hào)端、第二上橋臂信號(hào)端及第三上橋臂信號(hào)端為低電平(低電平時(shí)間大于高電平時(shí)間)時(shí)可使HVIC芯片的第一供電正端、第二供電正端及第三供電正端對(duì)濾波電容和智能功率模塊外接的儲(chǔ)能電容進(jìn)行充電，使充電時(shí)間得到大幅度的增加，從而使智能功率模塊在啟動(dòng)時(shí)對(duì)濾波電容和儲(chǔ)能電容的充電時(shí)間相應(yīng)地增加，并進(jìn)而降低IGBT管在上電啟動(dòng)工作時(shí)的發(fā)熱量，延長(zhǎng)IGBT管的使用壽命和智能功率模塊的使用壽命，提高智能功率模塊的使用安全性，解決了現(xiàn)有的智能功率模塊所存在的因上電時(shí)IGBT管的飽和壓降過(guò)大并急劇發(fā)熱而縮短使用壽命，甚至?xí)騃GBT管爆炸而損壞的問(wèn)題。
【專利附圖】

【附圖說(shuō)明】
[0019]圖1是現(xiàn)有的智能功率模塊的結(jié)構(gòu)示意圖；
[0020]圖2是智能功率模塊在實(shí)際應(yīng)用中的示意圖；
[0021]圖3是現(xiàn)有的智能功率模塊在上電啟動(dòng)后的工作過(guò)程中所涉及的各電壓信號(hào)波形圖；
[0022]圖4是本實(shí)用新型實(shí)施例提供的智能功率模塊的結(jié)構(gòu)示意圖；
[0023]圖5是本實(shí)用新型實(shí)施例提供的智能功率模塊中的HVIC芯片所包括的U相調(diào)整模塊和U相電壓采樣模塊的示例電路結(jié)構(gòu)圖；
[0024]圖6是本實(shí)用新型實(shí)施例提供的智能功率模塊中的HVIC芯片所包括的V相調(diào)整模塊和V相電壓采樣模塊的示例電路結(jié)構(gòu)圖；
[0025]圖7是本實(shí)用新型實(shí)施例提供的智能功率模塊中的HVIC芯片所包括的W相調(diào)整模塊和W相電壓采樣模塊的示例電路結(jié)構(gòu)圖；
[0026]圖8是本實(shí)用新型實(shí)施例提供的智能功率模塊中的HVIC芯片所包括的U相調(diào)整模塊在工作過(guò)程中所涉及的電平信號(hào)波形圖。
【具體實(shí)施方式】
[0027]為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。
[0028]本實(shí)用新型實(shí)施例通過(guò)在智能功率模塊中采用包括高壓DMOS管DM1、高壓DMOS管DM2、高壓DMOS管DM3、U相調(diào)整模塊、V相調(diào)整模塊、W相調(diào)整模塊、U相電壓采樣模塊、V相電壓采樣模塊以及W相電壓采樣模塊的HVIC芯片，使智能功率模塊在啟動(dòng)時(shí)對(duì)濾波電容和儲(chǔ)能電容的充電時(shí)間相應(yīng)地增加，并進(jìn)而降低IGBT管在上電啟動(dòng)工作時(shí)的發(fā)熱量，延長(zhǎng)IGBT管的使用壽命和智能功率模塊的使用壽命，提高智能功率模塊的使用安全性。
[0029]圖4示出了本實(shí)用新型實(shí)施例提供的智能功率模塊的結(jié)構(gòu)，為了便于說(shuō)明，僅示出了與本實(shí)用新型相關(guān)的部分，詳述如下:
[0030]智能功率模塊包括HVIC芯片100、IGBT管Q1、快恢復(fù)二極管Dl、IGBT管Q2、快恢復(fù)二極管D2、IGBT管Q3、快恢復(fù)二極管D3、IGBT管Q4、快恢復(fù)二極管D4、IGBT管Q5、快恢復(fù)二極管D5、IGBT管Q6、快恢復(fù)二極管D6、濾波電容Cl、濾波電容C2及濾波電容C3。
[0031]HVIC芯片100的電源端VCC為智能功率模塊100的低壓區(qū)供電正端VDD，HVIC芯片100的第一上橋臂信號(hào)端HINl、第二上橋臂信號(hào)端HIN2及第三上橋臂信號(hào)端HIN3分別為智能功率模塊的U相上橋臂輸入端UHIN、V相上橋臂輸入端VHIN及W相上橋臂輸入端WHIN, HVIC芯片100的第一下橋臂信號(hào)端LINl、第二下橋臂信號(hào)端LIN2及第三下橋臂信號(hào)端LIN3分別為智能功率模塊的U相下橋臂輸入端ULIN、V相下橋臂輸入端VLIN及W相下橋臂輸入端WLIN，HVIC芯片100的接地端GND作為智能功率模塊的低壓區(qū)供電負(fù)端COM，HVIC芯片100的第一供電正端VBl作為智能功率模塊的U相高壓區(qū)供電正端UVB，HVIC芯片100的第一高壓區(qū)控制端HOl與IGBT管Ql的柵極相連，HVIC芯片100的第一供電負(fù)端VSl與IGBT管Ql的源極、快恢復(fù)二極管Dl的陽(yáng)極、IGBT管Q4的漏極以及快恢復(fù)二極管D4的陰極共接作為智能功率模塊的U相高壓區(qū)供電負(fù)端UVS，濾波電容Cl連接于智能功率模塊的U相高壓區(qū)供電正端UVB與U相高壓區(qū)供電負(fù)端UVS之間，HVIC芯片100的第二供電正端VB2作為智能功率模塊的V相高壓區(qū)供電正端VVB，HVIC芯片100的第二高壓區(qū)控制端H02與IGBT管Q2的柵極相連，HVIC芯片100的第二供電負(fù)端VS2與IGBT管Q2的源極、快恢復(fù)二極管D2的陽(yáng)極、IGBT管Q5的漏極以及快恢復(fù)二極管D5的陰極共接作為智能功率模塊的V相高壓區(qū)供電負(fù)端VVS，濾波電容C2連接于智能功率模塊的V相高壓區(qū)供電正端VVB與V相高壓區(qū)供電負(fù)端VVS之間，HVIC芯片100的第三供電正端VB3作為智能功率模塊的W相高壓區(qū)供電正端WVB，HVIC芯片100的第三高壓區(qū)控制端H03與IGBT管Q3的柵極相連，HVIC芯片100的第三供電負(fù)端VS3與IGBT管Q3的源極、快恢復(fù)二極管D3的陽(yáng)極、IGBT管Q6的漏極以及快恢復(fù)二極管D6的陰極共接作為智能功率模塊的W相高壓區(qū)供電負(fù)端WVS，濾波電容C3連接于智能功率模塊的W相高壓區(qū)供電正端WVB與W相高壓區(qū)供電負(fù)端WVS之間；HVIC芯片100的第一低壓區(qū)控制端L01、第二低壓區(qū)控制端L02及第三低壓區(qū)控制端L03分別與IGBT管Q4的柵極、IGBT管Q5的柵極以及IGBT管Q6的柵極相連；IGBT管Ql的漏極與快恢復(fù)二極管Dl的陰極、IGBT管Q2的漏極、快恢復(fù)二極管D2的漏極、IGBT管Q3的漏極及快恢復(fù)二極管D3的陰極共接所形成的共接點(diǎn)作為智能功率模塊的高電壓輸入端P，IGBT管Q4的源極與快恢復(fù)二極管D4的陽(yáng)極共接所形成的共接點(diǎn)作為智能功率模塊的U相低電壓參考端UN，IGBT管Q5的源極與快恢復(fù)二極管D5的陽(yáng)極共接所形成的共接點(diǎn)作為智能功率模塊的V相低電壓參考端VN，IGBT管Q6的源極與快恢復(fù)二極管D6的陽(yáng)極共接所形成的共接點(diǎn)作為智能功率模塊的W相低電壓參考端WN。
[0032]HVIC芯片100包括一自舉電路10，該自舉電路10包括高壓DMOS管DMl、高壓DMOS管DM2、高壓DMOS管DM3、U相調(diào)整模塊101、V相調(diào)整模塊102、W相調(diào)整模塊103、U相電壓米樣模塊104、V相電壓米樣模塊105以及W相電壓米樣模塊106。
[0033]高壓DMOS管DMl的源極與高壓DMOS管DM2的源極以及高壓DMOS管DM3的源極共接于HVIC芯片100的電源端VCC，高壓DMOS管DMl的漏極、高壓DMOS管DM2的漏極及高壓DMOS管DM3的漏極分別連接HVIC芯片100的第一供電正端VBl、第二供電正端VB2及第三供電正端VB3，高壓DMOS管DMl的襯底、高壓DMOS管DM2的襯底及高壓DMOS管DM3的襯底均接地，U相調(diào)整模塊101的第一輸入端與U相電壓采樣模塊104的控制端共接于HVIC芯片100的第一下橋臂信號(hào)端LINl, U相電壓米樣模塊104的輸入端和輸出端分別連接高壓DMOS管DMl的漏極和U相調(diào)整模塊101的第二輸入端，U相調(diào)整模塊101的第三輸入端和輸出端分別連接HVIC芯片100的第一供電負(fù)端和高壓DMOS管DMl的柵極，V相調(diào)整模塊102的第一輸入端與V相電壓米樣模塊105的控制端共接于HVIC芯片100的第二下橋臂信號(hào)端LIN2，V相電壓采樣模塊105的輸入端和輸出端分別連接高壓DMOS管DM2的漏極和V相調(diào)整模塊102的第二輸入端，V相調(diào)整模塊102的第三輸入端和輸出端分別連接HVIC芯片100的第二供電負(fù)端和高壓DMOS管DM2的柵極，W相調(diào)整模塊103的第一輸入端與W相電壓采樣模塊106的控制端共接于HVIC芯片100的第三下橋臂信號(hào)端LIN3，W相電壓采樣模塊106的輸入端和輸出端分別連接高壓DMOS管DM3的漏極和W相調(diào)整模塊103的第二輸入端，W相調(diào)整模塊103的第三輸入端和輸出端分別連接HVIC芯片100的第三供電負(fù)端VSl和高壓DMOS管DM3的柵極。
[0034]由于HVIC芯片100的第一上橋臂信號(hào)端HINl與第一下橋臂信號(hào)端LINl的輸入信號(hào)不能同時(shí)為高電平，HVIC芯片100的第二上橋臂信號(hào)端HIN2與第二下橋臂信號(hào)端LIN2的輸入信號(hào)不能同時(shí)為高電平，HVIC芯片100的第三上橋臂信號(hào)端HIN3與第三下橋臂信號(hào)端LIN3的輸入信號(hào)不能同時(shí)為高電平，所以，在HVIC芯片100的第一下橋臂信號(hào)端LIN1、第二下橋臂信號(hào)端LIN2及第三下橋臂信號(hào)端LIN3分別為高電平時(shí)，HVIC芯片100的第一上橋臂信號(hào)端HIN1、第二上橋臂信號(hào)端HIN2及第三上橋臂信號(hào)端HIN3分別為低電平；在HVIC芯片100的第一下橋臂信號(hào)端LINl、第二下橋臂信號(hào)端LIN2及第三下橋臂信號(hào)端LIN3分別為低電平時(shí)，HVIC芯片100的第一上橋臂信號(hào)端HIN1、第二上橋臂信號(hào)端HIN2及第三上橋臂信號(hào)端HIN3分別為高電平或低電平，由此可知，HVIC芯片100的第一上橋臂信號(hào)端HINl、第二上橋臂信號(hào)端HIN2及第三上橋臂信號(hào)端HIN3分別處于低電平的時(shí)間大于高電平的時(shí)間。
[0035]當(dāng)HVIC芯片100的第一上橋臂信號(hào)端HINl為低電平時(shí)，U相調(diào)整模塊101根據(jù)HVIC芯片100的第一下橋臂信號(hào)端LINl所輸入的電平、U相電壓米樣模塊104的輸出電壓以及HVIC芯片100的第一供電負(fù)端VSl的電壓輸出高電平驅(qū)動(dòng)高壓DMOS管DMl導(dǎo)通，且HVIC芯片100的電源端VCC所輸入的電壓通過(guò)高壓DMOS管DMl對(duì)濾波電容Cl和連接于智能功率模塊的U相高壓區(qū)供電正端UVB與U相高壓區(qū)供電負(fù)端UVS之間的儲(chǔ)能電容C4(如圖2所示)進(jìn)行充電。
[0036]當(dāng)HVIC芯片100的第二上橋臂信號(hào)端HIN2為低電平時(shí)，V相調(diào)整模塊102根據(jù)HVIC芯片100的第二下橋臂信號(hào)端LIN2所輸入的電平、V相電壓米樣模塊105的輸出電壓以及HVIC芯片100的第二供電負(fù)端VS2的電壓輸出高電平驅(qū)動(dòng)高壓DMOS管DM2導(dǎo)通，且HVIC芯片100的電源端VCC所輸入的電壓通過(guò)高壓DMOS管DM2對(duì)濾波電容C2和連接于智能功率模塊的V相高壓區(qū)供電正端VVB與V相高壓區(qū)供電負(fù)端VVS之間的儲(chǔ)能電容C5(如圖2所示)進(jìn)行充電。
[0037]當(dāng)HVIC芯片100的第三上橋臂信號(hào)端HIN3為低電平時(shí)，W相調(diào)整模塊103根據(jù)HVIC芯片100的第三下橋臂信號(hào)端LIN3所輸入的電平、W相電壓米樣模塊106的輸出電壓以及HVIC芯片100的第三供電負(fù)端VS3的電壓輸出高電平驅(qū)動(dòng)高壓DMOS管DM3導(dǎo)通，且HVIC芯片100的電源端所輸入的電壓通過(guò)高壓DMOS管DM3對(duì)濾波電容C3和連接于智能功率模塊的W相高壓區(qū)供電正端WVB與W相高壓區(qū)供電負(fù)端WVS之間的儲(chǔ)能電容C6 (如圖2所示)進(jìn)行充電。
[0038]其中，以U相調(diào)整模塊101 (V相調(diào)整模塊102和W相調(diào)整模塊103同理)為例，當(dāng)U相調(diào)整模塊101的第一輸入端為低電平時(shí)，U相調(diào)整模塊101的輸出端會(huì)輸出高電平，并同時(shí)從其第二輸入端接收HVIC芯片100的第一供電負(fù)端的電壓；當(dāng)U相調(diào)整模塊101的第一輸入端為高電平時(shí)，U相調(diào)整模塊101根據(jù)其第一輸入端在上一次為高電平時(shí)，其第二輸入端所接收到的電壓以及其第一輸入端變?yōu)榈碗娖胶笃涞谌斎攵说碾妷合鄳?yīng)地輸出電平，該電平分為以下兩種情況:[0039](I)當(dāng)?shù)诙斎攵说碾妷褐档陀陬A(yù)設(shè)電壓值Vn時(shí)，具體情況如下:
[0040]如果第三輸入端的電壓值低于15V_VIT，則U相調(diào)整模塊101保持高電平輸出；
[0041]如果第三輸入端的電壓值高于15V_VIT，則U相調(diào)整模塊101輸出低電平。
[0042](2)當(dāng)?shù)诙斎攵说碾妷褐蹈哂陬A(yù)設(shè)電壓值Vit時(shí)，U相調(diào)整模塊101輸出低電平。
[0043]作為本實(shí)用新型一實(shí)施例，如圖5所示，U相調(diào)整模塊101包括:
[0044]第一施密特觸發(fā)器U1、第一或門(mén)U2、第一與非門(mén)U3、第一非門(mén)U4、第二非門(mén)U5、第三非門(mén)U6、第一 RS觸發(fā)器RS1、第四非門(mén)U7、第一比較器U8、第一電壓源V1、第五非門(mén)U9、第一或非門(mén)U10、第六非門(mén)U11、第七非門(mén)U12、電容C7、第二RS觸發(fā)器RS2、第二比較器U13、第八非門(mén)U14、第二電壓源V2以及高壓DMOS管DM4 ；
[0045]第一施密特觸發(fā)器Ul的輸入端為U相調(diào)整模塊101的第一輸入端,第一施密特觸發(fā)器Ul的輸出端同時(shí)連接第一或門(mén)U2的第一輸入端I和第二 RS觸發(fā)器RS2的第二輸入端S，第一或門(mén)U2的第二輸入端2連接第四非門(mén)U7的輸出端，第一或門(mén)U2的輸出端3與第二非門(mén)U5的輸出端分別連接第一與非門(mén)U3的第一輸入端I和第二輸入端2,第一與非門(mén)U3的輸出端3連接第一非門(mén)U4的輸入端，第一非門(mén)U4的輸出端為U相調(diào)整模塊101的輸出端，第一比較器U8的同相輸入端為U相調(diào)整模塊101的第二輸入端,第一電壓源Vl的正端和負(fù)端分別連接第一比較器U8的反相輸入端-和地，第一比較器U8的輸出端同時(shí)連接第三非門(mén)U6的輸入端、第五非門(mén)U9的輸入端以及第六非門(mén)Ull的輸入端，第三非門(mén)U6的輸出端連接第一 RS觸發(fā)器RSl的第一輸入端R,第五非門(mén)U9的輸出端連接第一或非門(mén)UlO的第一輸入端1，第六非門(mén)Ull的輸出端與電容C7的第一端共接于第七非門(mén)U12的輸入端，電容C7的第二端接地，第七非門(mén)U12連接第一或非門(mén)UlO的第二輸入端2，第一或非門(mén)UlO的輸出端3連接第一 RS 觸發(fā)器RSl的第二輸入端S，第一 RS觸發(fā)器RSl的輸出端Q連接第四非門(mén)U7的輸入端，高壓DMOS管DM4的漏極為U相調(diào)整模塊101的第三輸入端，高壓DMOS管DM4的襯底接地，高壓DMOS管DM4的源極連接第二比較器U13的同相輸入端，高壓DMOS管DM4的柵極同時(shí)與第二 RS觸發(fā)器RS2的輸出端Q及第八非門(mén)U14的輸入端連接，第二電壓源V2的正端和負(fù)端分別連接第二比較器U13的反相輸入端和地，第二比較器U13的輸出端連接第二 RS觸發(fā)器RS2的第一輸入端R，第八非門(mén)U14的輸出端連接第二非門(mén)U5的輸入端。其中，第一電壓源Vl的正端對(duì)負(fù)端的電壓與第二電壓源V2的正端對(duì)負(fù)端的電壓之和為15V。
[0046]作為本實(shí)用新型一實(shí)施例，如圖6所示，V相調(diào)整模塊102包括:
[0047]第二施密特觸發(fā)器U15、第二或門(mén)U16、第二與非門(mén)U17、第九非門(mén)U18、第十非門(mén)U19、第十一非門(mén)U20、第三RS觸發(fā)器RS3、第十二非門(mén)U21、第三比較器U22、第三電壓源V3、第十三非門(mén)U23、第二或非門(mén)U24、第十四非門(mén)U25、第十五非門(mén)U26、電容C8、第四RS觸發(fā)器RS4、第四比較器U27、第十六非門(mén)U28、第四電壓源V4以及高壓DMOS管DM5 ；
[0048]第二施密特觸發(fā)器U15的輸入端為V相調(diào)整模塊102的第一輸入端，第二施密特觸發(fā)器U15的輸出端同時(shí)連接第二或門(mén)U16的第一輸入端I和第四RS觸發(fā)器RS4的第二輸入端S，第二或門(mén)U16的第二輸入端2連接第十二非門(mén)U21的輸出端，第二或門(mén)U16的輸出端3與第十非門(mén)U19的輸出端分別連接第二與非門(mén)U17的第一輸入端I和第二輸入端2，第二與非門(mén)U17的輸出端3連接第九非門(mén)U18的輸入端，第九非門(mén)U18的輸出端為V相調(diào)整模塊102的輸出端，第三比較器U22的同相輸入端為V相調(diào)整模塊102的第二輸入端，第三電壓源V3的正端和負(fù)端分別連接第三比較器U22的反相輸入端-和地，第三比較器U22的輸出端同時(shí)連接第十一非門(mén)U20的輸入端、第十三非門(mén)U23的輸入端以及第十四非門(mén)U25的輸入端，第十一非門(mén)U20的輸出端連接第三RS觸發(fā)器RS3的第一輸入端R，第十三非門(mén)U23的輸出端連接第二或非門(mén)U24的第一輸入端1，第十四非門(mén)U25的輸出端與電容C8的第一端共接于第十五非門(mén)U26的輸入端，電容C8的第二端接地，第十五非門(mén)U26連接第二或非門(mén)U24的第二輸入端2，第二或非門(mén)U24的輸出端3連接第三RS觸發(fā)器RS3的第二輸入端S，第三RS觸發(fā)器RS3的輸出端Q連接第十二非門(mén)U21的輸入端，高壓DMOS管DM5的漏極為V相調(diào)整模塊102的第三輸入端，高壓DMOS管DM5的襯底接地，高壓DMOS管DM5的源極連接第四比較器U27的同相輸入端，高壓DMOS管DM5的柵極同時(shí)與第四RS觸發(fā)器RS4的輸出端Q及第十六非門(mén)U28的輸入端連接，第四電壓源V4的正端和負(fù)端分別連接第四比較器U27的反相輸入端和地，第四比較器U27的輸出端連接第四RS觸發(fā)器RS4的第一輸入端R，第十六非門(mén)U28的輸出端連接第十非門(mén)U19的輸入端。其中，第三電壓源V3的正端對(duì)負(fù)端的電壓與第四電壓源V4的正端對(duì)負(fù)端的電壓之和為15V。
[0049]作為本實(shí)用新型一實(shí)施例，如圖7所示，W相調(diào)整模塊103包括:
[0050]第三施密特觸發(fā)器U29、第三或門(mén)U30、第三與非門(mén)U31、第十七非門(mén)U32、第十八非門(mén)U33、第十九非門(mén)U34、第五RS觸發(fā)器RS5、第二十非門(mén)U35、第五比較器U36、第五電壓源V5、第二十一非門(mén)U37、第三或非門(mén)U38、第二十二非門(mén)U39、第二十三非門(mén)U40、電容C9、第六RS觸發(fā)器RS6、第六比較器U41、第二十四非門(mén)U42、第六電壓源V6以及高壓DMOS管DM6 ；
[0051]第三施密特觸發(fā)器U29的輸入端為W相調(diào)整模塊103的第一輸入端，第三施密特觸發(fā)器U29的輸出端同時(shí)連接第三或門(mén)U30的第一輸入端I和第六RS觸發(fā)器RS6的第二輸入端S，第三或門(mén)U30的第二輸入端2連接第二十非門(mén)U35的輸出端，第三或門(mén)U30的輸出端3與第十八非門(mén)U33的輸出端分別連接第三與非門(mén)U31的第一輸入端I和第二輸入端2，第三與非門(mén)U31的輸出端3連接第十七非門(mén)U32的輸入端，第十七非門(mén)U32的輸出端為W相調(diào)整模塊103的輸出端，第五比較器U36的同相輸入端為W相調(diào)整模塊103的第二輸入端，第五電壓源V5的正端和 負(fù)端分別連接第五比較器U36的反相輸入端和地，第五比較器U36的輸出端同時(shí)連接第十九非門(mén)U34的輸入端、第二^ 非門(mén)U37的輸入端以及第二十二非門(mén)U39的輸入端，第十九非門(mén)U34的輸出端連接第五RS觸發(fā)器RS5的第一輸入端R，第二十一非門(mén)U37的輸出端連接第三或非門(mén)U38的第一輸入端1，第二十二非門(mén)U39的輸出端與電容C9的第一端共接于第二十三非門(mén)U40的輸入端，電容C9的第二端接地，第二十三非門(mén)U40連接第三或非門(mén)U38的第二輸入端2，第三或非門(mén)U38的輸出端3連接第五RS觸發(fā)器RS5的第二輸入端S，第五RS觸發(fā)器RS5的輸出端Q連接第二十非門(mén)U35的輸入端，高壓DMOS管DM6的漏極為W相調(diào)整模塊103的第三輸入端，高壓DMOS管DM6的襯底接地，高壓DMOS管DM6的源極連接第六比較器U41的同相輸入端，高壓DMOS管DM6的柵極同時(shí)與第六RS觸發(fā)器RS6的輸出端Q及第二十四非門(mén)U42的輸入端連接，第六電壓源V6的正端和負(fù)端分別連接第六比較器U41的反相輸入端和地，第六比較器U41的輸出端連接第六RS觸發(fā)器RS6的第一輸入端R，第二十四非門(mén)U42的輸出端連接第十八非門(mén)U33的輸入端。其中，第五電壓源V5的正端對(duì)負(fù)端的電壓與第六電壓源V6的正端對(duì)負(fù)端的電壓之和為15V。
[0052]作為本實(shí)用新型一實(shí)施例，如圖5所示，U相電壓采樣模塊104包括:
[0053]第二十五非門(mén)U43、第二十六非門(mén)U44及高壓DMOS管DM7 ；[0054]第二十五非門(mén)U43的輸入端為U相電壓采樣模塊104的控制端，第二十五非門(mén)U43的輸出端連接第二十六非門(mén)U44的輸入端，第二十六非門(mén)U44的輸出端連接高壓DMOS管DM7的柵極，高壓DMOS管DM7的漏極和源極分別為U相電壓采樣模塊104的輸入端和輸出端，高壓DMOS管DM7的襯底接地。
[0055]作為本實(shí)用新型一實(shí)施例，如圖6所示，V相電壓采樣模塊105包括:
[0056]第二十七非門(mén)U45、第二十八非門(mén)U46及高壓DMOS管DM8 ；
[0057]第二十七非門(mén)U45的輸入端為V相電壓采樣模塊105的控制端,第二十七非門(mén)U45的輸出端連接第二十八非門(mén)U46的輸入端，第二十八非門(mén)U46的輸出端連接高壓DMOS管DM8的柵極，高壓DMOS管DM8的漏極和源極分別為V相電壓采樣模塊105的輸入端和輸出端，高壓DMOS管DM8的襯底接地。
[0058]作為本實(shí)用新型一實(shí)施例，如圖7所示，W相電壓采樣模塊106包括:
[0059]第二十九非門(mén)U47、第三十非門(mén)U48及高壓DMOS管DM9 ；
[0060]第二十九非門(mén)U47的輸入端為W相電壓采樣模塊106的控制端，第二十九非門(mén)U47的輸出端連接第三十非門(mén)U48的輸入端，第三十非門(mén)U48的輸出端連接高壓DMOS管DM9的柵極，高壓DMOS管DM9的漏極和源極分別為W相電壓采樣模塊106的輸入端和輸出端，高壓DMOS管DM9的襯底接地。
[0061]由于U相調(diào)整模塊101與V相調(diào)整模塊102及W相調(diào)整模塊103的內(nèi)部結(jié)構(gòu)相同，且U相電壓米樣模塊104與V相電壓米樣模塊105及W相電壓米樣模塊106的內(nèi)部結(jié)構(gòu)相同，所以以下結(jié)合U相調(diào)整模塊101和U相電壓采樣模塊104的工作原理對(duì)上述的智能功率模塊作進(jìn)一步說(shuō)明:
[0062]假設(shè)第一電壓源Vl的正端對(duì)負(fù)端的電壓為Vit，則第二電壓源V2的正端對(duì)負(fù)端的電壓為15V-VIT。
[0063]在HVIC芯片100的電源端VCC剛上電時(shí)，第一 RS觸發(fā)器RSl的輸出端Q和第二RS觸發(fā)器RS2的輸出端Q皆輸出低電平。
[0064]狀態(tài)一:當(dāng)LINl首次接入高電平，則LOl也為高電平，所以IGBT管Q4導(dǎo)通，從而使VSl為O電壓，VBl此時(shí)沒(méi)有被充電，所以也為O電壓；LIN1的高電平經(jīng)過(guò)第一施密特觸發(fā)器Ul后也是高電平，從而使第一或門(mén)U2輸出高電平，且第二 RS觸發(fā)器RS2的第二輸入端S為高電平，則第二 RS觸發(fā)器RS2的輸出端Q輸出為高電平，進(jìn)而使所述高壓DMOS管DM4導(dǎo)通，于是第二比較器U13將VSl的電壓與第二電壓源V2的電壓(即15V-VIT)進(jìn)行比較，由于VSl為O電壓,所以第二比較器U13輸出低電平、第八非門(mén)U14輸出低電平而第二非門(mén)U5輸出高電平，亦即第一與非門(mén)U3的第一輸入端I和第二輸入端2都為高電平,所以第一與非門(mén)U3輸出低電平，第一非門(mén)U4將該低電平轉(zhuǎn)換為高電平輸出，則高壓DMOS管DMl導(dǎo)通，HVIC芯片100的電源端VCC通過(guò)高壓DMOS管DMl對(duì)VBl進(jìn)行充電對(duì)濾波電容Cl和儲(chǔ)能電容C4充電(即對(duì)濾波電容Cl和儲(chǔ)能電容C4充電);LIN1的高電平經(jīng)過(guò)第二十五非門(mén)U43和第二十六非門(mén)U44后為高電平，則高壓DMOS管DM7導(dǎo)通，第一比較器U8將VBl的電壓與第一電壓源Vl的電壓(即Vit)進(jìn)行比較，而由于VBl處剛被充電時(shí)電壓很低，所以第一電壓比較器U8保持低電平輸出，進(jìn)而使第三非門(mén)U6輸出高電平，第五非門(mén)U9輸出高電平，貝1J第一RS觸發(fā)器RSl的第一輸入端R和第二輸入端S分別為高電平和低電平，第一 RS觸發(fā)器RSl輸出端Q保持低電平輸出，則第四非門(mén)U7輸出高電平；在VBl被持續(xù)充電至VBl對(duì)地的電壓高于Vn，則第一比較器U8的輸出從低電平變?yōu)楦唠娖?，第三非門(mén)U6隨之輸出低電平，第一比較器U8輸出的高電平從第五非門(mén)U9的輸入端與第六非門(mén)Ull的輸入端的共接點(diǎn)的波形M、第一或非門(mén)UlO的第一輸入端I的波形A、第一或非門(mén)UlO的第二輸入端2的波形B以及第一或非門(mén)UlO的輸出端3的波形C如圖8所不，由于存在電容C7,第五非門(mén)U9的輸入端與第六非門(mén)Ull的輸入端的共接點(diǎn)的高電平到達(dá)第一或非門(mén)UlO的第二輸入端2的時(shí)間比第一或非門(mén)UlO的第一輸入端I的時(shí)間稍有延時(shí)，延時(shí)時(shí)間可以通過(guò)調(diào)整電容C7的電容量而設(shè)置為300ns，則第一或非門(mén)UlO的輸出端3會(huì)在波形M的上升沿產(chǎn)生一個(gè)300ns的高電平，此高電平會(huì)使第一 RS觸發(fā)器RSl的輸出端Q輸出高電平，并在波形C的高電平消失后使第一 RS觸發(fā)器RSl的輸出端Q保持高電平不變。
[0065]狀態(tài)二:當(dāng)LINl從高電平變成低電平時(shí)，如果VBl的電壓已經(jīng)高于Vit，則第四非門(mén)U7輸出低電平，如果VBl的電壓仍然低于Vit，則第四非門(mén)U7的輸出為高電平；如果第四非門(mén)U7輸出低電平，則第一或門(mén)U2輸出低電平，則第一與非門(mén)U3輸出高電平，第一非門(mén)U4輸出低電平，進(jìn)而使高壓DMOS管DMl關(guān)斷，HVIC芯片100的電源端VCC停止對(duì)VBl充電；如果第四非門(mén)U7輸出高電平，則第一或門(mén)U2輸出高電平，所以，在LINl剛剛從高電平變成低電平時(shí)，第二 RS觸發(fā)器RS2的第二輸入端S變成低電平,而其第一輸入單R保持低電平，這時(shí)，第二 RS觸發(fā)器RS2的輸出端Q保持原來(lái)的高電平輸出；
[0066]在上述過(guò)程中，VSl的電壓可能會(huì)逐漸升高，當(dāng)VSl的電壓還低于第二電壓源V2的電壓(B卩15V-VIT)時(shí)，第二比較器U13的輸出端Q保持高電平，則第八非門(mén)U14保持低電平輸出，而第二非門(mén)U5保持高電平輸出，于是第一與非門(mén)U3輸出低電平,第一非門(mén)U4輸出高電平，所以高壓DMOS管DMl保持導(dǎo)通狀態(tài)，HVIC芯片100的電源端VCC繼續(xù)向VBl充電，進(jìn)而保證在VBl與VSl間的壓降比較低，而LINl處于低電平狀態(tài)時(shí)，仍然可以通過(guò)HVIC芯片100的電源端VCC對(duì)VBl充電，從而使智能功率模塊在剛啟動(dòng)時(shí)，VBl的電壓的上升速度得到大幅提聞。
[0067]當(dāng)VSl的電壓高于第二電壓源V2的電壓(SP 15-VIT)時(shí)，第二比較器U13輸出高電平，則第二 RS觸發(fā)器RS2的輸出端Q被復(fù)位而輸出低電平，所以高壓DMOS管DM4關(guān)斷，在高壓DMOS管SM4被關(guān)斷后，第二比較器U13的輸出恢復(fù)為低電平，但因第二 RS觸發(fā)器RS2的第二輸入端S仍為低電平，所以第二 RS觸發(fā)器RS2的輸出端Q保持低電平不變，則第八非門(mén)U14的恒定輸出高電平，而第二非門(mén)U5則恒定輸出低電平，從而使第一與非門(mén)U3輸出高電平，第一非門(mén)U4輸出低電平，高壓DMOS管DMl被關(guān)斷，HVIC芯片100的電源端VCC停止對(duì)VBl充電。
[0068]狀態(tài)三:當(dāng)LINl再一次接入高電平時(shí)，第二 RS觸發(fā)器RS2的輸出端Q被重新置位成高電平，LOl輸出高電平，IGBT管Q4導(dǎo)通，則VSl為零電壓，各元器件的輸入輸出狀態(tài)恢復(fù)到上述狀態(tài)一的情況，如此循環(huán)往復(fù)進(jìn)行工作。
[0069]由于U相調(diào)整模塊101與V相調(diào)整模塊102及W相調(diào)整模塊103的內(nèi)部結(jié)構(gòu)相同，U相電壓米樣模塊104與V相電壓米樣模塊105及W相電壓米樣模塊106的內(nèi)部結(jié)構(gòu)相同，所以V相調(diào)整模塊102與V相電壓采樣模塊105的工作原理和W相調(diào)整模塊103與W相電壓采樣模塊106的工作原理均與上述的工作原理相同，因此不再贅述。
[0070]本實(shí)用新型實(shí)施例通過(guò)在智能功率模塊中采用包括高壓DMOS管DMl、高壓DMOS管DM2、高壓DMOS管DM3、U相調(diào)整模塊、V相調(diào)整模塊、W相調(diào)整模塊、U相電壓采樣模塊、V相電壓采樣模塊以及W相電壓采樣模塊的HVIC芯片，在HVIC芯片的第一上橋臂信號(hào)端、第二上橋臂信號(hào)端及第三上橋臂信號(hào)端為低電平(低電平時(shí)間大于高電平時(shí)間)時(shí)可使HVIC芯片的第一供電正端、第二供電正端及第三供電正端對(duì)濾波電容和智能功率模塊外接的儲(chǔ)能電容進(jìn)行充電，使充電時(shí)間得到大幅度的增加，從而使智能功率模塊在啟動(dòng)時(shí)對(duì)濾波電容和儲(chǔ)能電容的充電時(shí)間相應(yīng)地增加，并進(jìn)而降低IGBT管在上電啟動(dòng)工作時(shí)的發(fā)熱量，延長(zhǎng)IGBT管的使用壽命和智能功率模塊的使用壽命，提高智能功率模塊的使用安全性。
[0071]以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種智能功率模塊，包括HVIC芯片、IGBT管Ql、快恢復(fù)二極管Dl、IGBT管Q2、快恢復(fù)二極管D2、IGBT管Q3、快恢復(fù)二極管D3、IGBT管Q4、快恢復(fù)二極管D4、IGBT管Q5、快恢復(fù)二極管D5、IGBT管Q6、快恢復(fù)二極管D6、濾波電容Cl、濾波電容C2及濾波電容C3 ;所述HVIC芯片的電源端為所述智能功率模塊的低壓區(qū)供電正端，所述HVIC芯片的第一上橋臂信號(hào)端、第二上橋臂信號(hào)端及第三上橋臂信號(hào)端分別為所述智能功率模塊的U相上橋臂輸入端、V相上橋臂輸入端及W相上橋臂輸入端，所述HVIC芯片的第一下橋臂信號(hào)端、第二下橋臂信號(hào)端及第三下橋臂信號(hào)端分別為所述智能功率模塊的U相下橋臂輸入端、V相下橋臂輸入端及W相下橋臂輸入端，所述HVIC芯片的接地端作為所述智能功率模塊的低壓區(qū)供電負(fù)端，所述HVIC芯片的第一供電正端作為所述智能功率模塊的U相高壓區(qū)供電正端，所述HVIC芯片的第一高壓區(qū)控制端與所述IGBT管Ql的柵極相連，所述HVIC芯片的第一供電負(fù)端與所述IGBT管Ql的源極、所述快恢復(fù)二極管Dl的陽(yáng)極、所述IGBT管Q4的漏極以及所述快恢復(fù)二極管D4的陰極共接作為所述智能功率模塊的U相高壓區(qū)供電負(fù)端，所述濾波電容Cl連接于所述智能功率模塊的U相高壓區(qū)供電正端與U相高壓區(qū)供電負(fù)端之間，所述HVIC芯片的第二供電正端作為所述智能功率模塊的V相高壓區(qū)供電正端，所述HVIC芯片的第二高壓區(qū)控制端與所述IGBT管Q2的柵極相連，所述HVIC芯片的第二供電負(fù)端與所述IGBT管Q2的源極、所述快恢復(fù)二極管D2的陽(yáng)極、所述IGBT管Q5的漏極以及所述快恢復(fù)二極管D5的陰極共接作為智能功率模塊的V相高壓區(qū)供電負(fù)端，所述濾波電容C2連接于所述智能功率模塊的V相高壓區(qū)供電正端與V相高壓區(qū)供電負(fù)端之間，所述HVIC芯片的第三供電正端作為所述智能功率模塊的W相高壓區(qū)供電電源正端，所述HVIC芯片的第三高壓區(qū)控制端與所述IGBT管Q3的柵極相連，所述HVIC芯片的第三供電負(fù)端與所述IGBT管Q3的源極、所述快恢復(fù)二極管D3的陽(yáng)極、所述IGBT管Q6的漏極以及所述快恢復(fù)二極管D6的陰極共接作為所述智能功率模塊的W相高壓區(qū)供電負(fù)端，所述濾波電容C3連接于智能功率模塊的W相高壓區(qū)供電正端與W相高壓區(qū)供電負(fù)端之間；所述HVIC芯片的第一低壓區(qū)控制端、第二低壓區(qū)控制端及第三低壓區(qū)控制端分別與所述IGBT管Q4的柵極、所述IGBT管Q5的柵極以及所述IGBT管Q6的柵極相連；所述IGBT管Ql的漏極與所述快恢復(fù)二極管Dl的陰極、所述IGBT管Q2的漏極、所述快恢復(fù)二極管D2的漏極、所述IGBT管Q3的漏極及所述快恢復(fù)二極管D3的陰極共接所形成的共接點(diǎn)作為所述智能功率模塊的高電壓輸入端，所述IGBT管Q4的源極與所述快恢復(fù)二極管D4的陽(yáng)極共接所形成的共接點(diǎn)作為所述智能功率模塊的U相低電壓參考端，所述IGBT管Q5的源極與所述快恢復(fù)二極管D5的陽(yáng)極共接所形成的共接點(diǎn)作為所述智能功率模塊的V相低電壓參考端，所述IGBT管Q6的源極與所述快恢復(fù)二極管D6的陽(yáng)極共接所形成的共接點(diǎn)作為所述智能功率模塊的W相低電壓參考端；其特征在于: 所述HVIC芯片包括一自舉電路，所述自舉電路包括: 高壓DMOS管DMl、高壓DMOS管DM2、高壓DMOS管DM3、U相調(diào)整模塊、V相調(diào)整模塊、W相調(diào)整模塊、U相電壓采樣模塊、V相電壓采樣模塊以及W相電壓采樣模塊； 所述高壓DMOS管DMl的源極與所述高壓DMOS管DM2的源極以及所述高壓DMOS管DM3的源極共接于所述HVIC芯片的電源端，所述高壓DMOS管DMl的漏極、所述高壓DMOS管DM2的漏極及所述高壓DMOS管DM3的漏極分別連接所述HVIC芯片的第一供電正端、第二供電正端及第三供電正端，所述高壓DMOS管DMl的襯底、所述高壓DMOS管DM2的襯底及所述高壓DMOS管DM3的襯底均接地，所述U相調(diào)整模塊的第一輸入端與所述U相電壓采樣模塊的控制端共接于所述HVIC芯片的第一下橋臂信號(hào)端，所述U相電壓采樣模塊的輸入端和輸出端分別連接所述高壓DMOS管DMl的漏極和所述U相調(diào)整模塊的第二輸入端，所述U相調(diào)整模塊的第三輸入端和輸出端分別連接所述HVIC芯片的第一供電負(fù)端和所述高壓DMOS管DMl的柵極，所述V相調(diào)整模塊的第一輸入端與所述V相電壓采樣模塊的控制端共接于所述HVIC芯片的第二下橋臂信號(hào)端，所述V相電壓采樣模塊的輸入端和輸出端分別連接所述高壓DMOS管DM2的漏極和所述V相調(diào)整模塊的第二輸入端，所述V相調(diào)整模塊的第三輸入端和輸出端分別連接所述HVIC芯片的第二供電負(fù)端和所述高壓DMOS管DM2的柵極，所述W相調(diào)整模塊的第一輸入端與所述W相電壓采樣模塊的控制端共接于所述HVIC芯片的第三下橋臂信號(hào)端，所述W相電壓采樣模塊的輸入端和輸出端分別連接所述高壓DMOS管DM3的漏極和所述W相調(diào)整模塊的第二輸入端，所述W相調(diào)整模塊的第三輸入端和輸出端分別連接所述HVIC芯片的第三供電負(fù)端和所述高壓DMOS管DM3的柵極。
2.如權(quán)利要求1所述的智能功率模塊，其特征在于，所述U相調(diào)整模塊包括: 第一施密特觸發(fā)器、第一或門(mén)、第一與非門(mén)、第一非門(mén)、第二非門(mén)、第三非門(mén)、第一 RS觸發(fā)器、第四非門(mén)、第一比較器、第一電壓源、第五非門(mén)、第一或非門(mén)、第六非門(mén)、第七非門(mén)、電容C7、第二 RS觸發(fā)器、第二比較器、第八非門(mén)、第二電壓源以及高壓DMOS管DM4 ； 所述第一施密特觸發(fā)器的輸入端為所述U相調(diào)整模塊的第一輸入端，所述第一施密特觸發(fā)器的輸出端同時(shí)連接所述第一或門(mén)的第一輸入端和所述第二 RS觸發(fā)器的第二輸入端，所述第一或門(mén)的第二輸入端連接所述第四非門(mén)的輸出端，所述第一或門(mén)的輸出端與所述第二非門(mén)的輸出端分別連接所述第一與非門(mén)的第一輸入端和第二輸入端，所述第一與非門(mén)的輸出端連接所述第一非門(mén)的輸入端，所述第一非門(mén)的輸出端為所述U相調(diào)整模塊的輸出端，所述第一比較器的同相輸入端為所述U相調(diào)整模塊的第二輸入端，所述第一電壓源的正端和負(fù)端分別連接所述第一比較器的反相輸入端和地，所述第一比較器的輸出端同時(shí)連接所述第三非門(mén)的輸入端、所述第五非門(mén)的輸入端以及所述第六非門(mén)的輸入端，所述第三非門(mén)的輸出端連接所述第一 RS觸發(fā)器的第一輸入端，所述第五非門(mén)的輸出端連接所述第一或非門(mén)的第一輸入端， 所述第六非門(mén)的輸出端與所述電容C7的第一端共接于所述第七非門(mén)的輸入端，所述電容C7的第二端接地，所述第七非門(mén)連接所述第一或非門(mén)的第二輸入端，所述第一或非門(mén)的輸出端連接所述第一 RS觸發(fā)器的第二輸入端，所述第一 RS觸發(fā)器的輸出端連接所述第四非門(mén)的輸入端，所述高壓DMOS管DM4的漏極為所述U相調(diào)整模塊的第三輸入端，所述高壓DMOS管DM4的襯底接地，所述高壓DMOS管DM4的源極連接所述第二比較器的同相輸入端，所述高壓DMOS管DM4的柵極同時(shí)與所述第二 RS觸發(fā)器的輸出端及所述第八非門(mén)的輸入端連接，所述第二電壓源的正端和負(fù)端分別連接所述第二比較器的反相輸入端和地，所述第二比較器的輸出端連接所述第二 RS觸發(fā)器的第一輸入端，所述第八非門(mén)的輸出端連接所述第二非門(mén)的輸入端。
3.如權(quán)利要求1所述的智能功率模塊，其特征在于，所述V相調(diào)整模塊包括: 第二施密特觸發(fā)器、第二或門(mén)、第二與非門(mén)、第九非門(mén)、第十非門(mén)、第十一非門(mén)、第三RS觸發(fā)器、第十二非門(mén)、第三比較器、第三電壓源、第十三非門(mén)、第二或非門(mén)、第十四非門(mén)、第十五非門(mén)、電容CS、第四RS觸發(fā)器、第四比較器、第十六非門(mén)、第四電壓源以及高壓DMOS管DM5 ；所述第二施密特觸發(fā)器的輸入端為所述V相調(diào)整模塊的第一輸入端，所述第二施密特觸發(fā)器的輸出端同時(shí)連接所述第二或門(mén)的第一輸入端和所述第四RS觸發(fā)器的第二輸入端，所述第二或門(mén)的第二輸入端連接所述第十二非門(mén)的輸出端，所述第二或門(mén)的輸出端與所述第十非門(mén)的輸出端分別連接所述第二與非門(mén)的第一輸入端和第二輸入端，所述第二與非門(mén)的輸出端連接所述第九非門(mén)的輸入端，所述第九非門(mén)的輸出端為所述V相調(diào)整模塊的輸出端，所述第三比較器的同相輸入端為所述V相調(diào)整模塊的第二輸入端，所述第三電壓源的正端和負(fù)端分別連接所述第三比較器的反相輸入端和地，所述第三比較器的輸出端同時(shí)連接所述第十一非門(mén)的輸入端、所述第十三非門(mén)的輸入端以及所述第十四非門(mén)的輸入端，所述第十一非門(mén)的輸出端連接所述第三RS觸發(fā)器的第一輸入端，所述第十三非門(mén)的輸出端連接所述第二或非門(mén)的第一輸入端，所述第十四非門(mén)的輸出端與所述電容CS的第一端共接于所述第十五非門(mén)的輸入端，所述電容CS的第二端接地，所述第十五非門(mén)連接所述第二或非門(mén)的第二輸入端，所述第二或非門(mén)的輸出端連接所述第三RS觸發(fā)器的第二輸入端，所述第三RS觸發(fā)器的輸出端連接所述第十二非門(mén)的輸入端，所述高壓DMOS管DM5的漏極為所述V相調(diào)整模塊的第三輸入端，所述高壓DMOS管DM5的襯底接地，所述高壓DMOS管DM5的源極連接所述第四比較器的同相輸入端，所述高壓DMOS管DM5的柵極同時(shí)與所述第四RS觸發(fā)器的輸出端及所述第十六非門(mén)的輸入端連接，所述第四電壓源的正端和負(fù)端分別連接所述第四比較器的反相輸入端和地，所述第四比較器的輸出端連接所述第四RS觸發(fā)器的第一輸入端，所述第十六非門(mén)的輸出端連接所述第十非門(mén)的輸入端。
4.如權(quán)利要求1所述的智能功率模塊，其特征在于，所述W相調(diào)整模塊包括: 第三施密特觸發(fā)器、第三或門(mén)、第三與非門(mén)、第十七非門(mén)、第十八非門(mén)、第十九非門(mén)、第五RS觸發(fā)器、第二十非門(mén)、第五比較器、第五電壓源、第二十一非門(mén)、第三或非門(mén)、第二十二非門(mén)、第二十三非門(mén)、電容C9、第六RS觸發(fā)器、第六比較器、第二十四非門(mén)、第六電壓源以及高壓DMOS管DM6 ； 所述第三施密特觸發(fā)器的輸 入端為所述W相調(diào)整模塊的第一輸入端，所述第三施密特觸發(fā)器的輸出端同時(shí)連接所述第三或門(mén)的第一輸入端和所述第六RS觸發(fā)器的第二輸入端，所述第三或門(mén)的第二輸入端連接所述第二十非門(mén)的輸出端，所述第三或門(mén)的輸出端與所述第十八非門(mén)的輸出端分別連接所述第三與非門(mén)的第一輸入端和第二輸入端，所述第三與非門(mén)的輸出端連接所述第十七非門(mén)的輸入端，所述第十七非門(mén)的輸出端為所述W相調(diào)整模塊的輸出端，所述第五比較器的同相輸入端為所述W相調(diào)整模塊的第二輸入端，所述第五電壓源的正端和負(fù)端分別連接所述第五比較器的反相輸入端和地，所述第五比較器的輸出端同時(shí)連接所述第十九非門(mén)的輸入端、所述第二十一非門(mén)的輸入端以及所述第二十二非門(mén)的輸入端，所述第十九非門(mén)的輸出端連接所述第五RS觸發(fā)器的第一輸入端，所述第二十一非門(mén)的輸出端連接所述第三或非門(mén)的第一輸入端，所述第二十二非門(mén)的輸出端與所述電容C9的第一端共接于所述第二十三非門(mén)的輸入端，所述電容C9的第二端接地，所述第二十三非門(mén)連接所述第三或非門(mén)的第二輸入端，所述第三或非門(mén)的輸出端連接所述第五RS觸發(fā)器的第二輸入端，所述第五RS觸發(fā)器的輸出端連接所述第二十非門(mén)的輸入端，所述高壓DMOS管DM6的漏極為所述W相調(diào)整模塊的第三輸入端，所述高壓DMOS管DM6的襯底接地，所述高壓DMOS管DM6的源極連接所述第六比較器的同相輸入端，所述高壓DMOS管DM6的柵極同時(shí)與所述第六RS觸發(fā)器的輸出端及所述第二十四非門(mén)的輸入端連接，所述第六電壓源的正端和負(fù)端分別連接所述第六比較器的反相輸入端和地，所述第六比較器的輸出端連接所述第六RS觸發(fā)器的第一輸入端，所述第二十四非門(mén)的輸出端連接所述第十八非門(mén)的輸入端。
5.如權(quán)利要求1所述的智能功率模塊，其特征在于，所述U相電壓采樣模塊包括: 第二十五非門(mén)、第二十六非門(mén)及高壓DMOS管DM7 ； 所述第二十五非門(mén)的輸入端為所述U相電壓采樣模塊的控制端，所述第二十五非門(mén)的輸出端連接所述第二十六非門(mén)的輸入端，所述第二十六非門(mén)的輸出端連接所述高壓DMOS管DM7的柵極，所述高壓DMOS管DM7的漏極和源極分別為所述U相電壓采樣模塊的輸入端和輸出端，所述高壓DMOS管DM7的襯底接地。
6.如權(quán)利要求1所述的智能功率模塊，其特征在于，所述V相電壓采樣模塊包括: 第二十七非門(mén)、第二十八非門(mén)及高壓DMOS管DM8 ； 所述第二十七非門(mén)的輸入端為所述V相電壓采樣模塊的控制端，所述第二十七非門(mén)的輸出端連接所述第二十八非門(mén)的輸入端，所述第二十八非門(mén)的輸出端連接所述高壓DMOS管DM8的柵極，所述高壓DMOS管DM8的漏極和源極分別為所述V相電壓采樣模塊的輸入端和輸出端，所述高壓DMOS管DM8的襯底接地。
7.如權(quán)利要求1所述的智能功率模塊，其特征在于，所述W相電壓采樣模塊包括: 第二十九非門(mén)、第三十非門(mén)及高壓DMOS管DM9 ； 所述第二十九非門(mén)的輸入端為所述W相電壓采樣模塊的控制端，所述第二十九非門(mén)的輸出端連接所述第三十非門(mén)的輸入端，所述第三十非門(mén)的輸出端連接所述高壓DMOS管DM9的柵極，所述高壓DMOS管DM9的漏極和源極分別為所述W相電壓采樣模塊的輸入端和輸出端，所述高壓DMOS管DM9的襯底接地。
【文檔編號(hào)】G05F1/66GK203480359SQ201320517182
【公開(kāi)日】2014年3月12日 申請(qǐng)日期:2013年8月22日 優(yōu)先權(quán)日:2013年8月22日
【發(fā)明者】馮宇翔 申請(qǐng)人:廣東美的制冷設(shè)備有限公司