本實(shí)用新型涉及電子電路技術(shù)領(lǐng)域，尤其涉及一種具有遲滯功能的低閾值使能電路。

背景技術(shù)：

現(xiàn)有的使能電路，其翻轉(zhuǎn)電平一般都會(huì)超過(guò)NMOS管的閾值電壓，因此，無(wú)法滿(mǎn)足部分芯片對(duì)使能電路低閾值的特殊要求，且一般的使能電路沒(méi)有遲滯功能，這樣會(huì)存在閾值附近有振蕩的風(fēng)險(xiǎn)。

也就是說(shuō)，現(xiàn)有使能電路存在無(wú)法滿(mǎn)足部分芯片的低閾值要求以及在NMOS管的閾值電壓附近存在振蕩風(fēng)險(xiǎn)的問(wèn)題。

技術(shù)實(shí)現(xiàn)要素：

本實(shí)用新型提供了一種具有遲滯功能的低閾值使能電路，用以解決現(xiàn)有使能電路存在無(wú)法滿(mǎn)足部分芯片的低閾值要求以及在NMOS管的閾值電壓附近存在振蕩風(fēng)險(xiǎn)的問(wèn)題。

本實(shí)用新型提供了一種具有遲滯功能的低閾值使能電路，其特征在于，包括依次電性連接的偏置啟動(dòng)電路、偏置電路和低閾值使能電路；

所述偏置啟動(dòng)電路包括PMOS管MP1，PMOS管MP2，NMOS管MN1，NMOS管MN2，NMOS管MN3；

所述偏置電路包括PMOS管MP3，PMOS管MP4，NMOS管MN4，NMOS管MN5，PNP型晶體管QP1，PNP型晶體管QP2，電阻R1；

所述低閾值使能電路包括PMOS管MP5，PMOS管MP6，PMOS管MP7，NMOS管MN6，NMOS管MN7，NMOS管MN8，NMOS管MN9，反相器INV1，反相器INV2，反相器INV3，反相器INV4，電阻R2，電阻R3；

所述偏置啟動(dòng)電路的連接關(guān)系如下：PMOS管MP1的源極和PMOS管MP2的源極均連接至電源VDD；PMOS管MP1的柵極、NMOS管MN1的源極、NMOS管MN2的源極和NMOS管MN3的源極均接地；PMOS管MP1的漏極與NMOS管MN3的柵極、NMOS管MN1的漏極相連；PMOS管MP2的漏極與NMOS管MN2的漏極相連；NMOS管MN2的漏極與柵極相連；NMOS管MN1的柵極與NMOS管MN2的柵極相連；PMOS管MP2的柵極、NMOS管MN3的漏極與所述低閾值使能電路中的PMOS管MP7的柵極相連；

所述偏置電路的連接關(guān)系如下：PMOS管MP3的源極和PMOS管MP4的源極均連接至電源VDD；PMOS管MP3的柵極、PMOS管MP4的柵極與所述低閾值使能電路中的PMOS管MP7的柵極相連；PMOS管MP4的柵極與漏極相連，漏極與NMOS管MN5的漏極相連；PMOS管MP3的漏極與NMOS管MN4的漏極相連；NMOS管MN4的漏極與柵極相連，源極與PNP型晶體管QP1的發(fā)射極相連，柵極與NMOS管MN5的柵極相連；NMOS管MN5的源極與電阻R1的第一端相連；電阻R1的第二端與PNP型晶體管QP2的發(fā)射極相連；PNP型晶體管QP2的基極與PNP型晶體管QP1的基極相連并接地；PNP型晶體管QP2的集電極與PNP型晶體管QP1的集電極均接地；

所述低閾值使能電路的連接關(guān)系如下：PMOS管MP5的源極、PMOS管MP6的源極和PMOS管MP7的源極均連接至電源VDD；PMOS管MP5的柵極、PMOS管MP6的柵極與PMOS管MP7的柵極相連；PMOS管MP5的漏極與NMOS管MN6的漏極、反相器INV1的第一端相連；反相器INV1的第二端與NMOS管MN9的柵極、反相器INV2的第一端相連；NMOS管MN6的柵極與NMOS管MN7的柵極相連，源極為電壓輸入端EN_in；PMOS管MP6的漏極與NMOS管MN7的漏極相連；NMOS管MN7的柵極與漏極相連，源極與電阻R2的第一端相連；電阻R2的第二端與電阻R3的第一端、NMOS管MN8的漏極相連；NMOS管MN8的柵極與反相器INV2的第二端相連；反相器INV2的第一端與NMOS管MN8的柵極相連；電阻R3的第二端、NMOS管MN8的源極和NMOS管MN9的源極均接地；PMOS管MP7的漏極與反相器INV3的第一端、NMOS管MN9的漏極相連；反相器INV3的第二端與反相器INV4的第一端相連；反相器INV4的第二端為電壓輸出端EN_out。

進(jìn)一步地，記(W/L)_MPn為第n個(gè)PMOS管的寬長(zhǎng)比，n＝1,2,3…，(W/L)_MNn為第n個(gè)NMOS管的寬長(zhǎng)比，n＝1,2,3…，則兩個(gè)寬長(zhǎng)比關(guān)系如下：

(W/L)_MP6＝2*(W/L)_MP4；

(W/L)_MN6＝4*(W/L)_MN7；

(W/L)_MP1＝(W/L)_MP2；

(W/L)_MP3＝(W/L)_MP4；

(W/L)_MP4＝(W/L)_MP5。

進(jìn)一步地，記A_E1，A_E2分別為PNP型晶體管QN1和PNP型晶體管QN2的發(fā)射區(qū)面積，則其發(fā)射區(qū)面積比如下：A_E1:A_E2＝1:N，其中，N為大于1的正整數(shù)。

本實(shí)用新型有益效果如下：

本實(shí)用新型提供了一種具有遲滯功能的低閾值使能電路，利用PTAT基準(zhǔn)電流源產(chǎn)生一個(gè)受工藝和電源電壓影響較小的基準(zhǔn)電壓，用于遲滯比較器的比較基準(zhǔn)，從而實(shí)現(xiàn)了使能電路的低閾值和遲滯功能，解決了現(xiàn)有使能電路存在無(wú)法滿(mǎn)足部分芯片的低閾值要求以及在NMOS管的閾值電壓附近存在振蕩風(fēng)險(xiǎn)的問(wèn)題。

附圖說(shuō)明

為了更清楚地說(shuō)明本實(shí)用新型實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)要介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域的普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1所示為本實(shí)用新型實(shí)施例中一種具有遲滯功能的低閾值使能電路的電路原理圖。

具體實(shí)施方式

為了使本實(shí)用新型的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本實(shí)用新型作進(jìn)一步地詳細(xì)描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例。基于本實(shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒(méi)有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其它實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。

本實(shí)用新型實(shí)施例提供了一種具有遲滯功能的低閾值使能電路，如圖1所示，包括依次電性連接的偏置啟動(dòng)電路100、偏置電路200和低閾值使能電路300；

所述偏置啟動(dòng)電路100包括PMOS管MP1，PMOS管MP2，NMOS管MN1，NMOS管MN2，NMOS管MN3。

所述偏置電路200包括PMOS管MP3，PMOS管MP4，NMOS管MN4，NMOS管MN5，PNP型晶體管QP1，PNP型晶體管QP2，電阻R1。

所述低閾值使能電路300包括PMOS管MP5，PMOS管MP6，PMOS管MP7，NMOS管MN6，NMOS管MN7，NMOS管MN8，NMOS管MN9，反相器INV1，反相器INV2，反相器INV3，反相器INV4，電阻R2，電阻R3。

具體地，所述偏置啟動(dòng)電路100的連接關(guān)系如下：PMOS管MP1的源極和PMOS管MP2的源極均連接至電源VDD；PMOS管MP1的柵極、NMOS管MN1的源極、NMOS管MN2的源極和NMOS管MN3的源極均接地；PMOS管MP1的漏極與NMOS管MN3的柵極、NMOS管MN1的漏極相連；PMOS管MP2的漏極與NMOS管MN2的漏極相連；NMOS管MN2的漏極與柵極相連；NMOS管MN1的柵極與NMOS管MN2的柵極相連；PMOS管MP2的柵極、NMOS管MN3的漏極與所述低閾值使能電路300中的PMOS管MP7的柵極相連。

所述偏置電路200的連接關(guān)系如下：PMOS管MP3的源極和PMOS管MP4的源極均連接至電源VDD；PMOS管MP3的柵極、PMOS管MP4的柵極與所述低閾值使能電路300中的PMOS管MP7的柵極相連；PMOS管MP4的柵極與漏極相連，漏極與NMOS管MN5的漏極相連；PMOS管MP3的漏極與NMOS管MN4的漏極相連；NMOS管MN4的漏極與柵極相連，源極與PNP型晶體管QP1的發(fā)射極相連，柵極與NMOS管MN5的柵極相連；NMOS管MN5的源極與電阻R1的第一端相連；電阻R1的第二端與PNP型晶體管QP2的發(fā)射極相連；PNP型晶體管QP2的基極與PNP型晶體管QP1的基極相連并接地；PNP型晶體管QP2的集電極與PNP型晶體管QP1的集電極均接地。

所述低閾值使能電路300的連接關(guān)系如下：PMOS管MP5的源極、PMOS管MP6的源極和PMOS管MP7的源極均連接至電源VDD；PMOS管MP5的柵極、PMOS管MP6的柵極與PMOS管MP7的柵極相連；PMOS管MP5的漏極與NMOS管MN6的漏極、反相器INV1的第一端相連；反相器INV1的第二端與NMOS管MN9的柵極、反相器INV2的第一端相連；NMOS管MN6的柵極與NMOS管MN7的柵極相連，源極為電壓輸入端EN_in；PMOS管MP6的漏極與NMOS管MN7的漏極相連；NMOS管MN7的柵極與漏極相連，源極與電阻R2的第一端相連；電阻R2的第二端與電阻R3的第一端、NMOS管MN8的漏極相連；NMOS管MN8的柵極與反相器INV2的第二端相連；反相器INV2的第一端與NMOS管MN8的柵極相連；電阻R3的第二端、NMOS管MN8的源極和NMOS管MN9的源極均接地；PMOS管MP7的漏極與反相器INV3的第一端、NMOS管MN9的漏極相連；反相器INV3的第二端與反相器INV4的第一端相連；反相器INV4的第二端為電壓輸出端EN_out。

進(jìn)一步地，為了保證低閾值使能電路300使能關(guān)斷時(shí)電路正常輸出低電平，器件參數(shù)設(shè)置如下：記(W/L)_MPn為第n個(gè)PMOS管的寬長(zhǎng)比，n＝1,2,3…，(W/L)_MNn第n個(gè)NMOS管的寬長(zhǎng)比，n＝1,2,3…，則其寬長(zhǎng)比如下：

(W/L)_MP6＝2*(W/L)_MP4；

(W/L)_MN6＝4*(W/L)_MN7；

(W/L)_MP1＝(W/L)_MP2；

(W/L)_MP3＝(W/L)_MP4；

(W/L)_MP4＝(W/L)_MP5。

較佳的：記A_E1，A_E2分別為PNP型晶體管QN1和PNP型晶體管QN2的發(fā)射區(qū)面積，則其發(fā)射區(qū)面積比如下：A_E1:A_E2＝1:N，其中，N為大于1的正整數(shù)。

進(jìn)一步地，分別對(duì)帶偏置啟動(dòng)電路100、偏置電路200和低閾值使能電路300的工作原理進(jìn)行說(shuō)明。

1、偏置啟動(dòng)電路100的工作原理：

具體地，偏置啟動(dòng)電路100的作用是消除偏置簡(jiǎn)并點(diǎn)，使偏置電路200能正常啟動(dòng)工作，其工作原理如下：當(dāng)電源VDD上電時(shí)，VDD通過(guò)PMOS管MP1將a點(diǎn)電位拉高，則NMOS管MN3導(dǎo)通，使得偏置電路200中的PMOS管MP3和PMOS管MP4兩條支路中均有電流流過(guò)，偏置電路200開(kāi)始工作，此時(shí)PMOS管MP2、NMOS管MN2支路中也有電流流過(guò)，使得NMOS管MN1導(dǎo)通，將a點(diǎn)電位拉低，NMOS管MN3截止，使偏置啟動(dòng)電路100和偏置電路200脫離，偏置電路200開(kāi)始正常工作。

2、偏置電路200的工作原理：

偏置電路200是一個(gè)PTAT基準(zhǔn)電流源電路，給低閾值使能電路300提供電流源。其器件參數(shù)設(shè)置如下：

(W/L)_MP1＝(W/L)_MP2；

(W/L)_MP3＝(W/L)_MP4；

(W/L)_MN4＝(W/L)_MN5；

(W/L)_MN4＝(W/L)_MN5；

A_E1:A_E2＝1:N。

其中，(W/L)_MPn為第n個(gè)PMOS管的寬長(zhǎng)比，n＝1,2,3…，(W/L)_MNn第n個(gè)NMOS管的寬長(zhǎng)比，n＝1,2,3…；A_E1，A_E2分別為PNP型晶體管QN1和PNP型晶體管QN2的發(fā)射區(qū)面積，N為大于1的正整數(shù)。

由于PMOS管MP3和PMOS管MP4的寬長(zhǎng)比相等，NMOS管MN4和NMOS管MN5的寬長(zhǎng)比也相等，則可得到當(dāng)偏置電路200正常工作后，b點(diǎn)和c點(diǎn)電位相等，則：

式中，V_EB是PNP型晶體管的發(fā)射極與基極電壓差，V_T＝kT/q為熱電壓，k為玻爾茲曼常數(shù)，q為電荷量；I_Q1，I_Q2分別為流過(guò)PNP型晶體管QP1和PNP型晶體管QP2的集電極電流，I_S1，I_S2分別為PNP型晶體管QP1和PNP型晶體管QP2的集電極飽和電流。

由于PNP型晶體管QP1和PNP型晶體管QP2的發(fā)射區(qū)面積比A_E1:A_E2＝1:N，則：

I_S1:I_S2＝A_E1:A_E2＝1:N…………(2)

由于PMOS管MP1和PMOS管MP2的寬長(zhǎng)比相等，且工作在飽和區(qū)，則：

I_Q1:I_Q2＝1:1…………(3)

將式(2)(3)代入到式(1)中，可得：

△V_R1＝V_Tln N，則：

因此，這是一個(gè)PTAT電流源，其大小與絕對(duì)溫度成正比，與電源電壓無(wú)關(guān)。

3、低閾值使能電路300的工作原理：

為保證使能關(guān)斷時(shí)電路正常輸出低電平，器件參數(shù)設(shè)置如下：

(W/L)_MP6＝2*(W/L)_MP4；

(W/L)_MN6＝4*(W/L)_MN7；

低閾值使能電路300主要通過(guò)一個(gè)低閾值的遲滯比較器實(shí)現(xiàn)，通過(guò)PTAT電流源流過(guò)電阻R2和電阻R3，在f點(diǎn)產(chǎn)生一個(gè)低位的基準(zhǔn)電壓V_f，當(dāng)輸入電壓EN_in低于V_f時(shí)，電壓輸出端EN_out輸出低電平信號(hào)，當(dāng)輸入電壓EN_in高于V_f時(shí)，電壓輸出端EN_out輸出高電平信號(hào)。

電路工作原理如下：

當(dāng)輸入電壓EN_in為GND時(shí)，NMOS管MN6導(dǎo)通，將d點(diǎn)電位拉低，反相器INV1輸出高電平，NMOS管MN9導(dǎo)通，將h點(diǎn)拉低，再經(jīng)過(guò)反相器INV3和反相器INV4二級(jí)反相，電壓輸出端EN_out輸出低電平，控制芯片關(guān)斷，此時(shí)反相器INV2輸出低電平，NMOS管MN8截止，電阻R3接入電路中，則：

V_f＝I_MP6*(R2+R3)；

由于(W/L)_MP6＝2*(W/L)_MP4，則有I_MP6＝2*I_Q2，可得：

V_f＝2I_Q2*(R2+R3)；

當(dāng)輸入電壓EN_in從GND開(kāi)始上升，上升到2I_Q2*(R2+R3)時(shí)，NMOS管MN6截止，則V_d變成高電平，反相器INV1輸出低電平，NMOS管MN9截止，V_h變高電平，再經(jīng)過(guò)反相器INV3和反相器INV4二級(jí)反相，電壓輸出端EN_out輸出高電平，控制芯片開(kāi)啟，此時(shí)反相器INV2輸出高電平，NMOS管MN8導(dǎo)通，電阻R3兩端短接，則此時(shí)，

V_f＝I_MP6*R2＝2I_Q2*R2；

因此，低閾值使能電路300從開(kāi)啟到關(guān)斷，需要輸入電壓EN_in下降到2I_Q2*R2，而從關(guān)斷到開(kāi)啟，需要輸入電壓EN_in上升到2I_Q2*(R2+R3)，遲滯量為2I_Q2*R3

由于則可推知，

低閾值使能電路300的開(kāi)啟閾值V_TH+，關(guān)斷閾值V_TH-以及遲滯量V_HYS分別是：

可見(jiàn)，通過(guò)調(diào)整電阻R1、R2、R3的阻值比例即可得到不同的閾值電壓，且能做到比NMOS管的閾值電壓V_thn小得多的電壓值，實(shí)現(xiàn)使能關(guān)斷與開(kāi)啟低閾值的設(shè)置。分壓電阻使用的是同種類(lèi)型的電阻，對(duì)于同一晶圓上同種電阻的偏差配置在同一個(gè)比例，因此，電壓V_TH+，V_TH-，V_HYS可以保持不變。

本實(shí)用新型提供了一種具有遲滯功能的低閾值使能電路，利用PTAT基準(zhǔn)電流源產(chǎn)生一個(gè)受工藝和電源電壓影響較小的基準(zhǔn)電壓，用于遲滯比較器的比較基準(zhǔn)，從而實(shí)現(xiàn)了使能電路的低閾值和遲滯功能，解決了現(xiàn)有使能電路存在無(wú)法滿(mǎn)足部分芯片的低閾值要求以及在NMOS管的閾值電壓附近存在振蕩風(fēng)險(xiǎn)的問(wèn)題。

盡管已描述了本實(shí)用新型的優(yōu)選實(shí)施例，但本領(lǐng)域內(nèi)的技術(shù)人員一旦得知了基本創(chuàng)造性概念，則可對(duì)這些實(shí)施例作出另外的變更和修改。所以，附權(quán)利要求意欲解釋為包括優(yōu)選實(shí)施例以及落入本實(shí)用新型范圍的所有變更和修改。