本發(fā)明屬于模擬集成電路設計領域，特別涉及一種用于低壓差線性穩(wěn)壓器LDO的過流保護電路。

背景技術：

隨著信息時代的來臨電源管理技術變得越來越重要。低壓差線性穩(wěn)壓器LDO因為其小面積、高電源抑制比、微功耗、低噪聲、外圍電路簡單、具有較好的線性瞬態(tài)響應和負載瞬態(tài)響應特性等優(yōu)點使得它更加適用于便攜式電子產(chǎn)品中。

當負載電流過大時，特別是在輸出短路的情況下，由于輸出端接地，電源電壓全部加到調整管的兩端，致使大電流流過調整管，低壓差線性穩(wěn)壓器LDO穩(wěn)壓器極易被損壞。因此為了保證芯片工作時的安全，需要設計過流保護電路。過流保護電路能夠有效監(jiān)視調整管輸出電流的大小，從而保證輸出端發(fā)生超載、短路時系統(tǒng)的安全。

如圖1所示，一般低壓差線性穩(wěn)壓器LDO包括一放大器，一柵極連接放大器輸出端的功率管和串聯(lián)在功率管漏極和地之間的兩個電阻，其串聯(lián)的連接放大器的一個輸入端，放大器的另一個輸入端連接基準電壓，功率管的源極接電源電壓。最基本的傳統(tǒng)過流保護電路如圖1所示，由一個電流源I₀和四個MOS管M1-M4組成。過流保護通常是通過電流采樣、比較，最后得到柵壓控制信號再通過開關管控制功率管提供的電流大小。然而圖1所示的過流保護電路有一明顯缺陷，那就是采樣管M2的漏端電壓與功率管M_P的漏端電壓不能保持一致，此時由于MOSFET的溝道長度調制效應，會導致采樣管電流并不是按照想要的比例準確鏡像功率管電流，使整個過流保護環(huán)路的過流閾值出現(xiàn)偏差。

當MOSFET導通時，若其漏源電壓V_DS大于其過驅電壓V_sat＝V_GS-V_TH，反型層的溝道會被夾斷，此時的有效溝道長度發(fā)生變化，通過MOSFET的電流值可以表示為：

式中的λ是溝道長度調制系數(shù)，μ是載流子遷移率，C_ox是單位面積柵氧化層電容，是管子的寬長比，對于一個確定的MOS管來說，(1)式中只有柵源電壓V_GS和漏源電壓V_DS是變量，其余量為常量。當將電流采樣管M2與低壓差線性穩(wěn)壓器LDO功率管M_P的大小按一定比例取值時，如即使將兩者的柵端相連，使得他們過驅電壓相等，但若兩者的漏源電壓V_DS不等，由于溝道長度調制效應的作用，從(1)式可以看出，兩者流過的電流并不是按照所設管子尺寸的比例鏡像的，此時采樣管M2采樣到的電流便與設計值存在誤差。

技術實現(xiàn)要素：

有鑒于此，本發(fā)明提供一種用于低壓差線性穩(wěn)壓器的過流保護電路，能夠有效抑制電流采樣電路中電流采樣管的溝道長度調制效應，減小了電流采樣電路采得的電流與理想值偏差過大的問題，提高了過流保護電路的電流采樣精確度，使得過流保護電路的開啟閾值更加精準。

為實現(xiàn)上述目的，本發(fā)明提供的技術方案如下：

一種用于低壓差線性穩(wěn)壓器的過流保護電路，其特征在于，包括電流采樣電路、電流比較電路和上拉電路，

電流采樣電路，采樣低壓差線性穩(wěn)壓器功率管M11的柵漏電壓，并轉化為按比例鏡像的采樣電流，其輸出端輸出采樣電流至所述電流比較電路的輸入端；

電流比較電路，包括一電流源I₀和由第三NMOS管M8與第四NMOS管M9組成的電流鏡，所述電流比較電路將采樣電流通過電流鏡鏡像后與電流源I₀的電流進行比較，得到控制電壓V_C輸出到所述上拉電路控制上拉電路的開啟和關斷；

上拉電路，由一上拉管M10組成，所述上拉管M10為PMOS管，上拉管M10的柵極作為上拉電路的輸入端連接所述電流比較電路的輸出端，其漏極作為上拉電路的輸出端連接低壓差線性穩(wěn)壓器功率管M11的柵極控制功率管M11的柵端電壓，其源極接電源電壓VDD。

具體的，所述電流采樣電路包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5、第一NMOS管M6和第二NMOS管M7，

第一PMOS管M1和第二PMOS管M2的柵極與低壓差線性穩(wěn)壓器功率管M11的柵極相連，其源極都接電源電壓VDD，第一PMOS管M1的漏極接第五PMOS管M5的源極，第二PMOS管M2的漏極接第三PMOS管M3的源極，第三PMOS管M3的漏極作為所述電流采樣電路的輸出端；

第四PMOS管M4的源極連接低壓差線性穩(wěn)壓器功率管M11的漏極，其柵極和漏極短接并連接第三PMOS管M3和第五PMOS管M5的柵極以及第一NMOS管M6的漏極；

第二NMOS管M7的柵極與漏極短接并連接第五PMOS管M5的漏極和第一NMOS管M6的柵極，第一NMOS管M6和第二NMOS管M7的源極接地。

具體的，所述第三NMOS管M8的漏極作為所述電流比較電路的輸入端，第三NMOS管M8的柵極和漏極短接并連接第四NMOS管M9的柵極，第四NMOS管M9的漏極與電流源I₀的一端相連并作為所述電流比較電路的輸出端，第三NMOS管M8和第四NMOS管M9的源極接地，電流源I₀的另一端接電源電壓VDD。

具體的，所述第一PMOS管M1和第二PMOS管M2的尺寸相同，第三PMOS管M3、第四PMOS管M4和第五PMOS管M5的尺寸相同，第一NMOS管M6和第二NMOS管M7的尺寸相同。

具體的，所述采樣電流與流過低壓差線性穩(wěn)壓器中功率管M11的電流之比為第二PMOS管M2和功率管M11的寬長比之比。

具體的，通過調整電流源I₀的大小來設置所需的電流閾值。

本發(fā)明的有益效果為：電流采樣電路中第三PMOS管M3、第四PMOS管M4、第五PMOS管M5、第一NMOS管M6和第二NMOS管M7保證了電流采樣管M2的漏端電壓與低壓差線性穩(wěn)壓器功率管M11的漏端電壓相等，消除了溝道長度調制效應帶來的采樣管鏡像電流的誤差，減小了電流采樣電路采得的電流與理想值偏差過大的問題，提高低壓差線性穩(wěn)壓器LDO過流保護電路的電流采樣精確度，使得低壓差線性穩(wěn)壓器LDO過流保護電路的開啟閾值更加精準。

附圖說明

圖1為一種傳統(tǒng)低壓差線性穩(wěn)壓器LDO過流保護電路圖。

圖2為本發(fā)明提出的用于低壓差線性穩(wěn)壓器LDO的高精度過流保護電路圖。

圖3為本發(fā)明提出的用于低壓差線性穩(wěn)壓器的過流保護電路的電流采樣模塊具體電路圖。

圖4為本發(fā)明提出的用于低壓差線性穩(wěn)壓器的過流保護電路的電流比較和上拉模的塊具體電路圖。

具體實施方式

為使本發(fā)明的實施例要解決的技術問題、技術方案和優(yōu)點更加清楚，下面將結合附圖及具體實施例進行詳細描述。

本發(fā)明所提出的用于低壓差線性穩(wěn)壓器的電流采樣電路，特別針對MOSFET存在的溝道長度調制效應引起采樣不精確的問題提出了解決方案，提供了一種能夠抑制溝道長度調制效應的用于低壓差線性穩(wěn)壓器LDO的高精度過流保護電路。

本發(fā)明提供的一種用于低壓差線性穩(wěn)壓器LDO的高精度過流保護電路，如圖2所示，包括：電流采樣電路、電流比較電路和上拉電路。

電流采樣電路，按照一定比例精確的鏡像低壓差線性穩(wěn)壓器LDO功率管的輸出電流，將采樣電流提供給電流比較電路作比較。

電流比較電路，首先將電流采樣電路得到的電流鏡像一次，然后將該電流與一電流源I₀的固定電流相比較，得到控制上拉電路的控制電壓V_C。

上拉電路，用于在低壓差線性穩(wěn)壓器LDO輸出過流時，在電流比較電路給出的控制電壓V_C作用下，上拉低壓差線性穩(wěn)壓器功率管的柵端電壓，減小功率管輸出的電流。

本發(fā)明提出的采樣電路如圖3所示：包括第一PMOS管M1、第二PMOS管M2、第三PMOS管M3、第四PMOS管M4、第五PMOS管M5、第一NMOS管M6和第二NMOS管M7，第一PMOS管M1和第二PMOS管M2的源極都接電源電壓VDD，其柵極都與低壓差線性穩(wěn)壓器功率管M11的柵極相連，用來按一定比例采樣功率管M11的電流，第一PMOS管M1的漏極接第五PMOS管M5的源極，第二PMOS管M2的漏極接第三PMOS管M3的源極，用來保證第二PMOS管M2的漏極電壓V_B與低壓差線性穩(wěn)壓器功率管M11的漏極電壓Vout相等；第三PMOS管M3的漏極作為所述電流采樣電路的輸出端；第四PMOS管M4和第五PMOS管M5組成P型電流鏡，第四PMOS管M4的源極作為所述電流采樣電路的輸入端連接低壓差線性穩(wěn)壓器功率管M11的漏極，其柵極和漏極短接并連接第三PMOS管M3和第五PMOS管M5的柵極以及第一NMOS管M6的漏極；第一NMOS管M6和第二NMOS管M7組成N型電流鏡，第二NMOS管M7的柵極與漏極短接并連接第五PMOS管M5的漏極和第一NMOS管M6的柵極，第一NMOS管M6和第二NMOS管M7的源極接地。

其中，第一PMOS管M1和第二PMOS管M2的尺寸相同，第三PMOS管M3、第四PMOS管M4和第五PMOS管M5的尺寸相同，第一NMOS管M6和第二NMOS管M7的尺寸相同，采樣管為第二PMOS管M2。

第四PMOS管M4和第一NMOS管M6支路的電流來源于低壓差線性穩(wěn)壓器LDO輸出端，第一PMOS管M1支路的電流和第二PMOS管M2支路的電流為低壓差線性穩(wěn)壓器LDO輸出電流按一定比例鏡像的電流。由于鏡像管的尺寸都相同，這三條支路的電流相等，即I₁＝I₂＝I₃，且有V_GS3＝V_GS4＝V_GS5，其中I₁、I₂、I₃分別表示流過第四PMOS管M4、第五PMOS管M5和第三PMOS管M3的電流，V_GS3、V_GS4、V_GS5代表第三PMOS管M3、第四PMOS管M4和第五PMOS管M5的柵源電壓。

第二PMOS管M2漏端電壓：

V_B＝Vout-|V_GS4|+|V_GS3|＝Vout (2)

從(2)式可以看出，第二PMOS管M2管的漏端電壓V_B與低壓差線性穩(wěn)壓器LDO輸出電壓相等。此時第二PMOS管M2的柵端、源端、漏端電壓均與低壓差線性穩(wěn)壓器LDO功率管相同，消除了溝道長度調制效應，第二PMOS管M2按一定比例復制的功率管的電流大小僅與第二PMOS管M2和功率管M11的寬長比有關，通過調節(jié)第二PMOS管M2和功率管M11的寬長比之比控制采樣電流與低壓差線性穩(wěn)壓器LDO的輸出電流之比，從而能實現(xiàn)對功率管電流的精確采樣。

如圖4所示，電流比較電路包括一電流源I₀和組成N型電流鏡的第三NMOS管M8和第四NMOS管M9，上拉電路由上拉管M10組成。第三NMOS管M8的漏極作為所述電流比較電路的輸入端，第三NMOS管M8的柵極和漏極短接并連接第四NMOS管M9的柵極，第四NMOS管M9的漏極與電流源I₀的一端相連并作為所述電流比較電路的輸出端，第三NMOS管M8和第四NMOS管M9的源極接地，電流源I₀的另一端接電源電壓VDD；上拉管M10的柵極作為上拉電路的輸入端連接所述電流比較電路的輸出端，其漏極作為上拉電路的輸出端連接低壓差線性穩(wěn)壓器功率管M11的柵極，其源極接電源電壓VDD。

組成電流鏡的第三NMOS管M8和第四NMOS管M9將采樣到的電流I₃鏡像到第四NMOS管M9所在的支路，并與電流源的固定電流I₀相比較，得到控制上拉電路柵壓的控制電壓V_C。當?shù)蛪翰罹€性穩(wěn)壓器LDO輸出電流較小時，采樣電流I₃小于固定電流I₀，此時控制電壓V_C為一個高電平，控制上拉管M10關斷，過流保護電路不影響低壓差線性穩(wěn)壓器LDO的正常工作。隨著低壓差線性穩(wěn)壓器LDO輸出電流增大，采樣電流I₃變大，V_C開始下降。當?shù)蛪翰罹€性穩(wěn)壓器LDO輸出過流時，V_C下降到使得上拉管M10導通，并開始上拉低壓差線性穩(wěn)壓器LDO功率管的柵端電壓，此時過流保護電路開始取代低壓差線性穩(wěn)壓器LDO的負反饋環(huán)路來控制功率管M11，阻止低壓差線性穩(wěn)壓器LDO輸出電流的進一步增大，實現(xiàn)過流保護功能。由于采樣電流I₃與電流源I₀的大小關系直接決定過流保護功能是否開啟，因此可以通過合理選擇電流源I₀的大小來設置所需的電流閾值。

實施例的工作原理如下：

如圖2所示，M3-M7保證了電流采樣管M2的漏端電壓與低壓差線性穩(wěn)壓器功率管M11的漏端電壓相等，消除了溝道長度調制效應帶來的采樣管鏡像電流的誤差；然后該采樣電流被用來與電流源I₀的固定電流相比較，得到控制上拉管M10的柵端控制電壓V_C；當采樣電流小于所設電流閾值時，為一個較高的電壓，控制上拉管M10關斷；當采樣電流大于所設電流閾值時，控制電壓V_C為一個較低的電壓，控制上拉管M10開啟，上拉低壓差線性穩(wěn)壓器LDO功率管M11的柵壓，代替誤差放大器反饋環(huán)路來控制低壓差線性穩(wěn)壓器LDO的輸出電流，阻止電流的進一步增大，起到過流保護的作用。

以上所述是本發(fā)明的一種實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發(fā)明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發(fā)明的保護范圍。