一種基于arm和cpld的雙cpu智能agv控制系統(tǒng)的制作方法
【專利摘要】本實(shí)用新型創(chuàng)造提供了一種基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，包括核心控制單片機(jī)和與其連接的CPLD芯片、精確定位模塊、信號輸入部分和信號輸出部分和通訊模塊；所述核心控制單片機(jī)選擇32位高性能的ARM核單片機(jī)，ARM核單片機(jī)和CPLD芯片構(gòu)成雙CPU智能系統(tǒng)。本實(shí)用新型創(chuàng)造所述通過采用CPLD芯片和32位高性能ARM核單片機(jī)配合形成雙CPU智能AGV控制系統(tǒng)，響應(yīng)快，靈敏度高，無超調(diào)及振蕩等情況；采用高性能CPLD，內(nèi)嵌硬件實(shí)時系統(tǒng)，用于處理對AGV控制系統(tǒng)的時序要求嚴(yán)格的磁導(dǎo)磁傳感器及定位傳感器等數(shù)據(jù)，保證整體AGV的精度。
【專利說明】
一種基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)
技術(shù)領(lǐng)域
[0001]本發(fā)明創(chuàng)造屬于AGV控制系統(tǒng)技術(shù)領(lǐng)域，尤其是涉及一種基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)。
【背景技術(shù)】
[0002]AGV控制系統(tǒng)中的三個主要技術(shù):AGV的導(dǎo)航，AGV的路徑規(guī)劃，AGV的導(dǎo)引控制。為了能夠解決好這些問題，智能AGV系統(tǒng)的構(gòu)成也必然復(fù)雜。
[0003]現(xiàn)有的結(jié)構(gòu)為，通過單片機(jī)控制相應(yīng)的多個功能單元，由于復(fù)雜的硬件結(jié)構(gòu)，信號處理比較慢，得到的定位導(dǎo)航等信息的精確度不佳。即使選擇精確傳感器，如對時序要求嚴(yán)格的諸如磁導(dǎo)磁傳感器及定位傳感器等數(shù)據(jù)，傳統(tǒng)結(jié)構(gòu)的單片機(jī)實(shí)現(xiàn)的整體AGV系統(tǒng)的精度達(dá)不到要求。

【發(fā)明內(nèi)容】

[0004]有鑒于此，本發(fā)明創(chuàng)造旨在提出一種基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，以提高現(xiàn)有智能AGV控制系統(tǒng)的處理效率。
[0005]為達(dá)到上述目的，本發(fā)明創(chuàng)造的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0006]—種基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，包括核心控制單片機(jī)和與其連接的CPLD芯片、精確定位模塊、信號輸入部分和信號輸出部分和通訊模塊;所述核心控制單片機(jī)選擇32位高性能的ARM核單片機(jī)，ARM核單片機(jī)和CPLD芯片構(gòu)成雙CPU智能系統(tǒng);所述精確定位模塊包括多個信號處理單元，每個信號處理單元包括一三極管、發(fā)光二極管、光電耦合器，所述三極管為PNP型三極管，PNP型三極管的集電極通過串聯(lián)的電阻和發(fā)光二極管連接光電親合器的輸入端。
[0007]進(jìn)一步的，所述信號輸入部分包括用來分別與多個按鍵連接的按鍵輸入單元，每個所述按鍵輸入單元包括一比較器和光電耦合器，所述比較器的正向輸入端通過一電阻連接按鍵輸入信號，同時通過一上拉電阻連接12V電壓;所述比較器的正向輸入端通過一電阻連接輸出端，比較器的輸出端連接光電耦合器的輸入端二極管的陰極，所述二極管的陽極通過一上拉電阻接12V電源，光電耦合器的輸出端通過RC濾波電路連接核心控制單片機(jī)。
[0008]進(jìn)一步的，所述信號輸入部分的多個按鍵輸入單元的多個比較器共同采用型號為LM339AD的四電壓比較器集成芯片。
[0009]進(jìn)一步的，所述信號輸出部分包括多個光耦和達(dá)林頓陣列驅(qū)動芯片，核心控制單片機(jī)的輸出信號連接光耦輸入端，光耦的輸出端連接達(dá)林頓陣列驅(qū)動芯片。
[0010]進(jìn)一步的，所述達(dá)林頓陣列驅(qū)動芯片選擇的型號為ULN2803系列芯片。
[0011]進(jìn)一步的，所述通訊模塊包括RS232\RS485通訊模塊，通過板上跳線與核心控制單片機(jī)的輸出信號連接。
[0012]進(jìn)一步的，所述核心控制單片機(jī)選擇型號為NUC100VE3DN的ARM芯片。
[0013]進(jìn)一步的，所述CPLD芯片選擇的是型號為EPM570T144C5N的CPLD芯片。
[0014]相對于現(xiàn)有技術(shù)，本發(fā)明創(chuàng)造具有以下優(yōu)勢:
[0015](I)通過采用CPLD芯片和32位高性能ARM核單片機(jī)配合形成雙CPU智能AGV控制系統(tǒng)，響應(yīng)快，靈敏度高，無超調(diào)及振蕩等情況;采用高性能CPLD，內(nèi)嵌硬件實(shí)時系統(tǒng)，用于處理對AGV控制系統(tǒng)的時序要求嚴(yán)格的磁導(dǎo)磁傳感器及定位傳感器等數(shù)據(jù)，保證整體AGV的精度；
[0016](2)采用精確定位傳感器結(jié)合精確定位模塊，保證AGV的精度，采集帶寬高，實(shí)時性好；
[0017](3)所述信號輸出部分通過多個光耦和達(dá)林頓陣列驅(qū)動芯片，實(shí)現(xiàn)支持點(diǎn)動、電平輸出等模式，電氣硬件光電隔離，結(jié)合達(dá)林頓陣列驅(qū)動芯片，完美兼容功率大的器件。
【附圖說明】
[0018]構(gòu)成本發(fā)明創(chuàng)造的一部分的附圖用來提供對本發(fā)明創(chuàng)造的進(jìn)一步理解，本發(fā)明創(chuàng)造的示意性實(shí)施例及其說明用于解釋本發(fā)明創(chuàng)造，并不構(gòu)成對本發(fā)明創(chuàng)造的不當(dāng)限定。在附圖中:
[0019]圖1為本發(fā)明創(chuàng)造實(shí)施例所述核心控制單片機(jī)的電路圖；
[0020]圖2為本發(fā)明創(chuàng)造實(shí)施例所述信號輸入部分的電路圖；
[0021 ]圖3為本發(fā)明創(chuàng)造實(shí)施例所述信號輸出部分的電路圖；
[0022]圖4為本發(fā)明創(chuàng)造實(shí)施例所述精確定位模塊的電路圖；
[0023]圖5為本發(fā)明創(chuàng)造實(shí)施例所述智能AGV控制系統(tǒng)的原理框圖。
【具體實(shí)施方式】
[0024]需要說明的是，在不沖突的情況下，本發(fā)明創(chuàng)造中的實(shí)施例及實(shí)施例中的特征可以相互組合。
[0025]下面將參考附圖并結(jié)合實(shí)施例來詳細(xì)說明本發(fā)明創(chuàng)造。
[0026]一種基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，如圖5所示，包括核心控制單片機(jī)和與其連接的CPLD芯片、精確定位模塊、信號輸入部分、信號輸出部分、通訊模塊和電源管理模塊。
[0027]如圖1所示，所述核心控制單片機(jī)選擇型號為NUC100VE3DN的ARM芯片，為32位高性能ARM核單片機(jī)，采用雙PID差速算法，適應(yīng)諸如負(fù)載變化較大或速度驟變的惡劣情況，響應(yīng)快，靈敏度高，無超調(diào)及振蕩情況。
[0028]所述CPLD芯片選擇的是型號為EPM570T144C5N的altera公司的一款CPLD芯片，是屬于MAX II系列，高性能CPLD，內(nèi)嵌硬件實(shí)時系統(tǒng)，用于處理對時序要求嚴(yán)格的磁導(dǎo)磁傳感器及定位傳感器等數(shù)據(jù)，保證整體AGV的精度。
[0029]如圖4所示，所述精確定位模塊包括多個信號處理單元，每個信號處理單元包括一三極管、發(fā)光二極管、光電耦合器，所述三極管為PNP型三極管，PNP型三極管的集電極通過串聯(lián)的電阻和發(fā)光二極管連接光電耦合器的輸入端;采用精確定位傳感器結(jié)合精確定位模塊，保證AGV的精度，采集帶寬高，實(shí)時性好。
[0030]如圖2所示，所述信號輸入部分包括用來分別與多個按鍵連接的按鍵輸入單元，每個所述按鍵輸入單元包括一比較器和光電耦合器，所述比較器的正向輸入端通過一電阻連接按鍵輸入信號，同時通過一上拉電阻連接12V電壓;所述比較器的正向輸入端通過一電阻連接輸出端，比較器的輸出端連接光電耦合器的輸入端二極管的陰極，所述二極管的陽極通過一上拉電阻接12V電源，光電耦合器的輸出端通過RC濾波電路連接核心控制單片機(jī)。實(shí)現(xiàn)通過電壓比較和RC濾波實(shí)現(xiàn)信號的穩(wěn)定，去除干擾。
[0031]所述信號輸入部分的多個按鍵輸入單元的多個比較器共同采用型號為LM339AD的四電壓比較器集成芯片。
[0032]如圖3所示，所述信號輸出部分包括多個光耦和達(dá)林頓陣列驅(qū)動芯片，核心控制單片機(jī)的輸出信號連接光耦輸入端，光耦的輸出端連接達(dá)林頓陣列驅(qū)動芯片，本實(shí)施例達(dá)林頓陣列驅(qū)動芯片選擇的型號為ULN2803系列芯片。實(shí)現(xiàn)支持點(diǎn)動、電平輸出等模式，電氣硬件光電隔離，結(jié)合達(dá)林頓陣列驅(qū)動芯片，完美兼容功率大的器件。
[0033]所述通訊模塊包括RS232\RS485通訊模塊，支持RS232，RS485等通訊接口，通過軟件或硬件跳線的方式迅速實(shí)現(xiàn)接口電氣變化，方便現(xiàn)場調(diào)試，適應(yīng)各種不同接口的器件。
[0034]本發(fā)明創(chuàng)造充分利用ARM微處理器的能力和CPLD芯片的快速配置能力組成AGV控制系統(tǒng)的硬件平臺。
[0035]以上所述僅為本發(fā)明創(chuàng)造的較佳實(shí)施例而已，并不用以限制本發(fā)明創(chuàng)造，凡在本發(fā)明創(chuàng)造的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明創(chuàng)造的保護(hù)范圍之內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，其特征在于:包括核心控制單片機(jī)和與其連接的CPLD芯片、精確定位模塊、信號輸入部分和信號輸出部分和通訊模塊;所述核心控制單片機(jī)選擇32位高性能的ARM核單片機(jī)，ARM核單片機(jī)和CPLD芯片構(gòu)成雙CPU智能系統(tǒng)； 所述精確定位模塊包括多個信號處理單元，每個信號處理單元包括一三極管、發(fā)光二極管、光電耦合器，所述三極管為PNP型三極管，PNP型三極管的集電極通過串聯(lián)的電阻和發(fā)光二極管連接光電親合器的輸入端。2.根據(jù)權(quán)利要求1所述的基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，其特征在于:所述信號輸入部分包括用來分別與多個按鍵連接的按鍵輸入單元，每個所述按鍵輸入單元包括一比較器和光電耦合器，所述比較器的正向輸入端通過一電阻連接按鍵輸入信號，同時通過一上拉電阻連接12V電壓;所述比較器的正向輸入端通過一電阻連接輸出端，比較器的輸出端連接光電耦合器的輸入端二極管的陰極，所述二極管的陽極通過一上拉電阻接12V電源，光電耦合器的輸出端通過RC濾波電路連接核心控制單片機(jī)。3.根據(jù)權(quán)利要求2所述的基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，其特征在于:所述信號輸入部分的多個按鍵輸入單元的多個比較器共同采用型號為LM339AD的四電壓比較器集成芯片。4.根據(jù)權(quán)利要求1所述的基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，其特征在于:所述信號輸出部分包括多個光耦和達(dá)林頓陣列驅(qū)動芯片，核心控制單片機(jī)的輸出信號連接光耦輸入端，光耦的輸出端連接達(dá)林頓陣列驅(qū)動芯片。5.根據(jù)權(quán)利要求4所述的基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，其特征在于:所述達(dá)林頓陣列驅(qū)動芯片選擇的型號為ULN2803系列芯片。6.根據(jù)權(quán)利要求1所述的基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，其特征在于:所述通訊模塊包括RS232\RS485通訊模塊，通過板上跳線與核心控制單片機(jī)的輸出信號連接。7.根據(jù)權(quán)利要求1所述的基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，其特征在于:所述核心控制單片機(jī)選擇型號為NUC100VE3DN的ARM芯片。8.根據(jù)權(quán)利要求1所述的基于ARM和CPLD的雙CPU智能AGV控制系統(tǒng)，其特征在于:所述CPLD芯片選擇的是型號為EPM570T144C5N的CPLD芯片。
【文檔編號】G05B19/418GK205450744SQ201521144500
【公開日】2016年8月10日
【申請日】2015年12月31日
【發(fā)明人】任志勇, 宋建紅
【申請人】天津朗譽(yù)科技發(fā)展有限公司