專利名稱：Ac供電的邏輯電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及邏輯電路背景技術(shù)包括晶體管、二極管等在內(nèi)的薄膜電路器件被廣泛地用于各種現(xiàn)代電子器件，這些器件包括集成電路、印刷電路板、平板顯示器、智能卡、手機(jī)及射頻標(biāo)識(shí)(RFID)標(biāo)簽。薄膜電路器件通常通過(guò)沉積、掩模和蝕刻各種導(dǎo)體、半導(dǎo)體和絕緣層形成薄膜迭層來(lái)制成的。
通常，薄膜晶體管根據(jù)諸如非晶硅或硒化鎘之類的無(wú)機(jī)半導(dǎo)體材料。最近，針對(duì)使用有機(jī)半導(dǎo)體材料來(lái)形成薄膜晶體管電路進(jìn)行了有意義的研究和開(kāi)發(fā)。
有機(jī)半導(dǎo)體材料提供許多晶體管制作的方面的優(yōu)點(diǎn)。具體來(lái)說(shuō)，有機(jī)半導(dǎo)體材料允許在諸如薄玻璃、聚合體或基于紙的基片之類的柔性基片上制作有機(jī)薄膜晶體管(OTFT)。另外，有機(jī)半導(dǎo)體材料可以用諸如印刷、模壓加工或網(wǎng)板之類的低成本制作技術(shù)來(lái)形成。雖然OTFT的性能特征隨著持續(xù)的研究和開(kāi)發(fā)得以改善，器件性能和穩(wěn)定性還呈現(xiàn)挑戰(zhàn)性。

發(fā)明內(nèi)容
通常，本發(fā)明針對(duì)由交流(ac)電源供電的邏輯電路。本發(fā)明可以用于合并基于非晶或多晶硅有機(jī)半導(dǎo)體、無(wú)機(jī)半導(dǎo)體或兩者的組合薄膜晶體管的邏輯電路。
將ac電源用于基于薄膜晶體管的邏輯電路能支持滿足各種應(yīng)用的器件性能，同時(shí)提高電路的長(zhǎng)期穩(wěn)定性。例如，當(dāng)OTFT電路由ac電源供電時(shí)，OTFT電路可以在延長(zhǎng)的工作周期內(nèi)顯示出穩(wěn)定的性能特征。
增強(qiáng)的穩(wěn)定性可允許使用OTFT電路來(lái)形成各種基于薄膜晶體管的邏輯電路器件，包括反相器、振蕩器、邏輯門(mén)、寄存器等。這些邏輯電路器件可能會(huì)在多種應(yīng)用中具有實(shí)用性，這些應(yīng)用包括集成電路、印刷電路板、平板顯示器、智能卡、手機(jī)和RFID標(biāo)簽等。
對(duì)于一些應(yīng)用，ac供電的薄膜晶體管可以消除對(duì)ac-dc整流塊的需求，從而減少制作裝載薄膜晶體管電路的元件的時(shí)間、開(kāi)銷、成本、復(fù)雜性及尺寸。ac電源直接為邏輯電路供電。具體來(lái)說(shuō)，ac電源直接向一個(gè)或多個(gè)單個(gè)邏輯門(mén)提供ac電源波形，而不是通過(guò)ac-dc整流塊將dc電源加至邏輯門(mén)。
在一個(gè)實(shí)施例中，本發(fā)明提供一種電路，它包括排列形成邏輯門(mén)的第一晶體管和第二晶體管和用ac電源波形直接為邏輯門(mén)充電的交流電(ac)電源。
在另一實(shí)施例中，本發(fā)明提供一種方法，它包括直接用由交流電(ac)電源產(chǎn)生的交流電(ac)電源波形為由至少一個(gè)第一晶體管和第二晶體管所形成的邏輯門(mén)供電。
在增加的實(shí)施例中，本發(fā)明提供一種射頻標(biāo)識(shí)(RFID)標(biāo)簽，它包括由至少一個(gè)第一晶體管和一個(gè)第二晶體管所形成的邏輯門(mén)，和將RF能量轉(zhuǎn)換成交流電(ac)電源并直接用該ac電源為邏輯門(mén)供電的射頻變換器。
在另一實(shí)施例中，本發(fā)明提供一種射頻標(biāo)識(shí)(RFID)系統(tǒng)，該系統(tǒng)包括包括了由至少一個(gè)第一晶體管和一個(gè)第二晶體管所排列形成的邏輯門(mén)在內(nèi)的RFID標(biāo)簽、將RF能量轉(zhuǎn)換成交流電(ac)電源并直接用該ac電源為邏輯門(mén)供電的射頻變換器、傳送信息的調(diào)制器、將RF能量傳送至用于由RF變換器轉(zhuǎn)換的RFID標(biāo)簽并讀取由調(diào)制器傳送的信息的RFID讀出器。
在另一實(shí)施例中，本發(fā)明提供包括多個(gè)晶體管排列形成一串反相器級(jí)的環(huán)形振蕩器電路(該反相器級(jí)耦合形成一個(gè)環(huán)形振蕩器)和用交流電源波形直接為環(huán)形振蕩器中的反相器級(jí)供電的交流電(ac)電源。
本發(fā)明能提供多個(gè)優(yōu)點(diǎn)。例如交流電供電的邏輯電路，特別是基于OTFT的邏輯電路相對(duì)于直流供電的薄膜晶體管電路可以在延長(zhǎng)的周期上顯示出增強(qiáng)的穩(wěn)定性。在環(huán)形振蕩器的情況中，例如，交流電供電的薄膜晶體管電路可以在比直流電供電薄膜晶體管電路更長(zhǎng)的周期內(nèi)維持振幅。
具體來(lái)說(shuō)，使用穩(wěn)定的OTFT電路可以用更可靠的性能、耐用性和長(zhǎng)壽命促進(jìn)在更廣泛的各種應(yīng)用中使用OTFT。結(jié)果，各種OTFT的應(yīng)用可以從與OTFT電路相關(guān)聯(lián)的制造優(yōu)點(diǎn)中受益(例如在玻璃、聚合體或基于紙的基片之類的柔性基片上形成電路并使用低成本制造工藝的能力)。
作為進(jìn)一步的優(yōu)點(diǎn)，將交流電源用于薄膜晶體管電路可以消除在一些將直流電源傳送至電路的應(yīng)用中對(duì)ac-dc整流元件的需求。因此，通過(guò)消除對(duì)整流元件的需求，使用交流電源可以減少制造裝載薄膜晶體管電路的元件的時(shí)間、開(kāi)銷、成本、復(fù)雜性和尺寸。
對(duì)于RFID標(biāo)簽，作為一個(gè)特定的例子，使用ac供電的薄膜電路可以通過(guò)消除ac-dc整流元件大大減少標(biāo)簽的成本和尺寸。具體來(lái)說(shuō)，通過(guò)消除對(duì)前端整流塊的需求，ac供電的薄膜邏輯電路可以明顯地節(jié)省在RFID標(biāo)簽的設(shè)計(jì)和制造中的成本和尺寸。
附圖和以下說(shuō)明書(shū)中列出了這些和其它實(shí)施例的其它細(xì)節(jié)。從說(shuō)明書(shū)、附圖和權(quán)利要求書(shū)中可以明顯地看出其它特征、目的和優(yōu)點(diǎn)。
附圖簡(jiǎn)要說(shuō)明

圖1為示出ac供電的反相電路的電路圖。
圖2為示出圖1的反相電路的模擬的性能的圖。
圖3為示出基于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管的ac供電反相電路的電路圖。
圖4為示出ac供電的NAND門(mén)電路的電路圖。
圖5為示出基于ac供電的薄膜晶體管的NOR門(mén)電路的電路圖。
圖6為示出基于ac供電的薄膜晶體管的帶負(fù)載電容器的環(huán)形振蕩器電路的電路圖。
圖7為示出圖6的環(huán)形振蕩器電路的模擬性能的圖。
圖8為示出基于ac供電的薄膜晶體管的不帶負(fù)載電容器的環(huán)形振蕩器電路的電路圖。
圖9為示出圖8的環(huán)形振蕩器電路的模擬性能的圖。
圖10為示出ac供電的薄膜晶體管電路在RFID標(biāo)簽/讀出器系統(tǒng)中的應(yīng)用的方框圖。
圖11為進(jìn)一步示出圖10的RFID標(biāo)簽/讀出器系統(tǒng)的電路圖。
圖12為進(jìn)一步示出與圖10的RFID標(biāo)簽/讀出器系統(tǒng)相關(guān)聯(lián)的讀出器的電路圖。
圖13為示出用ac供電的薄膜晶體管電路構(gòu)成的RFID標(biāo)簽的模擬輸出的圖。
圖14為示出驅(qū)動(dòng)液晶顯示元件的ac供電的反相電路的電路圖。
圖15為示出驅(qū)動(dòng)發(fā)光二極管(LED)的ac供電的反相電路的電路圖。
具體說(shuō)明圖1為示出ac供電的反相電路的電路圖。反相電路10可包括一個(gè)將ac電源供給采用具有負(fù)載晶體管16和驅(qū)動(dòng)晶體管18的反相器14形式的邏輯門(mén)的交流電源12。各晶體管16、18可以是薄膜場(chǎng)效應(yīng)晶體管且可以基于非晶或多晶硅無(wú)機(jī)或有機(jī)半導(dǎo)體材料。作為一個(gè)例子，可以將諸如并五苯之類的有機(jī)半導(dǎo)體材料用于形成OTFT。另選地，可以通過(guò)組合有機(jī)和無(wú)機(jī)半導(dǎo)體材料來(lái)形成電路10，例如，形成互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的反相電路。例如，在一些應(yīng)用中，反相電路10可由NMOS無(wú)機(jī)場(chǎng)效應(yīng)晶體管和PMOS有機(jī)場(chǎng)效應(yīng)晶體管形成。當(dāng)使用OTFT時(shí)，晶體管16、18可能特別適用于用低成本制作技術(shù)制作并且對(duì)于一些應(yīng)用可以形成在柔性基片上。
交流電源12用ac電源波形直接為反相器14供電。在反相器接收ac電源波形而不是由ac-dc整流元件產(chǎn)生的直流電源的意義上，ac電源直接供給反相器14。因此，如果反相器仍接收ac電源波形而不是直流電源信號(hào)作為工作功率，在ac電源12和反相器14之間可存在插入電路(intervening circuit)。在圖1的例子中，ac電源波形直接加到負(fù)載晶體管16公共柵極和漏極連接及與驅(qū)動(dòng)晶體管18的源極耦合的接地連接的兩端。
使用ac電源12為基于薄膜晶體管的邏輯電路供電，諸如圖1中的反相器14，能支持滿足各種應(yīng)用的器件性能，同時(shí)提高電路的長(zhǎng)期穩(wěn)定性。例如，當(dāng)反相器14由ac電源12直接供電時(shí)，該反相器相對(duì)于dc供電的反相器，特別對(duì)有機(jī)半導(dǎo)體材料，會(huì)在延長(zhǎng)的工作周期呈現(xiàn)出穩(wěn)定的性能特征。又，對(duì)于一些應(yīng)用，反相器14的交流工作會(huì)消除對(duì)向反相器供電的ac-dc整流元件需求。提供給反相電路10的ac電源波形可以具有各種規(guī)則的形狀，例如，正弦曲線、正方形或鋸齒形。另外，在一些實(shí)施例中，ac電源波形可以具有不規(guī)則形狀。因此，ac電源波形顯示出交流電流但不限于任何特定的形狀。不過(guò)，在許多應(yīng)用中，ac電源波形可以是正弦波形。
如圖1所示，負(fù)載晶體管16的柵極和漏極與ac電源12耦合。驅(qū)動(dòng)晶體管18的漏極與負(fù)載晶體管16的源極相耦合，而驅(qū)動(dòng)晶體管的源極接地。信號(hào)源20用例如邏輯信號(hào)來(lái)驅(qū)動(dòng)該驅(qū)動(dòng)晶體管18的柵極。相應(yīng)地，反相器14產(chǎn)生一個(gè)反相的輸出22，該輸出可以跨負(fù)載電容24輸出。負(fù)載電容24用于濾出呈現(xiàn)在輸出中的一些交流電壓以使輸出信號(hào)更清楚。過(guò)濾的數(shù)量取決于負(fù)載電容24的電容和ac電源的頻率。如果耦合反相器10來(lái)驅(qū)動(dòng)一個(gè)或多個(gè)附加的邏輯門(mén)，則負(fù)載電容24可以通過(guò)在與輸出22耦合的邏輯門(mén)中重疊的柵極/源極產(chǎn)生的輸入電容形成。
在后續(xù)邏輯門(mén)中的驅(qū)動(dòng)晶體管18的制造期間可以控制柵極/源極重疊以在負(fù)載電容24中產(chǎn)生希望的電容大小。另選地，可以獨(dú)立地形成負(fù)載電容24，特別當(dāng)輸入出22不驅(qū)動(dòng)另一邏輯門(mén)時(shí)。在一些實(shí)施例中，負(fù)載晶體管16的柵極寬度與柵極長(zhǎng)度比可以大于或等于驅(qū)動(dòng)晶體管18的柵極寬度與柵極長(zhǎng)度的比。在此情況下，電路的直流電(dc)供電會(huì)導(dǎo)致邏輯門(mén)的劣操作(對(duì)于NMOS或PMOS設(shè)計(jì))，因?yàn)闇p小的增益。例如，如果不是直流電供電，基于此設(shè)計(jì)的NMOS或PMOS環(huán)形振蕩器不會(huì)工作。負(fù)載晶體管16的柵極寬度與柵極長(zhǎng)度比可以大于或等于驅(qū)動(dòng)晶體管18的柵極寬度與柵極長(zhǎng)度比的另一優(yōu)點(diǎn)是可以減小總的電路面積。
圖2為示出圖1的反相電路的模擬的性能的圖。具體來(lái)說(shuō)，該圖示出在一個(gè)周期內(nèi)信號(hào)電壓轉(zhuǎn)換。為了此模擬，將晶體管16、18模擬成PMOS有機(jī)場(chǎng)效應(yīng)晶體管。在圖2中，跡線25為由信號(hào)源20加到驅(qū)動(dòng)晶體管18的柵極上的輸入信號(hào)波形。跡線26為在輸出22由反相器14產(chǎn)生的輸出信號(hào)波形。在圖2的例子中，輸入信號(hào)波形在邏輯‘0’狀態(tài)28和邏輯‘1’狀態(tài)27之間轉(zhuǎn)換。相應(yīng)地，反相器14響應(yīng)于該輸入信號(hào)波形產(chǎn)生一個(gè)反相的輸出，即，邏輯‘1’狀態(tài)32和邏輯‘0’狀態(tài)30，如圖2中所示。反相器14顯示出與加至負(fù)載晶體管16的ac電壓及形成反相器的半導(dǎo)體材料的遷移率的相關(guān)性相反，并與晶體管16、18及任何可以被獨(dú)立地加到反相電路10的外部電容成比例的傳播延遲。ac電流12可以具有由小于反相器14的傳播延遲時(shí)間的周期為特征的頻率。
在圖2的例子中，ac電源12產(chǎn)生一個(gè)具有125kHz頻率和80伏特的峰間振幅值的正弦波形。又，信號(hào)源20產(chǎn)生一個(gè)在約0和-15伏特之間約100Hz的方波輸入信號(hào)波形。反相器14響應(yīng)于由ac電源12施加的ac電源波形切換到“on”，并用于倒置由信號(hào)源20提供的輸入信號(hào)波形?？梢詫⒎聪嗥?4的輸出22加至附加邏輯電路。另外，多個(gè)反相器14可以組合成多個(gè)邏輯元件，例如振蕩器、邏輯門(mén)、寄存器等。雖然圖1中所示的反相器用作邏輯門(mén)，在某些情況下，反相電路也可以用作模擬放大器。另外，反相器10可以用于驅(qū)動(dòng)多個(gè)負(fù)載，包括諸如液晶顯示(LCD)元件之類的顯示器元件，或包括有機(jī)發(fā)光二極管(0LED)在內(nèi)的發(fā)光二極管(LED)。
圖3為示出基于合并互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管的ac供電反相電路的電路圖。如圖3所示，p溝道晶體管16的源極與ac電源12相耦合。n溝道晶體管19具有與晶體管16的漏極相耦合的漏極。另外，晶體管16、19的柵極耦合在一起并由信號(hào)源20驅(qū)動(dòng)。信號(hào)源20用例如邏輯信號(hào)驅(qū)動(dòng)晶體管16、19的柵極。晶體管19的源極接地。晶體管16的源極和晶體管19的漏極耦合在一起以形成反相電路14’的輸出22。響應(yīng)于該邏輯信號(hào)，反相電路14’產(chǎn)生一個(gè)反相的輸出22。在一些實(shí)施例中，負(fù)載電容可以耦合在輸出22和接地之間。又，負(fù)載電容可以由與反相電路14’的輸出相耦合的后續(xù)邏輯門(mén)的輸入電容形成。另選地，可以獨(dú)立地形成負(fù)載電容以為輸出22提供希望的負(fù)載電容。
圖4為示出ac供電的NAND門(mén)電路的電路圖。如圖4所示，負(fù)載晶體管16的柵極和漏極與ac電源12相耦合。第一驅(qū)動(dòng)晶體管18A的漏極與負(fù)載晶體管16的源極相耦合。第二驅(qū)動(dòng)晶體管18B的漏極與第一驅(qū)動(dòng)晶體管18A的源極相耦合。第二驅(qū)動(dòng)晶體管18B的源極接地。第一和第二信號(hào)源20A、20B分別驅(qū)動(dòng)驅(qū)動(dòng)晶體管18A、18B的柵極。相應(yīng)地，NAND門(mén)23產(chǎn)生一個(gè)邏輯NAND輸出22。晶體管16、18A、18B形成一個(gè)NAND門(mén)。NAND電路21是可響應(yīng)于由ac電源12直接傳送到NAND電路的ac電源信號(hào)工作的。在一些實(shí)施例中，負(fù)載電容可以與輸出22并聯(lián)。負(fù)載電容可以由NAND電路21的輸出22所驅(qū)動(dòng)的邏輯門(mén)的輸入電容獨(dú)立形成或?qū)崿F(xiàn)。
圖5為示出基于ac供電的薄膜晶體管的NOR門(mén)電路25的電路圖。圖5表示根據(jù)本發(fā)明的用ac電源工作的基于薄膜晶體管的邏輯電路的另一個(gè)例子。如圖5所示，負(fù)載晶體管16的柵極和漏極與ac電源12相耦合。晶體管16、29A、29B形成一個(gè)NOR門(mén)27。第一和第二驅(qū)動(dòng)晶體管29A、29B的漏極與負(fù)載晶體管16的源極相耦合，并耦合至輸出22。第一和第二驅(qū)動(dòng)晶體管29A、29B的源極接地。第一和第二信號(hào)源31A、31B分別驅(qū)動(dòng)這兩個(gè)驅(qū)動(dòng)晶體管29A、29B的柵極。相應(yīng)地，NOR門(mén)27產(chǎn)生一個(gè)邏輯NOR輸出22。NOR電路25可響應(yīng)于由電源12傳送的ac電源信號(hào)工作。在一些實(shí)施例中，負(fù)載電容可以與邏輯NOR輸出22并聯(lián)。負(fù)載電容可以由NOR電路25的輸出22所驅(qū)動(dòng)的邏輯門(mén)的輸入電容獨(dú)立形成或?qū)崿F(xiàn)。
圖6為示出基于ac供電的薄膜晶體管的帶負(fù)載電容器的環(huán)形振蕩器電路33。環(huán)形振蕩器電路33是可以用ac供電的邏輯門(mén)實(shí)施的另一電路的例子，例如，包括基于OTFT的反相器級(jí)。如圖6所示，環(huán)形振蕩器電路33包括奇數(shù)個(gè)串聯(lián)的反相器級(jí)。在圖6的例子中，環(huán)形振蕩器電路33包括7個(gè)各具有負(fù)載晶體管34A-34G和驅(qū)動(dòng)晶體管35A-35G的反相器級(jí)36A-36G。環(huán)形振蕩器電路33中的各晶體管34、35為ac供電的薄膜場(chǎng)效應(yīng)晶體管。例如，ac電源12將ac電源傳送給負(fù)載晶體管34的柵極和漏極。驅(qū)動(dòng)晶體管35的源極接地。
在圖6的例子中，各反相器級(jí)36具有與各負(fù)載電容38A-38G并聯(lián)的輸出。例如，反相器級(jí)36A的輸出與負(fù)載電容38B并聯(lián)，而反相器級(jí)36G與負(fù)載電容38A并聯(lián)。各電容38可由各反相器級(jí)的輸入所驅(qū)動(dòng)的后續(xù)反相器級(jí)36的驅(qū)動(dòng)晶體管35中的柵極/源極疊加產(chǎn)生的輸入電容形成的。最后一個(gè)反相器級(jí)36G的輸出40與第一反相器級(jí)36A中的驅(qū)動(dòng)晶體管35A的柵極相耦合以提供反饋。如同圖1的反相電路10那樣，圖6的環(huán)形振蕩器電路33響應(yīng)于由ac電源12傳送的ac電源波形工作。在工作期間，環(huán)形振蕩器電路33提供一個(gè)時(shí)鐘信號(hào)。例如，環(huán)形振蕩器電路33中各反相器級(jí)36的輸出可以被抽頭以提供一個(gè)具有希望相位的時(shí)鐘信號(hào)。
圖7為示出圖6的環(huán)形振蕩器電路的模擬性能的圖。如圖7所示，環(huán)形振蕩器電路33產(chǎn)生一個(gè)以高波峰42和低波峰43為特征的振蕩輸出波形41。在圖7的例子中，ac電源12產(chǎn)生一個(gè)頻率為125KHz且峰間振幅為40伏特的正弦波形。圖7中的振蕩輸出波形41顯示出約為300Hz的頻率。通常，由環(huán)形振蕩器電路產(chǎn)生的輸出波形會(huì)具有一個(gè)取決于反相器級(jí)36的個(gè)數(shù)和由單個(gè)反相器級(jí)產(chǎn)生的傳播延遲的頻率。傳播延遲與提供給環(huán)形振蕩器電路33的ac電源和半導(dǎo)體材料的遷移率的相關(guān)性相反并與反相器級(jí)36中呈現(xiàn)的任何可用寄生或外部電容成比例。
圖8為示出基于ac供電的薄膜晶體管的不帶電容器38的環(huán)形振蕩器電路33’的電路圖。圖9為示出圖8的環(huán)形振蕩器電路33’的模擬性能的圖。圖8的環(huán)形振蕩器電路33’基本與圖6的環(huán)形振蕩器電路33相一致，但在各反相器級(jí)36的輸出不包括電容38。沒(méi)有電容38時(shí)，圖9中包括峰值44和46的的振蕩器輸出波形41’顯示更多125kHz的ac電源波形。
諸如環(huán)形振蕩器電路33之類的薄膜晶體管電路的工作也可以具有更高的ac電源頻率。據(jù)觀察，基本與環(huán)形振蕩器電路33相一致的環(huán)形振蕩器電路以6MHz類的ac電源頻率工作。隨著半導(dǎo)體遷移率的增加，有理由預(yù)期本文所述的環(huán)形振蕩器電路可以使用高于MHz的ac電源頻率。
圖10為示出ac供電的薄膜晶體管電路在RFID標(biāo)簽/讀出器系統(tǒng)55中的應(yīng)用的方框圖。由于下列多種原因，在RFID標(biāo)簽中使用基于ac供電的薄膜晶體管的電路可能特別理想的。如圖10所示，系統(tǒng)55可包括讀出器單元56、RFID標(biāo)簽58。
讀出器單元56可包括射頻(RF)源62和讀出器64。RF源62將RF能量發(fā)送至RFID標(biāo)簽58以提供電源。以此方式，RFID標(biāo)簽58不需要裝載諸如電池之類的獨(dú)立電源。相反，RFID標(biāo)簽58可以在讀出器單元56和RFID標(biāo)簽之間的無(wú)線空氣中的兩端供電的。為了實(shí)現(xiàn)此目的，讀出器單元56包括一個(gè)實(shí)際上用作傳送和接收RF能量的天線的電感器59。
如圖10中進(jìn)一步示出的，RFID標(biāo)簽可包括ac電源66。如下所述，ac電源66可用于將讀出器單元56傳送的RF能量轉(zhuǎn)換成用于傳送至RFID標(biāo)簽58裝載的薄膜晶體管電路的ac電源。電容77還可以與電感器67并聯(lián)。RFID標(biāo)簽58還包括時(shí)鐘電路68、數(shù)據(jù)電路70、控制邏輯電路72、輸出緩沖器電路74和調(diào)制反相器76，其中的一個(gè)或多個(gè)可以由薄膜晶體管電路的排列形成。
時(shí)鐘68驅(qū)動(dòng)控制邏輯電路72輸出來(lái)自數(shù)據(jù)電路70的數(shù)據(jù)，該數(shù)據(jù)電路可包括多條傳送標(biāo)識(shí)碼的數(shù)據(jù)線。輸出緩沖器電路74緩存來(lái)自控制邏輯電路72的輸出。調(diào)制反相器76又通過(guò)電感器67調(diào)制由讀出器單元56翻譯的緩沖的輸出。例如，調(diào)制反相器76通過(guò)調(diào)制加在電感器67兩端的信號(hào)傳送信息。
圖11為進(jìn)一步示出圖10的RFID標(biāo)簽/讀出器系統(tǒng)55的電路圖。如圖11所示，RF源62可包括經(jīng)過(guò)電感器59傳送ac輸出信號(hào)的ac產(chǎn)生器71。對(duì)于某些應(yīng)用，ac產(chǎn)生器71可以取具有頻率約125kHz電流約0至5安培的輸出的正弦電流源的形式。
電感器59和67形成用于RF源和RFID標(biāo)簽58之間的RF能量的電磁耦合的變壓器。選擇電阻73來(lái)限流。電容77與ac電源66中的電感67并聯(lián)以形成根據(jù)下列等式控制ac電源的頻率的并聯(lián)諧振回路f=12πLC,]]>其中，L為電感67的電感，而C為電容77的電容。用50μH的電感和32nF的電容，電感67和電容77產(chǎn)生一個(gè)約125KHz的諧振頻率。因此，在此例中，ac電源66的輸出是頻率約為125KHz的正弦波形。然后將此波形通過(guò)終端AC POWER和COMMON提供給圖11所表示的時(shí)鐘電路68、控制邏輯72、數(shù)據(jù)線70和輸出緩沖器74。
圖11描述了傳送n位識(shí)別碼的RFID標(biāo)簽58。為了便于示例，RFID標(biāo)簽58裝載一個(gè)由數(shù)據(jù)線70指定的7位識(shí)別碼。在許多應(yīng)用中，RFID標(biāo)簽58可裝載大得多的識(shí)別碼，例如，31位、63位或127位碼。在一些實(shí)施例中，選擇的數(shù)據(jù)線70可以傳送用于起始位標(biāo)識(shí)、數(shù)據(jù)流同步和誤差校驗(yàn)的信息。在圖11的例子中，時(shí)鐘電路68為由串聯(lián)成反饋環(huán)的7個(gè)反相器級(jí)形成的環(huán)形振蕩器。
圖11的環(huán)形振蕩器可以類似于圖6和8和環(huán)形振蕩器33或33’。兩個(gè)連續(xù)的反相器的輸出被加至控制邏輯72中設(shè)置的各NOR門(mén)。以此方式，用7個(gè)NOR在由環(huán)形振蕩器產(chǎn)生的各時(shí)鐘周期產(chǎn)生一個(gè)7個(gè)脈沖的序列。注意控制邏輯72中NOR門(mén)的個(gè)數(shù)是可變的。又，原則上，此排列可以延長(zhǎng)至更大的位數(shù)，例如，n＝31、63或127。
所示的與數(shù)據(jù)線70串聯(lián)的開(kāi)關(guān)在一端與各NOR門(mén)輸出相連。如果開(kāi)關(guān)關(guān)，各數(shù)據(jù)線與NOR門(mén)輸出相耦合，如果開(kāi)關(guān)開(kāi)，則將NOR門(mén)輸出作為一個(gè)輸入耦合到控制邏輯72中的7輸入OR門(mén)。
在圖11中的例子中，第二和第四數(shù)據(jù)線(從左至右)的開(kāi)關(guān)關(guān)。結(jié)果，數(shù)據(jù)線70存儲(chǔ)7位識(shí)別碼″1010111″。開(kāi)關(guān)可以由例如從NOR門(mén)輸出延伸到接地的金屬線制成。在有效地制造開(kāi)路開(kāi)關(guān)時(shí)可以有意斷開(kāi)或連接接地的電連接，籍此將唯一識(shí)別碼編碼成RFID標(biāo)簽58的數(shù)據(jù)線70?？梢酝ㄟ^(guò)諸如激光蝕刻、機(jī)械劃線、電熔融或網(wǎng)板等各種制造工藝來(lái)斷開(kāi)電連接。
將控制邏輯72中的7輸入OR門(mén)的輸出加至輸出緩沖器74中串聯(lián)的緩沖放大器以幫助將邏輯電路的輸出電阻與調(diào)制反相器76的輸入電阻匹配。輸出緩沖器74中的緩沖放大器的輸出被加至調(diào)制反相器76的輸入。具體來(lái)說(shuō)，將信號(hào)TAG OUTPUT提供給與調(diào)制反相器76相關(guān)聯(lián)的驅(qū)動(dòng)晶體管的柵極。然后，調(diào)制反相器76調(diào)制由電感器67主電容77形成的諧振回路的Q以提供載波信號(hào)的振幅調(diào)制。以此方式，將接收到的緩沖輸出傳送至讀出器單元56使識(shí)別碼可以由讀出器64讀出。具體來(lái)說(shuō)，讀出器64處理經(jīng)電感器59在L_抽頭處接收到的信號(hào)。
圖12為進(jìn)一步示出與圖10的RFID標(biāo)簽/讀出器系統(tǒng)55相關(guān)聯(lián)的讀出器的電路圖。讀出器64通過(guò)L_抽頭接收到的包含載波信號(hào)的信號(hào)，例如，可由1KHz級(jí)別的TAG OUTPUT信號(hào)根據(jù)時(shí)鐘電路68頻率所調(diào)制的125KHz信號(hào)。在低結(jié)電容信號(hào)二極管用于解調(diào)信號(hào)。低通濾波器部分80去除載波頻率并可包括電感84、電容86、電阻88、電感90、電容92和電阻94。放大級(jí)82包括非反相結(jié)構(gòu)的放大器98，以及具有與反相端相耦合的電阻96和反饋電阻100。
圖13為示出用圖10-12所示的ac供電的薄膜晶體管電路構(gòu)成的RFID標(biāo)簽的模擬輸出的圖。具體來(lái)說(shuō)，圖13示出從輸出緩沖器74產(chǎn)生的信號(hào)TAG OUTPUT的轉(zhuǎn)變。如圖13所示，在將ac電源波形用于時(shí)鐘電路68、控制邏輯72、數(shù)據(jù)線70和輸出緩沖器74時(shí)，該電路可以產(chǎn)生一串依照時(shí)鐘電路68的序列的脈沖。
圖13示出由數(shù)據(jù)線70指定的識(shí)別碼在位0(102)、位1(104)、位2(106)、位3(108)、位4(110)、位5(112)和位6(114)之間轉(zhuǎn)變。具體來(lái)說(shuō)，從圖13可以看出7位碼在與代碼1010111相應(yīng)的圖形中由高至低轉(zhuǎn)變。因此，該圖形可以容易地由讀出器64解決以確定由RFID標(biāo)簽58傳送的識(shí)別碼。
圖14為示出驅(qū)動(dòng)液晶顯示元件118的ac供電的反相電路116的電路圖。在圖14的例子中，反相電路116基本上與圖1的反相電路10相一致。然而，反相器114的輸出驅(qū)動(dòng)液晶顯示元件118。具體來(lái)說(shuō)，液晶顯示元件118的一個(gè)電極與負(fù)載晶體管16的源極以及驅(qū)動(dòng)晶體管18的漏極相耦合。液晶顯示元件118的另一電極接地。
圖15為示出驅(qū)動(dòng)發(fā)光二極管(LED)122的ac供電的反相電路122的電路圖。反相電路120基本上與圖1的反相電路10相一致，但驅(qū)動(dòng)LED 122。LED 22的陰極與負(fù)載晶體管16的源極以及驅(qū)動(dòng)晶體管18的漏極相耦合。LED 22的陽(yáng)極接地。
本發(fā)明有多個(gè)優(yōu)點(diǎn)。例如，ac供電的邏輯電路，特別是基于OTFT的邏輯電路相對(duì)于dc供電的薄膜電路可以在更長(zhǎng)的周期顯示出穩(wěn)定的性能。雖然dc供電的OTFT邏輯電路隨著時(shí)間的過(guò)去似乎經(jīng)過(guò)了閾電壓的顯著變化，ac供電的OTFT邏輯電路的整個(gè)性能似乎變得不那么快。相反，ac供電的OTFT似乎在延長(zhǎng)的周期更穩(wěn)定。
在環(huán)形振蕩器的情況下，例如ac供電的OTFT電路相對(duì)于dc供電的OTFT電路，似乎在長(zhǎng)得多的周期維持振蕩振幅。當(dāng)用dc為基于OTFT的環(huán)形振蕩器供電并在時(shí)間上監(jiān)控時(shí)，振蕩振幅可顯示出相當(dāng)快的減小。然而，當(dāng)相同類型的環(huán)形振蕩器為ac供電時(shí)，不出現(xiàn)快速減小。具體來(lái)說(shuō)，6個(gè)小時(shí)的連續(xù)觀察到的ac供電的基于OTFT的環(huán)形振蕩器的振蕩振幅是不變的，與在10分鐘之內(nèi)顯示出性能變化的dc供電的基于OTFT的環(huán)形振蕩器相反。
使用穩(wěn)定而可靠的OTFT電路可以用更可靠的性能、耐用性和長(zhǎng)壽命促進(jìn)在更廣泛的各種應(yīng)用中使用OTFT。結(jié)果，各種ac供電的OTFT電路的應(yīng)用(包括本文所述的)可以從與OTFT電路相關(guān)聯(lián)的制造優(yōu)點(diǎn)中受益(例如在柔性基片上形成電路并使用低成本制造工藝的能力)。
作為進(jìn)一步的優(yōu)點(diǎn)，將交流電源用于薄膜晶體管電路可以消除在一些將直流電源傳送至電路的應(yīng)用中對(duì)ac-dc整流元件的需求。因此，通過(guò)消除對(duì)整流元件的需求，使用交流電源可以減少裝載薄膜晶體管電路的元件的制造時(shí)間、開(kāi)銷、成本、復(fù)雜性和尺寸。
對(duì)于RFID標(biāo)簽，作為一個(gè)特定的例子，使用ac供電的薄膜電路可以通過(guò)消除ac-dc整流元件大大減少標(biāo)簽的成本的尺寸。另外，RFID標(biāo)簽可以從與OTFT電路相關(guān)聯(lián)的性能和可靠性優(yōu)點(diǎn)中受益，很可能產(chǎn)生新的應(yīng)用RFID技術(shù)的機(jī)會(huì)。例如，ac供電的OTFT的增加的可靠性可以允許無(wú)論何種形式的RFID標(biāo)簽與讀出器單元一起更連續(xù)或甚至持久地工作的應(yīng)用。
本文所述可用于形成ac供電的邏輯電路的薄膜晶體管可以有多種形式并可用各種制造過(guò)程來(lái)制造。例如，薄膜晶體管可包括有機(jī)半導(dǎo)體材料、無(wú)機(jī)半導(dǎo)體材料或兩者的組合。對(duì)一些應(yīng)用，可以使用有機(jī)和無(wú)機(jī)半導(dǎo)體材料形成CMOS薄膜晶體管。這里所述的可用于形成ac供電的邏輯電路的薄膜晶體管可包括，但不限于，根據(jù)美國(guó)專利號(hào)6,433,359；美國(guó)專利申請(qǐng)?zhí)?0/012,654，申請(qǐng)日2001年11月2日；美國(guó)專利申請(qǐng)?zhí)?0/012,655，申請(qǐng)日2001年11月5日；美國(guó)專利申請(qǐng)?zhí)?0/076,174,10/076,005和10/076,003，申請(qǐng)日全部為2002年2月14日；及美國(guó)專利申請(qǐng)?zhí)?0/094,007，申請(qǐng)日2002年3月7日中所述的工藝制造的薄膜晶體管。
可以不偏離本發(fā)明的精神和范圍作出各種修改。這些和其它實(shí)施例在下列權(quán)利要求的范圍內(nèi)。
權(quán)利要求
1.一種電路，其特征在于，包括排列形成邏輯門(mén)的第一晶體管和第二晶體管；和交流電(ac)電源，用ac電源波形直接為邏輯門(mén)充電。
2.如權(quán)利要求1所述的電路，其特征在于，所述邏輯門(mén)包括反相器、NOR門(mén)和NAND門(mén)中的一個(gè)。
3.如權(quán)利要求1所述的電路，其特征在于，所述邏輯門(mén)形成模擬放大器。
4.如權(quán)利要求1所述的電路，其特征在于，還包括顯示元件，其中耦合所述邏輯門(mén)以驅(qū)動(dòng)所述顯示元件。
5.如權(quán)利要求4所述的電路，其特征在于，所述顯示元件包括發(fā)光二極管和液晶顯示元件中的一個(gè)。
6.如權(quán)利要求1所述的電路，其特征在于，還包括與所述邏輯門(mén)的輸出耦合的負(fù)載電容。
7.如權(quán)利要求6所述的電路，其特征在于，所述邏輯門(mén)為第一邏輯門(mén)且該電路還包括第二邏輯門(mén)，其中所述第一邏輯門(mén)的輸出驅(qū)動(dòng)所述第二邏輯門(mén)的輸入，且其中所述負(fù)載電容至少部分由第二邏輯門(mén)的輸入電容形成。
8.如權(quán)利要求1所述的電路，其特征在于，所述電路還包括一串反相器級(jí)，耦合所述反相器級(jí)以形成至少部分環(huán)形振蕩器。
9.如權(quán)利要求8所述的電路，其特征在于，還包括多個(gè)數(shù)據(jù)線；和多個(gè)響應(yīng)于環(huán)形振蕩器產(chǎn)生的時(shí)鐘信號(hào)從所述數(shù)據(jù)線選擇性地輸出數(shù)據(jù)的邏輯門(mén)。
10.如權(quán)利要求9所述的電路，其特征在于，所述晶體管包括多個(gè)排列形成至少部分邏輯門(mén)的薄膜晶體管。
11.如權(quán)利要求1所述的電路，其特征在于，所述ac電源波形具有比邏輯門(mén)的傳播延遲時(shí)間短的周期。
12.如權(quán)利要求1所述的電路，其特征在于，至少一個(gè)所述晶體管為有機(jī)薄膜晶體管。
13.如權(quán)利要求12所述的電路，其特征在于，至少一個(gè)所述晶體管為基于并五苯的。
14.如權(quán)利要求1所述的電路，其特征在于，至少一個(gè)所述晶體管是基于非晶硅的。
15.如權(quán)利要求1所述的電路，其特征在于，所述邏輯門(mén)包括一CMOS邏輯門(mén)。
16.如權(quán)利要求1所述的電路，其特征在于，所述晶體管在柔性基片上形成。
17.如權(quán)利要求1所述的電路，其特征在于，所述邏輯門(mén)形成部分射頻標(biāo)識(shí)(RFID)標(biāo)簽。
18.如權(quán)利要求1所述的電路，其特征在于，所述第一晶體管為負(fù)載晶體管而所述第二晶體管為驅(qū)動(dòng)晶體管，且其中所述負(fù)載晶體管的柵極寬度與柵極長(zhǎng)度的比大于或等于驅(qū)動(dòng)晶體管的柵極寬度與柵極長(zhǎng)度的比。
19.一種方法，其特征在于，包括用由交流電(ac)電源產(chǎn)生的交流電(ac)電源波形為由至少一個(gè)第一晶體管和第二晶體管所形成的邏輯門(mén)供電。
20.如權(quán)利要求19所述的方法，其特征在于，所述邏輯門(mén)包括反相器、NOR門(mén)和NAND門(mén)中的一個(gè)。
21.如權(quán)利要求20所述的方法，其特征在于，還包括將邏輯門(mén)用作模擬放大器。
22.如權(quán)利要求20所述的方法，其特征在于，還包括用所述邏輯門(mén)驅(qū)動(dòng)所述顯示元件。
23.如權(quán)利要求22所述的方法，其特征在于，所述顯示元件包括發(fā)光二極管和液晶顯示元件中的一個(gè)。
24.如權(quán)利要求19所述的方法，其特征在于，還包括將所述負(fù)載電容與所述邏輯門(mén)的輸出耦合。
25.如權(quán)利要求24所述的方法，其特征在于，所述邏輯門(mén)為第一邏輯門(mén)且該方法還包括用所述第一邏輯門(mén)的輸出驅(qū)動(dòng)所述第二邏輯門(mén)的輸入，且其中所述負(fù)載電容至少部分由第二邏輯門(mén)的輸入電容形成。
26.如權(quán)利要求19所述的方法，其特征在于，所述邏輯門(mén)包括一串反相器級(jí)，耦合所述反相器級(jí)以形成至少部分環(huán)形振蕩器。
27.如權(quán)利要求26所述的方法，其特征在于，還包括響應(yīng)于環(huán)形振蕩器產(chǎn)生的時(shí)鐘信號(hào)選擇性地從多個(gè)數(shù)據(jù)線輸出數(shù)據(jù)。
28.如權(quán)利要求27所述的方法，其特征在于，所述晶體管包括排列形成至少部分邏輯門(mén)的多個(gè)薄膜晶體管。
29.如權(quán)利要求19所述的方法，其特征在于，所述ac電源波形具有比邏輯門(mén)的傳播延遲時(shí)間短的周期。
30.如權(quán)利要求19所述的方法，其特征在于，至少一個(gè)所述晶體管為有機(jī)薄膜晶體管。
31.如權(quán)利要求30所述的方法，其特征在于，至少一個(gè)所述晶體管為基于并五苯的。
32.如權(quán)利要求19所述的方法，其特征在于，至少一個(gè)所述晶體管為基于非晶硅的。
33.如權(quán)利要求19所述的方法，其特征在于，所述邏輯門(mén)包括一CMOS邏輯門(mén)。
34.如權(quán)利要求19所述的方法，其特征在于，所述晶體管在柔性基片上形成。
35.如權(quán)利要求19所述的方法，其特征在于，所述邏輯門(mén)形成部分射頻標(biāo)識(shí)(RFID)標(biāo)簽。
36.如權(quán)利要求19所述的方法，其特征在于，所述第一晶體管為負(fù)載晶體管而所述第二晶體管為驅(qū)動(dòng)晶體管，且其中所述負(fù)載晶體管的柵極寬度與柵極長(zhǎng)度的比大于或等于驅(qū)動(dòng)晶體管的柵極寬度與柵極長(zhǎng)度的比。
37.一種射頻標(biāo)識(shí)(RFID)標(biāo)簽，其特征在于，包括由至少一個(gè)第一晶體管和第二晶體管所形成的邏輯門(mén)；和將RF能量轉(zhuǎn)換成交流電(ac)電源并直接用該ac電源為邏輯門(mén)供電的射頻變換器。
38.如權(quán)利要求37所述的RFID標(biāo)簽，其特征在于，邏輯門(mén)包括反相器、NOR門(mén)和NAND門(mén)中的一個(gè)。
39.如權(quán)利要求37所述的RFID標(biāo)簽，其特征在于，所述邏輯門(mén)形成模擬放大器。
40.如權(quán)利要求37所述的RFID標(biāo)簽，其特征在于，還包括與所述邏輯門(mén)的輸出耦合的負(fù)載電容。
41.如權(quán)利要求40所述的RFID標(biāo)簽，其特征在于，所述邏輯門(mén)為第一邏輯門(mén)且該電路還包括第二邏輯門(mén)，其中所述第一邏輯門(mén)的輸出驅(qū)動(dòng)所述第二邏輯門(mén)的輸入，且其中所述負(fù)載電容至少部分由第二邏輯門(mén)的輸入電容形成。
42.如權(quán)利要求37所述的RFID標(biāo)簽，其特征在于，所述電路還包括一串反相器級(jí)，耦合所述反相器級(jí)以形成至少部分環(huán)形振蕩器。
43.如權(quán)利要求42所述的RFID標(biāo)簽，其特征在于，還包括多個(gè)數(shù)據(jù)線；和多個(gè)響應(yīng)于環(huán)形振蕩器產(chǎn)生的時(shí)鐘信號(hào)從所述數(shù)據(jù)線選擇性地輸出數(shù)據(jù)的邏輯門(mén)。
44.如權(quán)利要求43所述的RFID標(biāo)簽，其特征在于，所述晶體管包括多個(gè)排列形成至少部分邏輯門(mén)的薄膜晶體管。
45.如權(quán)利要求37所述的RFID標(biāo)簽，其特征在于，所述ac電源波形具有比邏輯門(mén)的傳播延遲時(shí)間短的周期。
46.如權(quán)利要求37所述的RFID標(biāo)簽，其特征在于，至少一個(gè)所述晶體管為有機(jī)薄膜晶體管。
47.如權(quán)利要求37所述的RFID標(biāo)簽，其特征在于，至少一個(gè)所述晶體管為基于并五苯的。
48.如權(quán)利要求37所述的RFID標(biāo)簽，其特征在于，至少一個(gè)所述晶體管為基于非晶硅的。
49.如權(quán)利要求37所述的RFID標(biāo)簽，其特征在于，所述邏輯門(mén)包括一CMOS邏輯門(mén)。
50.如權(quán)利要求37所述的RFID標(biāo)簽，其特征在于，所述晶體管在柔性基片上形成。
51.如權(quán)利要求37所述的RFID標(biāo)簽，其特征在于，所述第一晶體管為負(fù)載晶體管而所述第二晶體管為驅(qū)動(dòng)晶體管，且其中所述負(fù)載晶體管的柵極寬度與柵極長(zhǎng)度的比大于或等于驅(qū)動(dòng)晶體管的柵極寬度與柵極長(zhǎng)度的比。
52.一種射頻標(biāo)識(shí)(RFID)系統(tǒng)，其特征在于，包括RFID標(biāo)簽，包括由至少一個(gè)第一晶體管和第二晶體管所排列形成的邏輯門(mén)；將RF能量轉(zhuǎn)換成交流電(ac)電源并直接用該ac電源為邏輯門(mén)供電的射頻變換器和傳送信息的調(diào)制器；和將RF能量傳送至用于由RF變換器轉(zhuǎn)換的RFID標(biāo)簽并讀取由調(diào)制器傳送的信息的RFID讀出器。
53.如權(quán)利要求52所述的系統(tǒng)，其特征在于，所述邏輯門(mén)包括反相器、NOR門(mén)和NAND門(mén)中的一個(gè)。
54.如權(quán)利要求52所述的系統(tǒng)，其特征在于，所述邏輯門(mén)形成模擬放大器。
55.如權(quán)利要求52所述的系統(tǒng)，其特征在于，還包括與所述邏輯門(mén)的輸出耦合的負(fù)載電容。
56.如權(quán)利要求55所述的系統(tǒng)，其特征在于，所述邏輯門(mén)為第一邏輯門(mén)且該電路還包括第二邏輯門(mén)，其中所述第一邏輯門(mén)的輸出驅(qū)動(dòng)所述第二邏輯門(mén)的輸入，且其中所述負(fù)載電容至少部分由第二邏輯門(mén)的輸入電容形成。
57.如權(quán)利要求52所述的系統(tǒng)，其特征在于，所述RFID標(biāo)簽包括一串反相器級(jí)，耦合所述反相器級(jí)以形成至少部分環(huán)形振蕩器。
58.如權(quán)利要求57所述的系統(tǒng)，其特征在于，還包括多個(gè)數(shù)據(jù)線；和多個(gè)響應(yīng)于環(huán)形振蕩器產(chǎn)生的時(shí)鐘信號(hào)從所述數(shù)據(jù)線選擇性地輸出數(shù)據(jù)的邏輯門(mén)。
59.如權(quán)利要求58所述的系統(tǒng)，其特征在于，所述晶體管包括多個(gè)排列形成至少部分邏輯門(mén)的薄膜晶體管。
60.如權(quán)利要求52所述的系統(tǒng)，其特征在于，所述ac電源波形具有比邏輯門(mén)的傳播延遲時(shí)間短的周期。
61.如權(quán)利要求52所述的系統(tǒng)，其特征在于，至少一個(gè)所述晶體管為有機(jī)薄膜晶體管。
62.如權(quán)利要求61所述的系統(tǒng)，其特征在于，至少一個(gè)所述晶體管為基于并五苯的。
63.如權(quán)利要求52所述的系統(tǒng)，其特征在于，至少一個(gè)所述晶體管為基于非晶硅的。
64.如權(quán)利要求52所述的系統(tǒng)，其特征在于，所述邏輯門(mén)包括一CMOS邏輯門(mén)。
65.如權(quán)利要求52所述的系統(tǒng)，其特征在于，所述晶體管在柔性基片上形成。
66.如權(quán)利要求52所述的系統(tǒng)，其特征在于，所述第一晶體管為負(fù)載晶體管而所述第二晶體管為驅(qū)動(dòng)晶體管，且其中所述負(fù)載晶體管的柵極寬度與柵極長(zhǎng)度的比大于或等于驅(qū)動(dòng)晶體管的柵極寬度與柵極長(zhǎng)度的比。
67.一種環(huán)形振蕩器電路，其特征在于，包括多個(gè)排列形成一串反相器級(jí)的晶體管，所述反相器級(jí)耦合形成一個(gè)環(huán)形振蕩器；和用交流電源波形直接為環(huán)形振蕩器中的反相器級(jí)供電的交流電(ac)電源。
68.如權(quán)利要求67所述的環(huán)形振蕩器電路，其特征在于，所述至少一個(gè)晶體管為基于并五苯的。
69.如權(quán)利要求67所述的環(huán)形振蕩器電路，其特征在于，所述晶體管在柔性基片上形成。
全文摘要
將ac電源用于基于薄膜晶體管的邏輯電路能支持滿足各種應(yīng)用的器件性能，同時(shí)提高電路的長(zhǎng)期穩(wěn)定性。例如，當(dāng)基于有機(jī)薄膜晶體管(OTFT)的邏輯電路由ac電源供電時(shí)，該邏輯電路可以在延長(zhǎng)的工作周期呈現(xiàn)出穩(wěn)定的性能特征。增強(qiáng)的穩(wěn)定性可允許使用OTFT電路來(lái)形成各種電路器件，包括反相器、振蕩器、邏輯門(mén)、寄存器等。這些電路器件可能會(huì)在多種應(yīng)用中具有實(shí)用性，這些應(yīng)用包括集成電路、印刷電路板、平板顯示器、智能卡、手機(jī)和RFID標(biāo)簽等。在一些應(yīng)用中，ac供電的邏輯電路可以消除對(duì)ac－dc整流塊的需求，從而減少裝載薄膜晶體管電路的元件的制作時(shí)間、開(kāi)銷、成本、復(fù)雜性及的尺寸。
文檔編號(hào)G06K19/077GK1729624SQ200380107079
公開(kāi)日2006年2月1日 申請(qǐng)日期2003年12月15日 優(yōu)先權(quán)日2002年12月23日
發(fā)明者P·F·鮑德, M·A·哈澤 申請(qǐng)人:3M創(chuàng)新有限公司