專利名稱：校準(zhǔn)多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的電路及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種控制數(shù)據(jù)傳輸?shù)碾娐放c方法，特別涉及一種校準(zhǔn)(align)多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的電路及方法。
背景技術(shù)：
一般而言，計算機(jī)系統(tǒng)中的數(shù)據(jù)傳輸主要是通過總線來將預(yù)定數(shù)據(jù)自一來源裝置傳輸至一目標(biāo)裝置，例如目前廣泛應(yīng)用的PCI總線，其所提供的頻寬為133MB/s，然而，隨著磁盤陣列系統(tǒng)與高速網(wǎng)絡(luò)(Gigabit Ethernet)的逐漸興盛，因此PCI總線已漸漸無法滿足使用者的需求。由于芯片組的制造廠商已預(yù)見上述狀況的發(fā)生，因此業(yè)界便提出其它總線架構(gòu)以減輕PCI總線的負(fù)擔(dān)，舉例來說，隨著3D圖形處理技術(shù)的發(fā)展，當(dāng)PCI總線于顯示卡與系統(tǒng)內(nèi)存之間負(fù)責(zé)傳遞龐大的影像數(shù)據(jù)時，影像數(shù)據(jù)會因為占用了PCI總線的有限頻寬而影響其它連接于PCI總線的周邊裝置的操作，所以業(yè)界便提出加速圖形連接端口(accelerated graphics port，AGP)的架構(gòu)來取代PCI總線以傳遞影像數(shù)據(jù)，不但可降低PCI總線的負(fù)擔(dān)，亦可進(jìn)一步地提升3D圖形處理的效能。
由上可知，隨著計算機(jī)系統(tǒng)中各組件的數(shù)據(jù)處理能力不斷提升，PCI總線的負(fù)擔(dān)也隨之加重，因此第三代輸入/輸出接口(3rdgeneration I/O，3GIO)，亦即PCI Express總線正不斷發(fā)展來取代已知PCI總線以提供所需的大量頻寬，如業(yè)界所已知，PCI Express總線可利用更高的操作時鐘以及應(yīng)用更多的數(shù)據(jù)信道(lane)來提升其效能，請參閱

圖1，圖1為已知PCI Express總線使用多個數(shù)據(jù)信道來傳遞數(shù)據(jù)的示意圖。假設(shè)一輸出裝置10欲將一數(shù)據(jù)流14a傳輸至一接收裝置12，由于PCI Express總線11提供可四個數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3，因此當(dāng)輸出裝置10輸出數(shù)據(jù)流14a時，數(shù)據(jù)流14a中所包含的字節(jié)B0-B7便會分別經(jīng)由數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3來傳遞，亦即字節(jié)B0、B1是由數(shù)據(jù)信道Lane0輸出至接收裝置12，字節(jié)B2、B3是由數(shù)據(jù)信道Lane1輸出至接收裝置12，字節(jié)B4、B5是由數(shù)據(jù)信道Lane2輸出至接收裝置12，以及字節(jié)B6、B7是由數(shù)據(jù)信道Lane 3輸出至接收裝置12，最后，接收裝置12便可得到所要的數(shù)據(jù)流14b。
由于輸出裝置10與接收裝置12的操作時鐘不同，因此若輸出裝置10的操作時鐘高于接收裝置12的操作時鐘，則輸出裝置10輸出數(shù)據(jù)流14a的傳輸率便快于接收裝置12擷取數(shù)據(jù)流14b的接收率，因此便會造成數(shù)據(jù)上溢(overflow)的情況；相反地，若輸出裝置10的操作時鐘低于接收裝置12的操作時鐘，則輸出裝置10輸出數(shù)據(jù)流14a的傳輸率便慢于接收裝置12擷取數(shù)據(jù)流14b的接收率，因此便會造成數(shù)據(jù)下溢(underflow)的情況，所以為了解決輸出裝置10與接收裝置12的不同操作時鐘所帶來的問題，接收裝置12便設(shè)置有多個彈性緩沖器(elastic buffer)來調(diào)節(jié)輸出裝置10經(jīng)由數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3所傳遞的數(shù)據(jù)。依據(jù)PCI express的規(guī)范，輸出裝置10會輸出有序符號集合(ordered set)以供彈性緩沖器來平衡輸出裝置10與接收裝置12的不同操作時鐘，舉例來說，輸出裝置10所輸出的每一有序符號集合包含有一起始符號(COM symbol)以及三個調(diào)整符號(SKP symbol)，所以當(dāng)接收裝置12上一彈性緩沖器接收到多個有序符號集合時，若輸出裝置10的操作時鐘高于接收裝置12的操作時鐘，則該彈性緩沖器可經(jīng)由減少有序符號集合中的調(diào)整符號來達(dá)到降低輸出裝置10的數(shù)據(jù)傳輸率的目的，所以便可避免上述數(shù)據(jù)上溢的問題。另一方面，若輸出裝置10的操作時鐘低于接收裝置12的操作時鐘，則該彈性緩沖器可經(jīng)由增加有序符號集合中的調(diào)整符號來達(dá)到提升輸出裝置10的數(shù)據(jù)傳輸率的目的，所以便可避免上述數(shù)據(jù)下溢的問題。
一般而言，輸出裝置10會于同一時間分別輸出有序符號集合至數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3，然而，數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3可能會分別對應(yīng)不同的線路布局而具有不同的長度與阻抗，亦即在數(shù)據(jù)傳輸?shù)倪^程中，數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3會分別造成傳遞數(shù)據(jù)產(chǎn)生不同程度的延遲，因此，數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的數(shù)據(jù)傳輸時序便會產(chǎn)生偏移(skew)的現(xiàn)象，換句話說，接收裝置12并無法于同一時間點處理在數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3上傳遞的字節(jié)B0、B1、B2、B3。所以，為了使接收裝置12可正確地擷取出所要的數(shù)據(jù)流14b，如何校準(zhǔn)(align)多個數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的數(shù)據(jù)傳輸時序便成為使用PCI Express總線的重要課題。

發(fā)明內(nèi)容
因此，本發(fā)明提供一種校準(zhǔn)多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的電路及方法，以解決上述問題。
根據(jù)本發(fā)明，是揭露一種校準(zhǔn)多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的方法，該多個數(shù)據(jù)信道是分別電連接于多個彈性緩沖器，該方法包含有(a)當(dāng)在一數(shù)據(jù)信道上檢測到一起始符號時，判斷對應(yīng)該數(shù)據(jù)信道的彈性緩沖器是否調(diào)整對應(yīng)該起始符號的有序符號集合中的調(diào)整符號，若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器增加一調(diào)整符號至對應(yīng)該起始符號的有序符號集合，則使用一第一初始值重置對應(yīng)該數(shù)據(jù)信道的計數(shù)值，若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器減少一調(diào)整符號至對應(yīng)該起始符號的有序符號集合，則使用一第二初始值重置對應(yīng)該數(shù)據(jù)信道的計數(shù)值，以及若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器未調(diào)整對應(yīng)該起始符號的有序符號集合中的調(diào)整符號，則使用一第三初始值重置對應(yīng)該數(shù)據(jù)信道的計數(shù)值；(b)當(dāng)在該數(shù)據(jù)信道未檢測到一起始符號時，使用一遞增量來增加該數(shù)據(jù)信道的計數(shù)值；以及(c)當(dāng)在一預(yù)定時間長度中未在該多個數(shù)據(jù)信道檢測到一起始符號時，依據(jù)對應(yīng)該多個數(shù)據(jù)信道的多個計數(shù)值來校準(zhǔn)該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。
由于本發(fā)明校準(zhǔn)數(shù)據(jù)傳輸時序的電路及方法是使各有序符號集合中的最后一調(diào)整符號對應(yīng)相同的計數(shù)值，因此盡管各彈性緩沖器在不同的時間點進(jìn)行調(diào)整符號的增加或減少，本發(fā)明校準(zhǔn)數(shù)據(jù)傳輸時序的電路及方法仍可依據(jù)計數(shù)值來正確地得知數(shù)據(jù)信道之間的時序偏移關(guān)系。此外，在運算計數(shù)值的過程中，本發(fā)明校準(zhǔn)數(shù)據(jù)傳輸時序的電路及方法是同步地計算一偏移值，該偏移值會對應(yīng)計數(shù)值中的最小值，因此當(dāng)最后計算需補償?shù)臅r鐘周期數(shù)時，可經(jīng)由簡單的邏輯運算來得知計數(shù)值與偏移值之間的差量，換句話說，本發(fā)明校準(zhǔn)數(shù)據(jù)傳輸時序的電路及方法便不需另啟動一復(fù)雜的比較運算與搜尋程序以找出計數(shù)值中的最小值，因此可降低電路復(fù)雜度以及提升校準(zhǔn)數(shù)據(jù)傳輸時序的執(zhí)行效能。
附圖簡述圖1為已知PCI Express總線使用多個數(shù)據(jù)信道來傳遞數(shù)據(jù)的示意圖。
圖2為本發(fā)明時序校準(zhǔn)電路的功能方塊示意圖。
圖3為本發(fā)明時序校準(zhǔn)電路校準(zhǔn)多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的第一種操作示意圖。
圖4為本發(fā)明時序校準(zhǔn)電路校準(zhǔn)多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的第二種操作示意圖。
附圖符號說明10輸出裝置 11 PCI Express總線12接收裝置 14a、14b 數(shù)據(jù)流20時序校準(zhǔn)電路 22a、22b、22c、 彈性緩沖器22d24a、24b、24c、 檢測電路26去偏移模塊24d28a、28b、28c、 去偏移緩沖器30判斷邏輯電路28d32 觸發(fā)電路33控制電路34a、34b、34c、 計數(shù)器34d、3具體實施方式
請參閱圖2，圖2為本發(fā)明時序校準(zhǔn)電路20的功能方塊示意圖。時序校準(zhǔn)電路20包含有多個彈性緩沖器22a、22b、22c、22d，多個檢測電路24a、24b、24c、24d，一去偏移模塊(Lane-to-Lane de-skew module)26，以及多個去偏移緩沖器(de-skew buffer)28a、28b、28c、28d。此外，去偏移模塊26中設(shè)置有一判斷邏輯電路30，一觸發(fā)電路32，一控制電路33，以及多個計數(shù)器34a、34b、34c、34d、36。本實施例中，時序校準(zhǔn)電路20是處理四個數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的數(shù)據(jù)傳輸時序偏移，請注意，時序校準(zhǔn)電路20并未限定所處理的數(shù)據(jù)信道的數(shù)量，亦實時序校準(zhǔn)電路20可處理多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序之間的偏移。彈性緩沖器22a、22b、22c、22d是分別對應(yīng)數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3，用來調(diào)整數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3上傳輸?shù)挠行蚍柤现械恼{(diào)整符號，亦即，如前所述，彈性緩沖器22a、22b、22c、22d是用來解決圖1中輸出裝置10與接收裝置12之間的不同步時鐘所造成的數(shù)據(jù)上溢與數(shù)據(jù)下溢的問題。檢測電路24a、24b、24c、24d是用來檢測數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane 3上傳輸?shù)挠行蚍柤现械钠鹗挤?，并進(jìn)一步地告知判斷邏輯電路30。本實施例中，判斷邏輯電路30會依據(jù)數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3上調(diào)整符號的增加或減少來重置計數(shù)器34a、34b、34c、34d，以設(shè)定對應(yīng)數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的計數(shù)值(count value)。此外，判斷邏輯電路30另會依據(jù)數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3上調(diào)整符號的增加或減少來驅(qū)動計數(shù)器36以計算一偏移值(offset value)。觸發(fā)電路32則會依據(jù)檢測電路24a、24b、24c、24d的檢測結(jié)果來觸發(fā)一控制信號COMDET對應(yīng)高邏輯電平或低邏輯電平，亦即控制信號COMDET可表示數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3是否接收到有序符號集合中的起始符號。最后，控制電路33便依據(jù)控制信號COMDET來驅(qū)動去偏移緩沖器28a、28b、28c、28d調(diào)整數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3之間的數(shù)據(jù)傳輸時序偏移。
控制電路33會讀取計數(shù)器34a、34b、34c、34d、36所記錄的計數(shù)值與偏移值來計算校準(zhǔn)數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的數(shù)據(jù)傳輸時序所需補償?shù)臅r鐘周期數(shù)，其操作詳述如下。請參閱圖2與圖3，圖3為本發(fā)明時序校準(zhǔn)電路20校準(zhǔn)數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的數(shù)據(jù)傳輸時序的第一種操作示意圖。當(dāng)一檢測電路24a、24b、24c、24d檢測到有序符號集合中的起始符號時，判斷邏輯電路30便會依據(jù)下列規(guī)則來設(shè)定計數(shù)器34a、34b、34c、34d所產(chǎn)生的計數(shù)值。
規(guī)則一若一數(shù)據(jù)信道上減少一調(diào)整符號時，使用一初始值3設(shè)定對應(yīng)該數(shù)據(jù)信道的計數(shù)值。
規(guī)則二若一數(shù)據(jù)信道上增加一調(diào)整符號時，使用一初始值1設(shè)定對應(yīng)該數(shù)據(jù)信道的計數(shù)值。
規(guī)則三若一數(shù)據(jù)信道上未增加或減少一調(diào)整符號時，使用一初始值2設(shè)定對應(yīng)該數(shù)據(jù)信道的計數(shù)值。
此外，當(dāng)一檢測電路24a、24b、24c、24d未檢測到有序符號集合中的起始符號時，判斷邏輯電路30便會依據(jù)下列規(guī)則來驅(qū)動計數(shù)器34a、34b、34c、34d。
規(guī)則四若一數(shù)據(jù)信道上未檢測到一起始符號時，則對應(yīng)該數(shù)據(jù)信道的計數(shù)值增加一遞增值1。
所以，假設(shè)彈性緩沖器22a、22b、22c、22d為了平衡輸出裝置與接收裝置之間不同步操作時鐘，因此其會調(diào)整數(shù)據(jù)信道Lane0-Lane3上的多個有序符號集合，且最后的結(jié)果如圖3所示，其中“C”代表起始符號，“S”代表調(diào)整符號，此外，“CA”是代表起始符號，且相對應(yīng)有序符號集合中增加一調(diào)整符號，以及“CD”是代表起始符號，且相對應(yīng)有序符號集合中減少一調(diào)整符號。以計數(shù)器34a所產(chǎn)生的計數(shù)值C0為例，在時間t1時，檢測電路24a檢測到一起始符號，而判斷邏輯電路30判斷數(shù)據(jù)信道Lane0此時并未由彈性緩沖器22a減少或增加相對應(yīng)有序符號集合中的調(diào)整符號，因此依據(jù)規(guī)則三，判斷邏輯電路30會使用初始值2來設(shè)定對應(yīng)數(shù)據(jù)信道Lane0的計數(shù)值C0，亦即計數(shù)值C0等于2。接著，在時間t2時，檢測電路24a并未檢測到一起始符號，所以依據(jù)規(guī)則四，計數(shù)器34a會使用遞增值1來增加計數(shù)值C0，所以計數(shù)值C0便等于3；同理，在時間t3、t4時，檢測電路24a并未檢測到一起始符號，所以計數(shù)器34a便依序使用遞增值1來增加計數(shù)值C0，因此在時間t5前，計數(shù)值C0會等于5。在時間t5時，檢測電路24a檢測到一起始符號，且判斷邏輯電路30判斷數(shù)據(jù)信道Lane0此時并未由彈性緩沖器22a減少或增加相對應(yīng)有序符號集合中的調(diào)整符號，因此依據(jù)規(guī)則三，判斷邏輯電路30會使用初始值2來設(shè)定對應(yīng)數(shù)據(jù)信道Lane0的計數(shù)值C0。接著，在時間t6、t7、t8時，檢測電路24a并未檢測到一起始符號，所以依據(jù)規(guī)則四，計數(shù)器34a會逐一使用遞增值1來增加計數(shù)值C0，因此在時間t9前，計數(shù)值C0會等于5。
在時間t9時，檢測電路24a檢測到一起始符號，并且判斷邏輯電路30判斷數(shù)據(jù)信道Lane0此時由彈性緩沖器22a減少相對應(yīng)有序符號集合中的調(diào)整符號，因此依據(jù)規(guī)則一，判斷邏輯電路30會使用初始值3來設(shè)定對應(yīng)數(shù)據(jù)信道Lane0的計數(shù)值C0。接著，在時間t10、t11時，檢測電路24a并未檢測到一起始符號，所以依據(jù)規(guī)則四，計數(shù)器34a會逐一使用遞增值1來增加計數(shù)值C0，因此在時間t12前，計數(shù)值C0會等于5。在時間t12時，檢測電路24a檢測到一起始符號，并且判斷邏輯電路30判斷數(shù)據(jù)信道Lane0此時由彈性緩沖器22a增加相對應(yīng)有序符號集合中的調(diào)整符號，因此依據(jù)規(guī)則一，判斷邏輯電路30會使用初始值1來設(shè)定對應(yīng)數(shù)據(jù)信道Lane0的計數(shù)值C0。接著，在時間t13、t14、t15、t16時，檢測電路24a并未檢測到一起始符號，所以依據(jù)規(guī)則四，計數(shù)器34a會逐一使用遞增值1來增加計數(shù)值C0，因此在時間t17前，計數(shù)值C0會等于5。此外，在后續(xù)時間t17-t21之間，數(shù)據(jù)信道Lane0上未出現(xiàn)任何起始符號，所以依據(jù)規(guī)則四，計數(shù)器34a會逐一使用遞增值1來增加計數(shù)值C0。
對于其它計數(shù)器34b、34c、34d而言，其操作方式與上述計數(shù)器34a相同，亦即依據(jù)規(guī)則一、二、三、四的控制，計數(shù)值C1在時間t16前，計數(shù)值C1會等于5，而在后續(xù)時間t16-t21之間，數(shù)據(jù)信道Lane1上未出現(xiàn)任何起始符號，所以計數(shù)器34b會逐一使用遞增值1來增加計數(shù)值C1；計數(shù)值C2在時間t18前，計數(shù)值C2會等于5，而在后續(xù)時間t18-t21之間，數(shù)據(jù)信道Lane2上未出現(xiàn)任何起始符號，所以計數(shù)器34c會逐一使用遞增值1來增加計數(shù)值C2；計數(shù)值C3在時間t19前，計數(shù)值C3會等于5，而在后續(xù)時間t19-t21之間，數(shù)據(jù)信道Lane3上未出現(xiàn)任何起始符號，所以計數(shù)器34d會逐一使用遞增值1來增加計數(shù)值C3。
由上可知，當(dāng)檢測電路24a、24b、24c、24d檢測到有序符號集合中的起始符號時，判斷邏輯電路30是依據(jù)彈性緩沖器22a、22b、22c、22d對于調(diào)整符號的增加或減少來使用不同初始值設(shè)定相對應(yīng)的計數(shù)值，換句話說，每當(dāng)檢測電路24a、24b、24c、24d檢測到有序符號集合中的起始符號時，相對應(yīng)的計數(shù)值并不會以同一數(shù)值來加以重置，而是會考慮調(diào)整符號的增加或減少來加以設(shè)定相對應(yīng)的計數(shù)值。
本實施例中，計數(shù)器36是用來計算一偏移值，當(dāng)一檢測電路24a、24b、24c、24d檢測到有序符號集合中的起始符號時，判斷邏輯電路30便會依據(jù)下列規(guī)則來設(shè)定計數(shù)器36所產(chǎn)生的偏移值V。
規(guī)則五當(dāng)一數(shù)據(jù)信道上減少一調(diào)整符號時，判斷邏輯電路30便會依據(jù)目前所記錄的偏移值V來控制計數(shù)器36，若目前所記錄的偏移值V等于1，則使用初始值2設(shè)定偏移值V，若目前所記錄的偏移值V不等于1，則使用初始值3來設(shè)定偏移值V。
規(guī)則六若一數(shù)據(jù)信道上增加一調(diào)整符號時，使用初始值1設(shè)定偏移值V。
規(guī)則七若一數(shù)據(jù)信道上未增加或減少一調(diào)整符號時，使用初始值2設(shè)定偏移值V。
此外，當(dāng)檢測電路24a、24b、24c、24d未檢測到有序符號集合中的起始符號時，判斷邏輯電路30便會依據(jù)下列規(guī)則來驅(qū)動計數(shù)器36。
規(guī)則八若一數(shù)據(jù)信道上未檢測到一起始符號時，則偏移值V增加一遞增值1。
偏移值V的運算方式與前述計數(shù)值C0、C1、C2、C3相類似，而依據(jù)規(guī)則五、六、七、八的控制，偏移值V便可于各時段紀(jì)錄計數(shù)值C0、C1、C2、C3中的最小值，舉例來說，在時段t6-t7中，計數(shù)值C2最小，因此偏移值V會紀(jì)錄數(shù)值1，而在時端t8-t9中，計數(shù)值C4最小，因此偏移值V便會紀(jì)錄數(shù)值2。
當(dāng)檢測電路24a、24b、24c、24d檢測到有序符號集合中的起始符號時，觸發(fā)電路32會驅(qū)使控制信號COMDET對應(yīng)高邏輯電平，而當(dāng)檢測電路24a、24b、24c、24d未檢測到有序符號集合中的起始符號時，觸發(fā)電路32會重置控制信號COMDET對應(yīng)低邏輯電平，如圖3所示，控制信號COMDET會在時段t0-t4、t5-t10、t11-t13、t14-t16對應(yīng)高邏輯電平，用來表示數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3有傳遞起始符號，然而，當(dāng)控制信號COMDET對應(yīng)低邏輯電平的時間超過一預(yù)定時間時，則時序校準(zhǔn)電路20便會開始校準(zhǔn)數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3之間的數(shù)據(jù)傳輸時序偏移。舉例來說，假設(shè)每一時段(例如t0-t1)是為時序校準(zhǔn)電路20的一時鐘周期，因此本實施例在控制信號COMDET對應(yīng)低邏輯電平的時間超過2時鐘周期時即會啟動控制電路33來控制數(shù)據(jù)傳輸時序的調(diào)整，由圖3可知，在時間t18時，控制電路33會開始操作，此時計數(shù)值C0、C1、C2、C3是分別紀(jì)錄6、7、5、4，且偏移值V是紀(jì)錄計數(shù)值C0、C1、C2、C3的最小值，亦即4。因此，控制電路33便可依據(jù)計數(shù)值C0、C1、C2、C3與偏移值V來計算數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3需補償?shù)臅r鐘周期數(shù)。明顯地，計數(shù)值C0與偏移值V的差量為2，計數(shù)值C1與偏移值V的差量為3，計數(shù)值C2與偏移值V的差量為1，以及計數(shù)值C3與偏移值V的差量為0，換句話說，數(shù)據(jù)信道Lane0的數(shù)據(jù)傳輸時序領(lǐng)先數(shù)據(jù)信道Lane3的數(shù)據(jù)傳輸時序達(dá)到2個時鐘周期，數(shù)據(jù)信道Lane1的數(shù)據(jù)傳輸時序領(lǐng)先數(shù)據(jù)信道Lane3的數(shù)據(jù)傳輸時序達(dá)到3個時鐘周期，以及數(shù)據(jù)信道Lane2的數(shù)據(jù)傳輸時序領(lǐng)先數(shù)據(jù)信道Lane3的數(shù)據(jù)傳輸時序達(dá)到1個時鐘周期，所以，控制電路33便依據(jù)上述計算出的時鐘周期數(shù)目來驅(qū)動去偏移緩沖器28a、28b、28c、28d。
最后，去偏移緩沖器28a、28b、28c便會分別依據(jù)2個時鐘周期，3個時鐘周期，以及1個時鐘周期來延遲數(shù)據(jù)信道Lane0、Lane1、Lane2所傳遞的數(shù)據(jù)，所以，經(jīng)由輸出裝置同一時間輸出至數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的多個有序符號集合的輔助，本發(fā)明時序校準(zhǔn)電路20便可同步數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的數(shù)據(jù)傳輸時序。所以，如圖1所示，接收裝置14b最后便可在一第一時間擷取由數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3所傳遞的多個字節(jié)B0、B1、B2、B3以及在一第二時間擷取由數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3所傳遞的多個字節(jié)B4、B5、B6、B7而得到所要的數(shù)據(jù)流14b。
對于上述操作流程而言，時序校準(zhǔn)電路20是依據(jù)8-bit的運算架構(gòu)來處理數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的數(shù)據(jù)傳輸時序，亦實時序校準(zhǔn)電路20的每一周期僅處理數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3上所傳輸?shù)囊粋€字節(jié)，然而，本發(fā)明并未局限時序校準(zhǔn)電路20每一時鐘周期所處理的字節(jié)數(shù)量。請參閱圖2與圖4，圖4為本發(fā)明時序校準(zhǔn)電路20校準(zhǔn)數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的數(shù)據(jù)傳輸時序的第二種操作示意圖。本實施例中，時序校準(zhǔn)電路20是依據(jù)16-bit的運算架構(gòu)來處理數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的數(shù)據(jù)傳輸時序，因此，時序校準(zhǔn)電路20的每一周期可處理數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3上所傳輸?shù)膬蓚€字節(jié)。同樣地，當(dāng)一檢測電路24a、24b、24c、24d檢測到有序符號集合中的起始符號時，判斷邏輯電路30便會上述規(guī)則一、二、三來設(shè)定計數(shù)器34a、34b、34c、34d所產(chǎn)生的計數(shù)值，以及當(dāng)一檢測電路24a、24b、24c、24d未檢測到有序符號集合中的起始符號時，判斷邏輯電路30便會依據(jù)上述規(guī)則四來驅(qū)動計數(shù)器34a、34b、34c、34d。
以計數(shù)器34a所產(chǎn)生的計數(shù)值C0為例，在時間t1時，檢測電路24a檢測到一起始符號，而判斷邏輯電路30判斷數(shù)據(jù)信道Lane0此時并未由彈性緩沖器22a減少或增加相對應(yīng)有序符號集合中的調(diào)整符號，因此依據(jù)規(guī)則三，判斷邏輯電路30會先使用初始值2來設(shè)定對應(yīng)數(shù)據(jù)信道Lane0的計數(shù)值C0，亦即計數(shù)值C0等于2。請注意，由于時序校準(zhǔn)電路20的每一周期可處理數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3上所傳輸?shù)膬蓚€字節(jié)，因此當(dāng)時序校準(zhǔn)電路20處理下一調(diào)整符號時，由于檢測電路24a并未檢測到一起始符號，所以依據(jù)規(guī)則四，計數(shù)器34a會使用遞增值1來增加計數(shù)值C0，所以在時間t2前，計數(shù)值C0便等于3。同理，在時間t2時，檢測電路24a并未檢測到一起始符號，所以計數(shù)器34a便依序使用遞增值1來增加計數(shù)值C0，因此在時間t3前，計數(shù)值C0會等于5。在時間t3時，檢測電路24a檢測到一起始符號，且判斷邏輯電路30判斷數(shù)據(jù)信道Lane0此時并未由彈性緩沖器22a減少或增加相對應(yīng)有序符號集合中的調(diào)整符號，因此依據(jù)規(guī)則三，判斷邏輯電路30會使用初始值2來設(shè)定對應(yīng)數(shù)據(jù)信道Lane0的計數(shù)值C0，而下一筆數(shù)據(jù)是為調(diào)整符號，由于檢測電路24a并未檢測到一起始符號，所以依據(jù)規(guī)則四，計數(shù)器34a會使用遞增值1來增加計數(shù)值C0，因此在時間t4前，計數(shù)值C0會等于5。
在時間t5時，檢測電路24a檢測到一起始符號，并且判斷邏輯電路30判斷數(shù)據(jù)信道Lane0此時由彈性緩沖器22a減少相對應(yīng)有序符號集合中的調(diào)整符號，因此依據(jù)規(guī)則一，判斷邏輯電路30會使用初始值3來設(shè)定對應(yīng)數(shù)據(jù)信道Lane0的計數(shù)值C0，而下一筆數(shù)據(jù)是為調(diào)整符號，由于檢測電路24a并未檢測到一起始符號，所以依據(jù)規(guī)則四，計數(shù)器34a會使用遞增值1來增加計數(shù)值C0，因此在時間t6前，計數(shù)值C0會等于4。在時間t6時，檢測電路24a未檢測到一起始符號，所以依據(jù)規(guī)則三，判斷邏輯電路30會使用初始值2來設(shè)定對應(yīng)數(shù)據(jù)信道Lane0的計數(shù)值C0，然而下一筆數(shù)據(jù)是為起始符號，且判斷邏輯電路30判斷數(shù)據(jù)信道Lane0此時由彈性緩沖器22a增加相對應(yīng)有序符號集合中的調(diào)整符號，因此依據(jù)規(guī)則一，判斷邏輯電路30會使用初始值1來設(shè)定對應(yīng)數(shù)據(jù)信道Lane0的計數(shù)值C0，所以在時間t7前，計數(shù)值C0是對應(yīng)1。接著，在時間t8之后，數(shù)據(jù)信道Lane0上未出現(xiàn)任何起始符號，所以依據(jù)規(guī)則四，計數(shù)器34a會逐一使用遞增值1來增加計數(shù)值C0，亦即于每一時鐘周期中，計數(shù)值C0會增加2，其結(jié)果如圖4所示。對于其它計數(shù)器34b、34c、34d而言，其操作方式與上述計數(shù)器34a相同，因此不再重復(fù)贅述。
如前所述，計數(shù)器36是用來計算一偏移值，當(dāng)一檢測電路24a、24b、24c、24d檢測到有序符號集合中的起始符號時，判斷邏輯電路30便會依據(jù)前述規(guī)則五、六、七來設(shè)定計數(shù)器36所產(chǎn)生的偏移值V，以及當(dāng)檢測電路24a、24b、24c、24d未檢測到有序符號集合中的起始符號時，判斷邏輯電路30便會依據(jù)前述規(guī)則八來驅(qū)動計數(shù)器36。同樣地，偏移值V便可于各時段紀(jì)錄計數(shù)值C0、C1、C2、C3中的最小值，舉例來說，于時段t3-t4中，計數(shù)值C2最小，因此偏移值V會紀(jì)錄數(shù)值1。
當(dāng)檢測電路24a、24b、24c、24d檢測到有序符號集合中的起始符號時，觸發(fā)電路32會驅(qū)使控制信號COMDET對應(yīng)高邏輯電平，而當(dāng)檢測電路24a、24b、24c、24d未檢測到有序符號集合中的起始符號時，觸發(fā)電路32會重置控制信號COMDET對應(yīng)低邏輯電平，如圖4所示，控制信號COMDET會在時段t0-t9對應(yīng)高邏輯電平，用來表示數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3有傳遞起始符號，所以當(dāng)控制信號COMDET對應(yīng)低邏輯電平的時間超過一預(yù)定時間時，則時序校準(zhǔn)電路20便會開始校準(zhǔn)數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3之間的數(shù)據(jù)傳輸時序偏移。已知時序校準(zhǔn)電路20此時每一時鐘周期可處理兩個字節(jié)，所以本實施例中，當(dāng)控制信號COMDET對應(yīng)低邏輯電平的時向超過1時鐘周期時即會啟動控制電路33來控制數(shù)據(jù)傳輸時序的調(diào)整，由圖4可知，在時間t10時，控制電路33會開始操作，此時計數(shù)值C0、C1、C2、C3是分別紀(jì)錄7、8、6、5，且偏移值V的紀(jì)錄計數(shù)值C0、C1、C2、C3的最小值，亦即5。因此，控制電路33便可依據(jù)計數(shù)值C0、C1、C2、C3與偏移值V來計算數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3需補償?shù)臅r鐘周期數(shù)。明顯地，計數(shù)值C0與偏移值V的差量為2，計數(shù)值C1與偏移值V的差量為3，計數(shù)值C2與偏移值V的差量為1，以及計數(shù)值C3與偏移值V的差量為0，換句話說，數(shù)據(jù)信道Lane0的數(shù)據(jù)傳輸時序領(lǐng)先數(shù)據(jù)信道Lane3的數(shù)據(jù)傳輸時序達(dá)到2個時鐘周期，數(shù)據(jù)信道Lane1的數(shù)據(jù)傳輸時序領(lǐng)先數(shù)據(jù)信道Lane3的數(shù)據(jù)傳輸時序達(dá)到3個時鐘周期，以及數(shù)據(jù)信道Lane2的數(shù)據(jù)傳輸時序領(lǐng)先數(shù)據(jù)信道Lane3的數(shù)據(jù)傳輸時序達(dá)到1個時鐘周期。所以，控制電路33便依據(jù)上述計算出的時鐘周期數(shù)目來驅(qū)動去偏移緩沖器28a、28b、28c、28d，最后，去偏移緩沖器28a、28b、28c便會分別依據(jù)2個時鐘周期，3個時鐘周期，以及1個時鐘周期來延遲數(shù)據(jù)信道Lane0、Lane1、Lane2所傳遞的數(shù)據(jù)。最后，經(jīng)由輸出裝置同一時間輸出至數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的多個有序符號集合的輔助，本發(fā)明時序校準(zhǔn)電路20便可同步數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3的數(shù)據(jù)傳輸時序。
當(dāng)檢測到一數(shù)據(jù)信道上所傳遞的起始符號時，本發(fā)明校準(zhǔn)數(shù)據(jù)傳輸時序的電路及方法是依據(jù)對應(yīng)該數(shù)據(jù)信道的彈性緩沖器是否改變調(diào)整符號的數(shù)量來設(shè)定不同的計數(shù)值，因此計數(shù)值便可明確地對應(yīng)有序符號集合的實際數(shù)據(jù)長度，亦即若調(diào)整符號的數(shù)量未調(diào)整，則使用一數(shù)值N來初始計數(shù)值，若減少一調(diào)整符號，相對應(yīng)有序符號集合的數(shù)據(jù)長度會減少，因此利用一數(shù)值(N+K)來初始計數(shù)值，若增加一調(diào)整符號，相對應(yīng)有序符號集合的數(shù)據(jù)長度會增加，所以利用一數(shù)值(N-K)來初始計數(shù)值，其中數(shù)值K是為計數(shù)值的遞增量。假若輸出裝置所傳遞的有序符號集合包含有一個起始符號以及三個調(diào)整符號，所以若接收裝置的彈性緩沖器未增減調(diào)整符號的數(shù)量，則最后一調(diào)整符號會造成計數(shù)值等于N+3K；若接收裝置的彈性緩沖器減少一調(diào)整符號，亦即此時一有序符號集合包含有一個起始符號以及二個調(diào)整符號，而最后一調(diào)整符號亦會造成計數(shù)值等于N+3K；若接收裝置的彈性緩沖器增加一調(diào)整符號，亦即此時一有序符號集合包含有一個起始符號以及四個調(diào)整符號，而最后一調(diào)整符號亦會造成計數(shù)值等于N+3K。
如業(yè)界所已知，由于制程的影響，對應(yīng)多個數(shù)據(jù)信道的彈性緩沖器并非具有相同的組件特性，因此如圖3所示，數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3上的有序符號集合是分別在不同的時間點進(jìn)行調(diào)整符號的增加或減少，當(dāng)檢測到初始符號時，若使用相同數(shù)值來初始相對應(yīng)計數(shù)值，則數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3之間的時序偏移關(guān)系便無法正確地依據(jù)計數(shù)值得知，以圖3為例，計數(shù)值C0、C1、C2、C3在時間t19前會錯誤地分別對應(yīng)7、8、5、4。所以，本發(fā)明校準(zhǔn)數(shù)據(jù)傳輸時序的電路及方法是使各有序符號集合中的最后一調(diào)整符號對應(yīng)相同的計數(shù)值，而非使各有序符號集合中的起始符號對應(yīng)相同的計數(shù)值，因此盡管各彈性緩沖器于不同的時間點進(jìn)行調(diào)整符號的增加或減少，本發(fā)明校準(zhǔn)數(shù)據(jù)傳輸時序的電路及方法仍可依據(jù)計數(shù)值來正確地得知數(shù)據(jù)信道Lane0、Lane1、Lane2、Lane3之間的時序偏移關(guān)系。
此外，于運算計數(shù)值C0、C1、C2、C3的過程中，本發(fā)明校準(zhǔn)數(shù)據(jù)傳輸時序的電路及方法是同步地計算一偏移值V，該偏移值會對應(yīng)計數(shù)值C0、C1、C2、C3中的最小值，因此當(dāng)最后計算需補償?shù)臅r鐘周期數(shù)時，可經(jīng)由簡單的邏輯運算來得知計數(shù)值C0、C1、C2、C3與偏移值V之間的差量，換句話說，本發(fā)明校準(zhǔn)數(shù)據(jù)傳輸時序的電路及方法便不需另啟動復(fù)雜的比較運算與搜尋程序以找出計數(shù)值C0、C1、C2、C3中的最小值，因此可降低電路復(fù)雜度以及提升校準(zhǔn)數(shù)據(jù)傳輸時序的執(zhí)行效能。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明專利的涵蓋范圍。
權(quán)利要求
1.一種校準(zhǔn)多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的方法，該多個數(shù)據(jù)信道是分別電連接于多個彈性緩沖器，該方法包含有(a)當(dāng)在一數(shù)據(jù)信道上檢測到一起始符號時，判斷對應(yīng)該數(shù)據(jù)信道的彈性緩沖器是否調(diào)整對應(yīng)該起始符號的有序符號集合中的調(diào)整符號，若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器增加一調(diào)整符號至對應(yīng)該起始符號的有序符號集合，則使用一第一初始值重置對應(yīng)該數(shù)據(jù)信道的計數(shù)值，若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器減少一調(diào)整符號至對應(yīng)該起始符號的有序符號集合，則使用一第二初始值重置對應(yīng)該數(shù)據(jù)信道的計數(shù)值，以及若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器未調(diào)整對應(yīng)該起始符號的有序符號集合中的調(diào)整符號，則使用一第三初始值重置對應(yīng)該數(shù)據(jù)信道的計數(shù)值；(b)當(dāng)在該數(shù)據(jù)信道未檢測到一起始符號時，使用一遞增量來增加該數(shù)據(jù)信道的計數(shù)值；以及(c)當(dāng)在一預(yù)定時間長度中未在該多個數(shù)據(jù)信道檢測到一起始符號時，依據(jù)對應(yīng)該多個數(shù)據(jù)信道的多個計數(shù)值來校準(zhǔn)該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。
2.如權(quán)利要求1所述的方法，其中，在步驟(a)中，該第二初始值大于該第三初始值，以及該第三初始值大于該第一初始值。
3.如權(quán)利要求1所述的方法，其中，在步驟(a)中，該第二初始值與該第三初始值的差量等于該第三初始值與該第一初始值的差量。
4.如權(quán)利要求1所述的方法，其中，在步驟(a)中，該第二初始值與該第三初始值的差量與該第三初始值與該第一初始值的差量均等于該遞增量。
5.如權(quán)利要求1所述的方法，其另包含有(d)記錄一偏移值，該偏移值是該多個計數(shù)值的最小值。
6.如權(quán)利要求5所述的方法，其中，步驟(d)另包含有當(dāng)于該數(shù)據(jù)信道上檢測到該起始符號時，若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器減少該調(diào)整符號至對應(yīng)該起始符號的有序符號集合，使用該第二初始值重置該偏移值。
7.如權(quán)利要求5所述的方法，其中，步驟(d)另包含有當(dāng)在該數(shù)據(jù)信道上檢測到該起始符號時，若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器減少該調(diào)整符號至對應(yīng)該起始符號的有序符號集合，且該偏移值是對應(yīng)該第一初始值，使用該第三初始值重置該偏移值。
8.如權(quán)利要求5所述的方法，其中，步驟(d)另包含有當(dāng)在該數(shù)據(jù)信道上檢測到該起始符號時，若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器增加一調(diào)整符號至對應(yīng)該起始符號的有序符號集合，使用該第一初始值重置該偏移值。
9.如權(quán)利要求5所述的方法，其中，步驟(d)另包含有當(dāng)在該數(shù)據(jù)信道上檢測到該起始符號時，若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器未調(diào)整對應(yīng)該起始符號的有序符號集合中的調(diào)整符號，使用該第三初始值重置該偏移值。
10.如權(quán)利要求5所述的方法，其中，步驟(d)另包含有當(dāng)在該多個數(shù)據(jù)信道未檢測到一起始符號時，使用該遞增量來增加該偏移值。
11.如權(quán)利要求5所述的方法，其中，步驟(c)另包含有計算該多個計數(shù)值與該偏移值之間的多個差量，并依據(jù)該多個差量來校準(zhǔn)該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。
12.如權(quán)利要求1所述的方法，其中，步驟(c)另包含有若在該多個數(shù)據(jù)信道檢測到一起始符號時，產(chǎn)生一控制信號由一第一邏輯電平對應(yīng)一第二邏輯電平；以及若于該多個數(shù)據(jù)信道未檢測到一起始符號時，重置該控制信號由該第二邏輯電平對應(yīng)該第一邏輯電平。
13.如權(quán)利要求1所述的方法，其中，在步驟(c)中，當(dāng)該控制信號對應(yīng)該第一邏輯電平的時間不小于該預(yù)定時間長度時，校準(zhǔn)該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。
14.一種時序校準(zhǔn)電路，用來校準(zhǔn)多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序，該多個數(shù)據(jù)信道是分別電連接于多個彈性緩沖器，該時序校準(zhǔn)電路包含有多個檢測電路，電連接于該多個數(shù)據(jù)信道，用來檢測該多個數(shù)據(jù)信道上所傳遞的有序符號集合中的起始符號；多個第一計數(shù)器，電連接于該判斷邏輯電路，用來計算對應(yīng)該多個數(shù)據(jù)信道的多個計數(shù)值；一判斷邏輯電路，電連接于該多個檢測電路與該多個第一計數(shù)器，用來在一檢測電路在一數(shù)據(jù)信道上檢測到一起始符號時，判斷對應(yīng)該數(shù)據(jù)信道的彈性緩沖器是否調(diào)整有序符號集合中的調(diào)整符號，若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器增加一調(diào)整符號至對應(yīng)該起始符號的有序符號集合，則該判斷邏輯電路使用一第一初始值重置對應(yīng)該數(shù)據(jù)信道的計數(shù)值，若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器減少一調(diào)整符號至對應(yīng)該起始符號的有序符號集合，則該判斷邏輯電路使用一第二初始值重置對應(yīng)該數(shù)據(jù)信道的計數(shù)值，以及若對應(yīng)該數(shù)據(jù)信道的彈性緩沖器未調(diào)整對應(yīng)該起始符號的有序符號集合中的調(diào)整符號，則該判斷邏輯電路使用一第三初始值重置對應(yīng)該數(shù)據(jù)信道的計數(shù)值；多個去偏移緩沖器；以及一控制電路，電連接于該多個第一計數(shù)器與該多個去偏移緩沖器，用來在該多個檢測電路未在一預(yù)定時間長度中檢測到該多個數(shù)據(jù)信道上一起始符號時，依據(jù)該多個計數(shù)值驅(qū)動該多個去偏移緩沖器校準(zhǔn)該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序；其中，若該檢測電路在該數(shù)據(jù)信道未檢測到該起始符號，對應(yīng)該數(shù)據(jù)信道的第一計數(shù)器是使用一遞增量來增加對應(yīng)該數(shù)據(jù)信道的計數(shù)值。
15.如權(quán)利要求14所述發(fā)時序校準(zhǔn)電路，其中，該第二初始值大于該第三初始值，以及該第三初始值大于該第一初始值。
16.如權(quán)利要求14所述發(fā)時序校準(zhǔn)電路，其中，該第二初始值與該第三初始值的差量等于該第三初始值與該第一初始值的差量。
17.如權(quán)利要求14所述的時序校準(zhǔn)電路，其中，該第二初始值與該第三初始值的差量與該第三初始值與該第一初始值的差量均等于該遞增量。
18.如權(quán)利要求14所述的時序校準(zhǔn)電路，其另包含有一第二計數(shù)器，電連接于該判斷邏輯電路，用來計算一偏移值，該偏移值是為該多個計數(shù)值的最小值。
19.如權(quán)利要求18所述的時序校準(zhǔn)電路，其中，若該檢測電路在該數(shù)據(jù)信道上檢測到該起始符號時，該判斷邏輯電路判斷對應(yīng)該數(shù)據(jù)信道的彈性緩沖器是否調(diào)整有序符號集合中的調(diào)整符號以使用該第一初始值、該第二初始值或該第三初始值重置該偏移值。
20.如權(quán)利要求18所述的時序校準(zhǔn)電路，其中，若該檢測電路在該多個數(shù)據(jù)信道未檢測到一起始符號時，該第二計數(shù)器使用該遞增量來增加該偏移值。
21.如權(quán)利要求14所述的時序校準(zhǔn)電路，其中，該控制電路是計算該多個計數(shù)值與該偏移值之間的多個差量，并依據(jù)該多個差量來校準(zhǔn)該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。
22.如權(quán)利要求14所述的時序校準(zhǔn)電路，其另包含有一觸發(fā)電路，電連接于該多個檢測電路與該控制電路，用來產(chǎn)生一控制信號控制該控制電路驅(qū)動該多個去偏移緩沖器校準(zhǔn)該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序；其中，若該多個檢測電路在該多個數(shù)據(jù)信道檢測到一起始符號，該觸發(fā)電路觸發(fā)該控制信號由一第一邏輯電平轉(zhuǎn)變至一第二邏輯電平，以及若該多個檢測電路在該多個數(shù)據(jù)信道未檢測到一起始符號時，該觸發(fā)電路重置該控制信號由該第二邏輯電平轉(zhuǎn)變至該第一邏輯電平。
23.如權(quán)利要求22所述的時序校準(zhǔn)電路，其中，若該控制信號對應(yīng)該第一邏輯電平的時間不小于該預(yù)定時間長度時，該控制電路會開始驅(qū)動該多個去偏移緩沖器校準(zhǔn)該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。
24.一種校準(zhǔn)多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的方法，其至少包含在每一數(shù)據(jù)信道中傳送多個測試符號；以及依據(jù)該多個測試符號在每一個數(shù)據(jù)信道中的傳輸狀況，校準(zhǔn)每一個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。
25.如權(quán)利要求24所述的方法，其中，每一測試符號包括多個起始符號與多個調(diào)整符號。
26.如權(quán)利要求25所述的方法，其中，以在每一個數(shù)據(jù)信道中的多個起始符號與多個調(diào)整符號的數(shù)目，校準(zhǔn)每一個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。
27.如權(quán)利要求25所述的方法，其中，校準(zhǔn)每一個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序是在檢測到該多個測試符號中最后一個起始符號之后，依據(jù)該多個起始符號與該多個調(diào)整符號的數(shù)目來校準(zhǔn)每一個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。
28.如權(quán)利要求24所述的方法，其中，依據(jù)該多個測試符號的數(shù)目，決定每一個數(shù)據(jù)信道的偏移值，并依據(jù)該偏移值來校準(zhǔn)每一個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。
29.如權(quán)利要求24所述的方法，其中，依據(jù)該多個測試符號的數(shù)目，決定每一個數(shù)據(jù)信道的偏移值，并依據(jù)該偏移值來決定每一個數(shù)據(jù)信道的時序延遲數(shù)目。
全文摘要
本發(fā)明提供一種校準(zhǔn)多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序的電路及方法，該方法包含有當(dāng)在一數(shù)據(jù)信道上檢測到多個起始符號時，依據(jù)對應(yīng)該多個起始符號的調(diào)整符號數(shù)量分別使用不同的初始值重置對應(yīng)該數(shù)據(jù)信道的計數(shù)值；當(dāng)在該數(shù)據(jù)信道未檢測到一起始符號時，使用一遞增量來增加該數(shù)據(jù)信道的計數(shù)值；以及當(dāng)在一預(yù)定時間長度中未在該多個數(shù)據(jù)信道檢測到一起始符號時，依據(jù)對應(yīng)該多個數(shù)據(jù)信道的多個計數(shù)值來校準(zhǔn)該多個數(shù)據(jù)信道的數(shù)據(jù)傳輸時序。
文檔編號G06F13/36GK1523490SQ200410030058
公開日2004年8月25日 申請日期2004年3月18日 優(yōu)先權(quán)日2003年7月2日
發(fā)明者曾紋郁 申請人:威盛電子股份有限公司