專利名稱：與非型閃存的存取架構(gòu)及其存取方法
技術(shù)領(lǐng)域：
本發(fā)明為提供一種與非(NAND)型閃存的存取架構(gòu)及其存取方法，尤指可對與非(NAND)型閃存隨機(jī)(Random)存取的存取架構(gòu)，該存取架構(gòu)利用直接存取介面所提供的傳輸方式以及與ATA介面兼容的暫存器，使微處理器可以透過異步直接尋址的方式控制暫存器，而以ATA介面所提供的命令對與非(NAND)型閃存進(jìn)行隨機(jī)(Random)存取，以達(dá)到快速存取的目的。
背景技術(shù)：
隨著移動裝置(mobile Device)的普及，各式各樣的運(yùn)用也越來越多，而移動裝置從早期的電子記事本到文書處理與簡單的數(shù)據(jù)庫運(yùn)用，更隨著科技的發(fā)達(dá)與技術(shù)的精進(jìn)，使得原本只有在大型主機(jī)才有的服務(wù)，也能在移動裝置上實(shí)現(xiàn)，如全球定位系統(tǒng)(GPS)的電子地圖、影音多媒體等，而這些多樣化的應(yīng)用，使消費(fèi)者更加喜愛移動裝置，然而，目前的移動裝置大多朝向輕、薄、短、小的趨勢發(fā)展，使得移動裝置的儲存容量受到相當(dāng)大的限制，所以，即有相關(guān)業(yè)者發(fā)展出閃存，以解決移動裝置的資料儲存問題。
而閃存自問世以來以低耗能非揮發(fā)性、耐震、高儲存密度等迷人的特性，在許多可移植性裝置中，漸漸取代EEPROM或電池供電的存儲器，更由于目前半導(dǎo)體技術(shù)日益精進(jìn)，閃存的儲存密度與傳輸速更是有突飛猛進(jìn)的成長，因此閃存在許多應(yīng)用更可以取代硬式磁盤驅(qū)動器等傳統(tǒng)儲存媒體。
目前，閃存依設(shè)計(jì)的不同，而有“或非(NOR)”型、“與非(NAND)”型、以及“與(AND)”型閃存，其主要差別在于存儲器單元與控制線安排的不同，而此相異點(diǎn)會影響到抹除節(jié)段(erase segment)的大小與不同的操作速度，其中，由于與非(NAND)型閃存的單位晶圓面積較小，且容量較大、速度較快等特性，使得與非(NAND)型閃存已漸漸成為市場上主要運(yùn)用的型式，但其在存取與管理上過于復(fù)雜且無法隨機(jī)(Random)存取，因此，與非(NAND)型閃存，只適合作大量資料的儲存與讀取。
所以，根據(jù)上述缺陷，即有相關(guān)業(yè)者利用與非(NAND)型閃存做為記憶單元，且加上類似或非(NOR)型閃存的控制方式，并以業(yè)者自行所自訂的命令集做為微處理器存取與非(NAND)型閃存的方式，而可隨機(jī)(Random)存取與非(NAND)型閃存，然而，透過業(yè)者自訂的命令集對與非(NAND)型閃存進(jìn)行隨機(jī)存取，使與非(NAND)型閃存在系統(tǒng)的應(yīng)用上，讓設(shè)計(jì)者或使用者必須重新學(xué)習(xí)業(yè)者所自行自訂的命令集才可使用，而造成設(shè)計(jì)者或使用者的不便，且設(shè)計(jì)者或使用者利用不熟悉的命令即進(jìn)行設(shè)計(jì)或使用時(shí)，往往容易發(fā)生錯誤而無法使用，嚴(yán)重的時(shí)候還會導(dǎo)致系統(tǒng)的不穩(wěn)定，而使重要的數(shù)據(jù)資料流失。
再者，目前磁盤驅(qū)動器最常使用到的介面，是由美國國家標(biāo)準(zhǔn)局(ANSI)所制定的ATA介面，其包括有ATA-1至ATA-5，且ATA介面目前已成為每臺計(jì)算機(jī)所必備的介面，且各系統(tǒng)廠商也都在幾年前即將ATA介面放入系統(tǒng)芯片中，所以，ATA介面已成為設(shè)計(jì)者及使用者熟悉并能輕易使用的介面。
由此，要如何能讓與非(NAND)型閃存可透過ATA介面進(jìn)行隨機(jī)(Random)存取，即為從事此行業(yè)的相關(guān)廠商所亟欲研究改善的方向所在，也是本發(fā)明所要解決的技術(shù)問題。

發(fā)明內(nèi)容
本發(fā)明的主要目的在于提供一種與非(NAND)型閃存的存取架構(gòu)，該架構(gòu)利用直接存取介面所提供的傳輸方式以及與ATA介面兼容的暫存器，使微處理器可以透過異步直接尋址的方式控制暫存器，而以ATA介面所提供的命令對與非(NAND)型閃存隨機(jī)(Random)存取，以達(dá)到快速存取的目的。
本發(fā)明的次要目的在于提供一種與非(NAND)型閃存隨機(jī)存取的方法，利用設(shè)計(jì)者及使用者所熟悉的ATA介面所提供的命令集做為對與非(NAND)型閃存進(jìn)行資料存取的命令，以降低使用者程序的設(shè)計(jì)時(shí)間及增加整體的穩(wěn)定性，并降低開發(fā)及使用成本。
為達(dá)成上述目的及功效，本發(fā)明的與非(NAND)型閃存的存取架構(gòu)采用的技術(shù)手段如下一種與非NAND型閃存的存取架構(gòu)，尤指可對與非NAND型閃存進(jìn)行隨機(jī)存取的存取架構(gòu)，設(shè)置有直接存取介面、暫存器、數(shù)據(jù)緩沖區(qū)、與非NAND型閃存存取介面及與非NAND型閃存，其特征是，該直接存取介面提供異步讀取模式、異步寫入模式、同步讀取模式及同步寫入模式來進(jìn)行讀寫資料；該暫存器連接于直接存取介面，且暫存器與ATA介面兼容；該數(shù)據(jù)緩沖區(qū)連接于直接存取介面；該與非NAND型閃存存取介面分別連接于暫存器及數(shù)據(jù)緩沖區(qū)；該與非NAND型閃存連接于與非NAND型閃存存取介面；藉上，使用者或設(shè)計(jì)者即可利用與ATA介面兼容的命令集來對與非NAND型閃存進(jìn)行隨機(jī)存取資料，以達(dá)到快速存取的目的。
其中，該暫存器設(shè)置有與ATA介面兼容的Feature暫存器、SectorCount暫存器、LBA Low暫存器、LBA Mid暫存器、LBA High暫存器、Device暫存器、Command暫存器及Status暫存器。
為達(dá)成上述目的及功效，本發(fā)明的與非(NAND)型閃存的存取方法如下
一種與非NAND型閃存的存取方法，尤指可對與非NAND型閃存進(jìn)行隨機(jī)存取的存取方法，其特征是，該方法設(shè)置有直接存取介面，且直接存取介面分別連接有數(shù)據(jù)緩沖區(qū)及與ATA介面兼容的暫存器，而數(shù)據(jù)緩沖區(qū)及ATA介面兼容的暫存器連接于與非NAND型閃存存取介面，且與非NAND型閃存存取介面為連接有與非NAND型閃存，當(dāng)預(yù)設(shè)的微處理器下達(dá)與ATA介面兼容的命令集中的讀取區(qū)段命令，來讀取與非NAND型閃存所儲存的資料時(shí)，為依照下列步驟進(jìn)行(A)開始；(B)微處理器透過直接存取介面所提供的異步寫入模式來設(shè)定暫存器中Feature、Sector Count、LBA Low、LBA Mid、LBAHigh及Device等暫存器的適當(dāng)值；(C)利用異步寫入模式將讀取區(qū)段命令寫入暫存器中的Command暫存器；(D)利用直接存取介面所提供的異步讀取模式讀取暫存器中的Status暫存器，以判斷讀取區(qū)段命令所欲讀取的資料是否準(zhǔn)備就緒，且當(dāng)資料準(zhǔn)備就緒時(shí)，進(jìn)行步驟E；(E)利用直接存取介面所提供的同步讀取模式或非同步讀取模式經(jīng)由緩沖區(qū)透過與非NAND型閃存存取介面連續(xù)讀取與非NAND型閃存一個(gè)區(qū)段的資料，且判斷所讀取的區(qū)段是否為最后一個(gè)區(qū)段，若是，則執(zhí)行步驟F；(F)結(jié)束。
其中，該步驟E若為否，則執(zhí)行步驟D。
本發(fā)明還包括另一實(shí)施方法，其特征是，該方法設(shè)置有直接存取介面，且直接存取介面分別連接有數(shù)據(jù)緩沖區(qū)及與ATA介面兼容的暫存器，而數(shù)據(jù)緩沖區(qū)及ATA介面兼容的暫存器連接于與非NAND型閃存存取介面，且與非NAND型閃存存取介面為連接有與非NAND型閃存，當(dāng)預(yù)設(shè)的微處理器下達(dá)與ATA介面兼容的命令集中的寫入?yún)^(qū)段命令，來將資料寫入NAND閃存時(shí)，依照下列步驟進(jìn)行(A)開始；
(B)微處理器透過直接存取介面所提供的異步寫入模式來設(shè)定暫存器中Feature、Sector Count、LBA Low、LBA Mid、LBAHigh及Device等暫存器的適當(dāng)值；(C)利用異步寫入模式將寫入?yún)^(qū)段命令寫入暫存器中的Command暫存器；(D)利用直接存取介面所提供的異步讀取模式讀取暫存器中的Status暫存器，以判斷寫入?yún)^(qū)段命令所欲寫入的資料是否準(zhǔn)備就緒，且當(dāng)資料準(zhǔn)備就緒時(shí)，進(jìn)行步驟E；(E)利用直接存取介面所提供的同步寫入模式或非同步寫入模式經(jīng)由緩沖區(qū)透過與非NAND型閃存存取介面連續(xù)寫入一個(gè)區(qū)段的資料到與非NAND型閃存，且判斷所寫入的區(qū)段是否為最后一個(gè)區(qū)段，若是，則執(zhí)行步驟F；(F)結(jié)束。
其中，該步驟E若為否，則執(zhí)行步驟D。
通過上述技術(shù)特征，本發(fā)明的與非(NAND)型閃存的存取架構(gòu)可改善現(xiàn)有技術(shù)關(guān)鍵在于本發(fā)明利用直接存取介面所提供的傳輸方式以及與ATA介面兼容的暫存器，使微處理器可以透過異步直接尋址的方式控制暫存器，以讓微處理器可以隨機(jī)(Random)的方式存取與非(NAND)型閃存的資料，來解決現(xiàn)有技術(shù)中與非(NAND)型閃存無法隨機(jī)(Random)存取的缺陷，且當(dāng)本發(fā)明于隨機(jī)(Random)存取與非(NAND)型閃存的資料時(shí)，只需下達(dá)ATA介面所提供的命令，即可將資料加載緩沖區(qū)，再以同步或異步的方式存取資料，以達(dá)到快速存取的目的；且ATA介面為設(shè)計(jì)者及使用者熟悉并能輕易使用的介面，而可降低使用者程序的設(shè)計(jì)時(shí)間及增加整體的穩(wěn)定性，并降低開發(fā)及使用成本，以防止業(yè)者因利用自行所自訂的命令集做為微處理器隨機(jī)(Random)存取與非(NAND)型閃存的方式，所造成設(shè)計(jì)者或使用者的不便以及容易發(fā)生錯誤而無法使用，嚴(yán)重的時(shí)候還會導(dǎo)致系統(tǒng)的不穩(wěn)定，而使重要資料流失的情形發(fā)生。
以下結(jié)合附圖與本發(fā)明的較佳實(shí)施例詳加說明其特征與功能。


圖1為本發(fā)明的方塊圖。
圖2為本發(fā)明的異步讀取模式時(shí)序圖。
圖3為本發(fā)明的異步寫入模式時(shí)序圖。
圖4為本發(fā)明的同步讀取模式時(shí)序圖。
圖5為本發(fā)明的同步寫入模式時(shí)序圖。
圖6為本發(fā)明于執(zhí)行讀取區(qū)段時(shí)的動作流程圖。
圖7為本發(fā)明的執(zhí)行讀取區(qū)段時(shí)的暫存器設(shè)定表。
圖8為本發(fā)明于執(zhí)行寫入?yún)^(qū)段時(shí)的動作流程圖。
圖9為本發(fā)明的執(zhí)行寫入?yún)^(qū)段時(shí)的暫存器設(shè)定表。
圖中符號說明1、直接存取介面(Direct Access Interface)2、暫存器(Register)3、數(shù)據(jù)緩沖區(qū)(DATA Buffer)4、與非(NAND)型閃存存取介面5、與非(NAND)型閃存具體實(shí)施方式
請參閱圖1所示，為本發(fā)明的方塊圖，由圖中可清楚看出，本發(fā)明設(shè)置有直接存取介面(Direct Access Interface)1、暫存器(Register)2、數(shù)據(jù)緩沖區(qū)(DATA Buffer)3、與非(NAND)型閃存存取介面4及與非(NAND)型閃存5；其中該直接存取介面1于讀寫資料時(shí)，可分為異步讀取模式(Asynchronous Read Mode)、異步寫入模式(Asynchronous WriteMode)、同步讀取模式(Synchronous Read Mode)及同步寫入模式(Synchronous Write Mode)。
該暫存器2連接于直接存取介面1，且暫存器2具有與ATA介面兼容的Feature暫存器、Sector Count暫存器、LBA Low暫存器、LBA Mid暫存器、LBA High暫存器、Device暫存器、Command暫存器及Status暫存器。
該數(shù)據(jù)緩沖區(qū)3連接于直接存取介面1。
該與非(NAND)型閃存存取介面4分別連接于暫存器2及數(shù)據(jù)緩沖區(qū)3。
該與非(NAND)型閃存5連接于與非(NAND)型閃存存取介面4。
請同時(shí)參閱圖1、2、3、4、5、6、7所示，圖1為本發(fā)明的方塊圖、圖2為異步讀取模式時(shí)序圖、圖3為異步寫入模式時(shí)序圖、圖4為同步讀取模式時(shí)序圖、圖5為同步寫入模式時(shí)序圖、圖6為于執(zhí)行讀取區(qū)段時(shí)的動作流程圖及圖7為執(zhí)行讀取區(qū)段時(shí)的暫存器設(shè)定表，由圖中可清楚得知，當(dāng)微處理器下達(dá)與ATA介面兼容的命令集中的讀取區(qū)段(READ SECTOR)命令，來讀取與非(NAND)型閃存5所儲存的資料時(shí)，為依照下列步驟進(jìn)行(100)開始；(110)微處理器透過直接存取介面1所提供的異步寫入模式來設(shè)定暫存器2中Feature、Sector Count、LBA Low、LBA Mid、LBA High及Device等暫存器的適當(dāng)值(如圖7所示)；(120)微處理器利用異步寫入模式將讀取區(qū)段(READSECTOR)命令寫入暫存器2中的Command暫存器。
(130)微處理器利用異步讀取模式讀取暫存器2中的Status暫存器，以判斷讀取區(qū)段(READ SECTOR)命令所欲讀取的資料是否準(zhǔn)備就緒，且當(dāng)資料準(zhǔn)備就緒時(shí)，進(jìn)行步驟140；
(140)利用同步讀取模式或異步讀取模式經(jīng)由緩沖區(qū)3透過與非(NAND)型閃存存取介面4連續(xù)讀取與非(NAND)型閃存5一個(gè)區(qū)段的資料，且判斷所讀取的區(qū)段是否為最后一個(gè)區(qū)段，若是，則執(zhí)行步驟150；若否，則執(zhí)行步驟130；(150)結(jié)束。
請同時(shí)參閱圖1、2、3、4、5、8、9所示，分別為本發(fā)明的方塊圖、異步讀取模式時(shí)序圖、異步寫入模式時(shí)序圖、同步讀取模式時(shí)序圖、同步寫入模式時(shí)序圖、于執(zhí)行寫入?yún)^(qū)段時(shí)的動作流程圖及執(zhí)行寫入?yún)^(qū)段時(shí)的暫存器設(shè)定表，由圖中可清楚得知，當(dāng)微處理器下達(dá)與ATA介面兼容的命令集中的寫入?yún)^(qū)段(Write SECTOR)命令，將資料寫入與非(NAND)型閃存5時(shí)，為依照下列步驟進(jìn)行(200)開始；(210)微處理器透過直接存取介面1所提供的異步寫入模式來設(shè)定暫存器2中Feature、Sector Count、LBA Low、LBA Mid、LBA High及Device等暫存器的適當(dāng)值(如圖9所示)；(220)微處理器利用異步寫入模式將寫入?yún)^(qū)段(WriteSECTOR)命令寫入暫存器2中的Command暫存器。
(230)微處理器利用異步讀取模式讀取暫存器2中的Stauts暫存器，以判斷寫入?yún)^(qū)段(Write SECTOR)命令所欲寫入的資料是否準(zhǔn)備就緒，且當(dāng)資料準(zhǔn)備就緒時(shí)，進(jìn)行步驟240；(240)利用同步寫入模式或異步寫入模式經(jīng)由緩沖區(qū)3透過與非(NAND)型閃存存取介面4連續(xù)寫入一個(gè)區(qū)段的資料到與非(NAND)型閃存5，且判斷所寫入的區(qū)段是否為最后一個(gè)區(qū)段，若是，則執(zhí)行步驟250；若否，則執(zhí)行步驟230；(250)結(jié)束。
如此，通過上述與ATA介面兼容的命令集中的寫入?yún)^(qū)段(WriteSECTOR)命令及讀取區(qū)段(READ SECTOR)命令，即可對與非(NAND)型閃存5進(jìn)行隨機(jī)(Random)存取資料，以達(dá)到快速存取的目的，而當(dāng)對與非(NAND)型閃存5做連續(xù)的數(shù)據(jù)處理，則可使用同步讀取模式及同步寫入模式，而異步讀取模式及異步寫入模式亦可使用在連續(xù)的數(shù)據(jù)處理。
再者，其它ATA介面兼容的命令也只需依照ATA規(guī)格書所描述的控制流程，來控制閃存即可。
上述詳細(xì)說明為針對本發(fā)明一種較佳的可行實(shí)施例說明而已，該實(shí)施例并非用以限定本發(fā)明的申請專利范圍，凡其它未脫離本發(fā)明所揭示的技藝精神下所完成的均等變化與修飾變更，均應(yīng)包含于本發(fā)明所涵蓋的專利范圍中。
綜上所述，本發(fā)明的與非NAND型閃存的存取架構(gòu)于使用時(shí)具有顯著的功效增進(jìn)，誠符合新穎性、創(chuàng)作性及進(jìn)步性的專利要件，依法提出申請。
權(quán)利要求
1.一種與非NAND型閃存的存取架構(gòu)，尤指可對與非NAND型閃存進(jìn)行隨機(jī)存取的存取架構(gòu)，設(shè)置有直接存取介面、暫存器、數(shù)據(jù)緩沖區(qū)、與非NAND型閃存存取介面及與非NAND型閃存，其特征是，該直接存取介面提供異步讀取模式、異步寫入模式、同步讀取模式及同步寫入模式來進(jìn)行讀寫資料；該暫存器連接于直接存取介面，且暫存器與ATA介面兼容；該數(shù)據(jù)緩沖區(qū)連接于直接存取介面；該與非NAND型閃存存取介面分別連接于暫存器及數(shù)據(jù)緩沖區(qū)；該與非NAND型閃存為連接于與非NAND型閃存存取介面，藉上，使用者或設(shè)計(jì)者即可利用與ATA介面兼容的命令集來對與非NAND型閃存進(jìn)行隨機(jī)存取資料，以達(dá)到快速存取的目的。
2.如權(quán)利要求1所述的與非NAND型快閃存儲器的存取架構(gòu)，其特征是，該暫存器設(shè)置有與ATA介面兼容的Feature暫存器、Sector Count暫存器、LBA Low暫存器、LBA Mid暫存器、LBA High暫存器、Device暫存器、Command暫存器及Status暫存器。
3.一種與非NAND型閃存的存取方法，尤指可對與非NAND型閃存進(jìn)行隨機(jī)存取的存取方法，其特征是，該方法設(shè)置有直接存取介面，且直接存取介面分別連接有數(shù)據(jù)緩沖區(qū)及與ATA介面兼容的暫存器，而數(shù)據(jù)緩沖區(qū)及ATA介面兼容的暫存器連接于與非NAND型閃存存取介面，且與非NAND型閃存存取介面為連接有與非NAND型閃存，當(dāng)預(yù)設(shè)的微處理器下達(dá)與ATA介面兼容的命令集中的讀取區(qū)段命令，來讀取與非NAND型閃存所儲存的資料時(shí)，為依照下列步驟進(jìn)行(A)開始；(B)微處理器透過直接存取介面所提供的異步寫入模式來設(shè)定暫存器中Feature、Sector Count、LBA Low、LBA Mid、LBAHigh及Device等暫存器的適當(dāng)值；(C)利用異步寫入模式將讀取區(qū)段命令寫入暫存器中的Command暫存器；(D)利用直接存取介面所提供的異步讀取模式讀取暫存器中的Status暫存器，以判斷讀取區(qū)段命令所欲讀取的資料是否準(zhǔn)備就緒，且當(dāng)資料準(zhǔn)備就緒時(shí)，進(jìn)行步驟E；(E)利用直接存取介面所提供的同步讀取模式或非同步讀取模式經(jīng)由緩沖區(qū)透過與非NAND型閃存存取介面連續(xù)讀取與非NAND型閃存一個(gè)區(qū)段的資料，且判斷所讀取的區(qū)段是否為最后一個(gè)區(qū)段，若是，則執(zhí)行步驟F；(F)結(jié)束。
4.如權(quán)利要求3所述的與非NAND型快閃存儲器的存取方法，其特征是，該步驟E若為否，則執(zhí)行步驟D。
5.一種與非NAND型閃存的存取方法，尤指可對與非NAND型閃存進(jìn)行隨機(jī)存取的方法，其特征是，該方法設(shè)置有直接存取介面，且直接存取介面分別連接有數(shù)據(jù)緩沖區(qū)及與ATA介面兼容的暫存器，而數(shù)據(jù)緩沖區(qū)及ATA介面兼容的暫存器連接于與非NAND型閃存存取介面，且與非NAND型閃存存取介面為連接有與非NAND型閃存，當(dāng)預(yù)設(shè)的微處理器下達(dá)與ATA介面兼容的命令集中的寫入?yún)^(qū)段命令，來將資料寫入NAND閃存時(shí)，依照下列步驟進(jìn)行(A)開始；(B)微處理器透過直接存取介面所提供的異步寫入模式來設(shè)定暫存器中Feature、Sector Count、LBA Low、LBA Mid、LBAHigh及Device等暫存器的適當(dāng)值；(C)利用異步寫入模式將寫入?yún)^(qū)段命令寫入暫存器中的Command暫存器；(D)利用直接存取介面所提供的異步讀取模式讀取暫存器中的Status暫存器，以判斷寫入?yún)^(qū)段命令所欲寫入的資料是否準(zhǔn)備就緒，且當(dāng)資料準(zhǔn)備就緒時(shí)，進(jìn)行步驟E；(E)利用直接存取介面所提供的同步寫入模式或非同步寫入模式經(jīng)由緩沖區(qū)透過與非NAND型閃存存取介面連續(xù)寫入一個(gè)區(qū)段的資料到與非NAND型閃存，且判斷所寫入的區(qū)段是否為最后一個(gè)區(qū)段，若是，則執(zhí)行步驟F；(F)結(jié)束。
6.如權(quán)利要求5所述的與非NAND型快閃存儲器的存取方法，其特征是，該步驟E若為否，則執(zhí)行步驟D。
全文摘要
本發(fā)明為一種與非型閃存的存取架構(gòu)及其存取方法，該存取架構(gòu)設(shè)置有直接存取介面，且直接存取介面分別連接有數(shù)據(jù)緩沖區(qū)以及與ATA介面兼容的暫存器，而數(shù)據(jù)緩沖區(qū)及ATA介面兼容的暫存器連接于與非型閃存存取介面，且與非型閃存的存取介面連接有與非型閃存，當(dāng)預(yù)設(shè)的微處理器欲對與非型閃存進(jìn)行資料存取時(shí)，即可利用直接存取介面所提供的傳輸方式以及與ATA介面兼容的暫存器，使微處理器可以透過異步直接尋址的方式控制暫存器，而以ATA介面所提供的命令對與非型閃存進(jìn)行隨機(jī)存取，以達(dá)到快速存取的目的。
文檔編號G06F3/06GK1862474SQ20051007124
公開日2006年11月15日 申請日期2005年5月13日 優(yōu)先權(quán)日2005年5月13日
發(fā)明者鄭國義 申請人:群聯(lián)電子股份有限公司