專利名稱：半導(dǎo)體集成電路、包括半導(dǎo)體集成電路的系統(tǒng)設(shè)備及半導(dǎo)體集成電路控制方法
技術(shù)領(lǐng)域：
本發(fā)明 一般涉及用于諸如便攜式攝像機(jī)或照相機(jī)之類的設(shè)備的半導(dǎo)體 集成電路、包括該半導(dǎo)體集成電路的系統(tǒng)設(shè)備以及控制該半導(dǎo)體集成電路的 方法，該便攜式攝像機(jī)或照相機(jī)之類的設(shè)備包括例如互補(bǔ)金屬氧化物半導(dǎo)體
(CMOS)圖像傳感器或電荷耦合器件(CCD)圖像傳感器，并且可連接到 并行總線或諸如通用串行總線(USB)之類的高速串行總線。
背景技術(shù)：
近幾年，使用通過USB可連接到個人計算機(jī)(下文稱為PC)的包括 CMOS傳感器的照相機(jī)來舉行視頻會議或進(jìn)行視頻電話呼叫已變得非常容 易。這很大程度上歸功于具有高像素數(shù)并配備有通常用作PC的通用接口的 USB接口的小型CMOS傳感器的照相機(jī)(稱為網(wǎng)絡(luò)照相機(jī))的發(fā)展。對于 筆記本型PC和液晶顯示器的使用來說，減小網(wǎng)絡(luò)照相機(jī)的尺寸尤為重要。 這又依次使得必須減小構(gòu)成網(wǎng)絡(luò)照相機(jī)的CMOS傳感器、USB LSI和外圍電 路的尺寸。
圖13示出了傳統(tǒng)網(wǎng)絡(luò)照相機(jī)系統(tǒng)的示范性配置。如圖13所示，網(wǎng)絡(luò)照 相機(jī)105包括光學(xué)鏡頭101、 CMOS傳感器102、 USB控制器103、調(diào)節(jié)器 104。網(wǎng)絡(luò)照相機(jī)105通過USB控制器103中的USB接口連接到PC 106。 可以使用電荷耦合器件(CCD)傳感器來代替CMOS傳感器102。
圖14是示出圖13中所示的USB控制器103的示范性內(nèi)部結(jié)構(gòu)的框圖。 如圖14所示，USB控制器103包括CMOS傳感器接口電路107、圖像數(shù)據(jù) FIFO 108、USB接口電路109、CPU 110和程序ROM 1U。除了程序ROM 111 之外，USB控制器103也可以包括可擦除可編程只讀存儲器(EPROM)。
USB控制器103被實施為LSI。LSI優(yōu)選地被設(shè)計為可連接到各種CMOS 傳感器和CCD傳感器。
同時，為了將USB控制器103連接到各種CMOS和CCD傳感器，必 須配置各種對于這些傳感器中的每一個的設(shè)置(例如，地址和數(shù)據(jù))。通常
由CPU 110根據(jù)存儲在程序ROM 111中的程序、通過將CMOS傳感器102 和USB控制器103相接口連接的CMOS傳感器接口電路107來執(zhí)行所連接 的CMOS或CCD傳感器(在此例中為CMOS傳感器102 )的設(shè)置配置。USB 控制器103的一個缺點是由于程序ROM lll是只讀存儲器，因此僅可以獲 得在工廠中預(yù)先安裝的程序。這意味著USB控制器103僅可適用于預(yù)定的 傳感器類型。
解決上述問題的一條途徑是在USB控制器中提供諸如EPROM或RAM 的可重寫存儲器，使得在制造之后也能夠增加或替代程序(如參見專利文獻(xiàn) 1)。但是，增加EPROM提高了 USB控制器的生產(chǎn)和測試成本。此外，由 于在切斷提供給USB控制器的電源時RAM中的程序會丟失，因此使用RAM 代替EPROM會引起其它問題。
假定網(wǎng)絡(luò)照相機(jī)按照USB協(xié)議而工作，在關(guān)斷和再接通電源后，PC將 該網(wǎng)絡(luò)照相機(jī)再次識別為USB設(shè)備。由于在此過程中對于其CMOS傳感器 的設(shè)置丟失，必須重新配置這些設(shè)置。因此，當(dāng)使用RAM時，必須重新安 裝構(gòu)成網(wǎng)絡(luò)照相機(jī)的固件的程序。重新安裝該程序的一條途徑是從主計算機(jī) 下載它們(如參見專利文獻(xiàn)2 )。另 一條途徑是從諸如EPROM的外部存儲器 傳送該程序(如參見專利文獻(xiàn)3)。
通過下載來重新安裝程序是一條非常合算的途徑。但是，這種方法需要 主計算機(jī)上的專用下載程序，而 一些用戶不愿意在它們的主計算機(jī)上安裝這 樣的程序。另一方面，對于使用諸如EPROM的外部存儲器的后一種方法， 用戶可以選擇是否安裝外部存儲器。日本專利申請公開第2002-14833號日本專利申請公開第2006-1901:32號日本專利申請公開第2002-24159號
因而，使用諸如EPROM的外部存儲器是重新安裝程序的一條簡單而有 效的途徑。然而，為了使用外部存儲器，必須提供另外的端子或管腳以將外 部存儲器連接到USB LSI。這在減小網(wǎng)絡(luò)照相機(jī)的尺寸時會引起問題。避免 USB LSI的端子或管腳數(shù)的增加的一條途徑是使用具有串行接口的串行電 可擦除可編程只讀存儲器(串行EEPROM)。但是，由于串行EEPROM的 數(shù)據(jù)傳送速率非常低而且開機(jī)后USB設(shè)備的啟動時間非常短，因此能夠從
串行EEPROM讀取的數(shù)據(jù)量很有限。

發(fā)明內(nèi)容
本發(fā)明的實施例提供了一種半導(dǎo)體集成電路、 一種包括該半導(dǎo)體集成電 路的系統(tǒng)設(shè)備以及控制該半導(dǎo)體集成電路的方法，其解決了或減少了由相關(guān) 技術(shù)的局限性和缺點引起的一個或多個問題。
本發(fā)明的一個實施例提供一種半導(dǎo)體集成電路，其將外部電路和控制該 外部電路的主機(jī)接口連接，并從可重寫外部存儲器中獲取用于將該外部電路 與該主機(jī)接口連接的數(shù)據(jù)。該半導(dǎo)體集成電路包括外部端子，外部信號線 組連接于其上，該外部信號線組包括并聯(lián)連接外部電路和外部存儲器的信號 線；外部端子接口電路，被配置為通過該外部信號線組將該半導(dǎo)體集成電路 與該外部電路或所連接的該外部存儲器接口連接；以及控制電路，被配置為 激活或禁止(deactivate)該外部電路和該外部存儲器；其中，該控制電路被 配置為激活將要經(jīng)由該外部端子接口電路接入的該外部電路或外部存儲器。
本發(fā)明的另一個實施例提供一種系統(tǒng)設(shè)備，其包括外部電路；可重寫 外部存儲器；和半導(dǎo)體集成電路，該半導(dǎo)體集成電路被配置為將外部電路和 控制該外部電路的主機(jī)接口連接，并從外部存儲器中獲取用于將該外部電路 與該主機(jī)接口連接的數(shù)據(jù)。該半導(dǎo)體集成電路包括外部端子，外部信號線 組連接于其上，該外部信號線組包括并聯(lián)連接外部電路和外部存儲器的信號 線；外部端子接口電路，被配置為通過該外部信號線組將該半導(dǎo)體集成電路 與該外部電路或所連接的該外部存儲器接口連接；以及控制電路，被配置為 激活或禁止該外部電路和該外部存儲器；其中，該控制電路被配置為激活將 要經(jīng)由該外部端子接口電路接入的該外部電路或外部存儲器。
本發(fā)明的又一實施例提供一種控制半導(dǎo)體集成電路的方法，該半導(dǎo)體集 成電路將外部電路和控制該外部電路的主機(jī)接口連接，并從可重寫外部存儲 器中獲取用于將該外部電路與該主機(jī)接口連接的數(shù)據(jù)。該方法包括步驟激 活將要接入的該外部電路或外部存儲器，該外部電路和該外部存儲器由同一 外部信號線組并聯(lián)連接到該半導(dǎo)體集成電路。


圖1是示出包括根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路1的系統(tǒng)設(shè)
備的示范性結(jié)構(gòu)的框圖2是示出圖1中所示的半導(dǎo)體集成電路1從外部存儲器3輸入數(shù)據(jù)和 向外部存儲器3輸出數(shù)據(jù)的過程的時序圖3是示出圖1中所示的外部端子接口電路13的一部分示范性內(nèi)部結(jié) 構(gòu)的電路圖4是示出包括圖1中所示的半導(dǎo)體集成電路l的網(wǎng)絡(luò)照相機(jī)的示范性 結(jié)構(gòu)的框圖5是示出圖4中所示的USB控制器33的示范性內(nèi)部結(jié)構(gòu)的框圖； 圖6是示出圖5中所示的外部信號線組35的具體示例的圖； 圖7是示出當(dāng)EPROM用作外部存儲器34時的外部信號線組35的具體 示例的圖8是示出包括根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路1的系統(tǒng)設(shè) 備的另一示范性結(jié)構(gòu)的框圖9是示出包括根據(jù)本發(fā)明的第二實施例的半導(dǎo)體集成電路la的系統(tǒng) 設(shè)備的示范性結(jié)構(gòu)的框圖IO是示出圖9中所示的外部電路2a的一部分示范性內(nèi)部結(jié)構(gòu)的電路
圖11是示出包括圖9中所示的半導(dǎo)體集成電路la的網(wǎng)絡(luò)照相機(jī)的示范 性結(jié)構(gòu)的框圖12是示出包括根據(jù)本發(fā)明的第二實施例的半導(dǎo)體集成電路la的系統(tǒng) 設(shè)備的另 一示范性結(jié)構(gòu)的框圖13是示出傳統(tǒng)網(wǎng)絡(luò)照相機(jī)系統(tǒng)的示范性結(jié)構(gòu)的圖；以及
圖14是示出圖13中所示的USB控制器103的示范性內(nèi)部結(jié)構(gòu)的框圖。
具體實施例方式
下面將參照附圖描述本發(fā)明的優(yōu)選實施例。
第一實施例
圖1是示出包括根據(jù)本發(fā)明的第一實施例的半導(dǎo)體集成電路1的系統(tǒng)設(shè) 備10的示范性結(jié)構(gòu)的框圖。
如圖1所示，系統(tǒng)設(shè)備10包括半導(dǎo)體集成電路1、外部電路2和諸如 EPROM的可重寫存儲器的外部存儲器3。半導(dǎo)體集成電路1包括用于連接
信號線的外部端子(未示出)。該外部電路2和外部存儲器3由包括連接到 相應(yīng)外部端子的多條信號線的外部信號線組4并聯(lián)連接。
例如，從半導(dǎo)體集成電路1輸出到外部信號線組4的數(shù)據(jù)信號進(jìn)入外部 電路2或外部存儲器3。半導(dǎo)體集成電路1也通過諸如USB的外部信號線組 5連接到諸如個人計算機(jī)(下文稱為PC )的主機(jī)6。半導(dǎo)體集成電路1控制 提供給外部電路2和外部存儲器3的電源。當(dāng)經(jīng)由外部信號線組4從/向外部 電路2輸入/輸出數(shù)據(jù)時，半導(dǎo)體集成電路1僅向外部電路2提供電源。當(dāng)經(jīng) 由外部信號線組4從/向外部存儲器3輸入/輸出數(shù)據(jù)時，半導(dǎo)體集成電路1 僅向外部存儲器3提供電源。
半導(dǎo)體集成電路1也包括CPU 11、程序ROM 12、外部端子接口電路 13、包括用于將半導(dǎo)體集成電路1連接到主機(jī)6的接口的內(nèi)部電路14、程序 RAM 15以及電源電路16。程序ROM 12包含將由CPU 11執(zhí)行的預(yù)先安裝 的程序。程序RAM15存儲CPU11接入外部電路2所用的程序和數(shù)據(jù)，并 被配置為允許增加和修改程序和數(shù)據(jù)。外部端子接口電路13作為將半導(dǎo)體 集成電路1連接到外部電路2和外部存儲器3的接口而運行。
CPU 11、程序ROM 12、外部端子接口電路13、內(nèi)部電路14和程序RAM 15經(jīng)由內(nèi)部信號線組17彼此連接。此外，外部端子接口電路13和內(nèi)部電路 14經(jīng)由內(nèi)部信號線組18連接。CPU 11控制電源電路16，從而控制提供給 外部電路2和外部存儲器3的電源。在圖l所示的結(jié)構(gòu)中，外部端子接口電 路13對應(yīng)于外部端子接口電路，程序RAM 15對應(yīng)于內(nèi)部易失性存儲器， 程序ROM 12對應(yīng)于內(nèi)部非易失性存儲器，CPU 11和程序ROM 12對應(yīng)于 控制電路。
當(dāng)半導(dǎo)體集成電路1從/向外部電路2輸入/輸出數(shù)據(jù)時，CPU 11根據(jù)存 儲在程序ROM 12中的程序，使得電源電路16切斷提供給外部存儲器3的 電源，并向外部電路2提供電源。CPU 11從而激活并接入外部電路2。
當(dāng)半導(dǎo)體集成電路1從/向外部存儲器3輸入/輸出數(shù)據(jù)時，CPU 11根據(jù) 存儲在程序ROM 12中的程序，使得電源電路16切斷提供給外部電路2的 電源，并向外部存儲器3提供電源。CPU 11從而激活外部存儲器3并接入 外部存儲器3和程序RAM 15。
在向外部存儲器3寫入凝:據(jù)的過程中，CPU 11經(jīng)由內(nèi)部信號線組17、 外部端子接口電路13和外部信號線組4,向外部存儲器3寫入諸如程序的數(shù)
據(jù)，該程序是經(jīng)由外部信號線組5從主機(jī)6輸入到內(nèi)部電路14的。在將外 部存儲器3中的數(shù)據(jù)傳送到程序RAM 15的過程中，CPU 11經(jīng)由外部信號 線組4、外部端子接口電路13和內(nèi)部信號線組17從外部存儲器3中讀取數(shù) 據(jù)并將數(shù)據(jù)寫入到程序RAM 15中。
圖2是示出半導(dǎo)體集成電路1從/向外部存儲器3輸入/輸出數(shù)據(jù)的過程 的時序圖。
在圖2所示的激活時段，CPU 11向外部電路2提供電源并切斷提供給 外部存儲器3的電源。結(jié)果，外部電路2被使能輸入/輸出數(shù)據(jù)，而外部存儲 器3被禁止。在激活時段，半導(dǎo)體集成電路1經(jīng)由外部信號線組4從/向外部 電路2輸入/輸出信號。在下一時段ST1， CPU 11切斷提供給外部電路2的 電源，然后向外部存儲器3提供電源。結(jié)果，外部電路2被禁止，而外部存 儲器3被使能輸入/輸出數(shù)據(jù)。
在下一時段ST2， CPU 11在外部存儲器3和程序RAM 15之間傳送數(shù) 據(jù)。在時段ST2之后的時段ST3內(nèi)，CPU11切斷電源，從而禁止外部存儲 器3,并恢復(fù)對外部電路2提供電源以返回到激活時段。
這樣，半導(dǎo)體集成電路1能夠從外部存儲器3將接入外部電路2所必須 的程序和數(shù)據(jù)下載到內(nèi)部程序RAM 15中，而不用連接外部存儲器3的專用 端子或信號線。
圖3是示出圖1所示的外部端子接口電路13的一部分示范性內(nèi)部結(jié)構(gòu) 的電路圖。
外部端子接口電路13包括多個I/0單元21和選擇電路22。每個I/0單 元21包括緩沖器25和AND電路26。在圖3中，為了描述目的，僅示出了 一個1/0單元21。其它1/0單元21具有與圖3中所示的結(jié)構(gòu)基本相同的結(jié) 構(gòu)。內(nèi)部信號線組17和18連接到選擇電路22。選擇電路22根據(jù)來自CPU 11的控制信號將內(nèi)部信號線組17或18經(jīng)由I/O單元21連接到外部信號線 組4。緩沖器25的輸入端和AND電路26的輸出端連接到選擇電路22，緩 沖器25的輸出端連接到AND電路26的一個輸入端，I/O單元21的連接端 連接到外部信號線組4的相應(yīng)信號線。CPU 11將控制信號發(fā)送給緩沖器25 的控制信號輸入端和AND電路26的另一個輸入端，從而導(dǎo)通或關(guān)閉由緩沖 器25和AND電路26作用的門(gate )。
當(dāng)通過外部端子接口電路13將信號輸出到外部信號線組4時，CPU 11輸出低電平信號到緩沖器25的控制信號輸入端以導(dǎo)通緩沖器25，并輸出低 電平信號到AND電路26的一個輸入端，從而引起AND電路26的輸出端 的信號降到低電平。結(jié)果，經(jīng)由連接到選擇電路22的內(nèi)部信號線組17或18 輸入的信號經(jīng)由緩沖器25輸出到外部信號線組4。
例如，當(dāng)向外部存儲器3寫入從主機(jī)6經(jīng)由外部信號線組5而輸入到內(nèi) 部電路14中的諸如程序的數(shù)據(jù)時，CPU 11如上所述地切斷提供給外部電路 2的電源并將電源提供給外部存儲器3，使得選擇電路22將內(nèi)部信號線組17 連接到I/0單元21。然后，CPU11導(dǎo)通緩沖器25，并使得AND電路26關(guān) 閉其門(gate)。當(dāng)向外部電路2輸出從主機(jī)6經(jīng)由外部信號線組5輸入到內(nèi) 部電路14的數(shù)據(jù)信號時，CPU 11如上所述地將電源提供給外部電路2，并 切斷提供給外部存儲器3的電源，使得選擇電路22將內(nèi)部信號線組17連接 到I/O單元21 。然后，CPU 11導(dǎo)通緩沖器25并使得AND電路26關(guān)閉其門。
當(dāng)從外部信號線組4向外部端子接口電路13輸入信號時，CPU 11輸出 高電平信號到緩沖器25的控制信號輸入端以關(guān)斷緩沖器25,并輸出高電平 信號到AND電路26的一個輸入端，從而使得AND電路26打開其門。結(jié) 果，從外部信號線組4經(jīng)由AND電路26向選擇電路22輸入信號，然后將 該信號輸出到內(nèi)部信號線組17或18。
例如，當(dāng)^J^卜部存儲器3向程序RAM 15傳送數(shù)據(jù)時，CPU 11如上所 述地切斷提供給外部電路2的電源并將電源提供給外部存儲器3，使得選擇 電路22將內(nèi)部信號線組17連接到I/0單元21。然后，CPU ll關(guān)斷緩沖器 25，并使得AND電路26打開其門。當(dāng)從外部電路2向內(nèi)部電路14發(fā)送信 號時，CPU11如上所述地將電源提供給外部電路2，并切斷提供給外部存儲 器3的電源，使得選擇電路22將內(nèi)部信號線組18連接到I/O單元21。然后， CPU 11關(guān)斷緩沖器25并使得AND電路26打開其門。
圖4是示出包括圖1所示的半導(dǎo)體集成電路1的網(wǎng)絡(luò)照相機(jī)的示范性結(jié) 構(gòu)的框圖。
如圖4所示，網(wǎng)絡(luò)照相機(jī)30包括光學(xué)鏡頭31、 CMOS傳感器32、 USB 控制器33和外部存儲器34。 USB控制器33包括用于連接信號線的外部端 子(未示出)。CMOS傳感器32和外部存儲器34由包括多條連接到相應(yīng)外 部端子的信號線的外部信號線組35并聯(lián)連接。USB控制器33也經(jīng)由USB 36 連接到PC40?？梢允褂肅CD傳感器來代替CMOS傳感器32。網(wǎng)絡(luò)照相機(jī) 30與圖1的系統(tǒng)設(shè)備10對應(yīng)，CMOS傳感器32與圖1的外部電路2對應(yīng)， USB控制器33與圖1的半導(dǎo)體集成電路1對應(yīng)，外部存儲器34與圖1的外 部存儲器3對應(yīng)，外部信號線組35與外部信號線組4對應(yīng)。此外，USB 36 與圖1的外部信號線組5對應(yīng)，PC 40與圖1的主機(jī)6對應(yīng)。
圖5是示出圖4所示的USB控制器33的示范性內(nèi)部結(jié)構(gòu)的框圖。
如圖5所示，USB控制器33包括CPU 41 、程序ROM 42、 CMOS傳感 器接口電路43、多用途輸入/輸出(GPIO)接口電路44、包括圖像數(shù)據(jù)FIFO 和USB接口電路的內(nèi)部電路45、程序RAM 46以及電源電路47。 CPU 41 與圖1的CPU 11對應(yīng)，程序ROM 42與程序ROM 12對應(yīng)，CMOS傳感器 接口電路43和GPIO接口電路44與外部端子接口電路13對應(yīng)，內(nèi)部電路 45與內(nèi)部電路14對應(yīng)，程序RAM 46與程序RAM 15對應(yīng)，電源電路47 與電源電3各16對應(yīng)。
程序ROM 42包含將由CPU 41執(zhí)行的預(yù)先安裝的程序。程序RAM 46 存儲CPU 41接入CMOS傳感器32所用的程序和數(shù)據(jù)，并被配置為允許增 加和修改程序和數(shù)據(jù)。CMOS傳感器接口電路43作為將USB控制器33連 接到CMOS傳感器32和外部存儲器34的接口而運行。GPIO接口電路44 作為連接網(wǎng)絡(luò)照相機(jī)30的外圍設(shè)備的接口而運行。
CPU 41 、程序ROM 42、 CMOS傳感器接口電路43 、 GPIO接口電路44、 內(nèi)部電路45和程序RAM 46經(jīng)由內(nèi)部信號線組48連接。
CMOS傳感器接口電路43經(jīng)由內(nèi)部信號線組49連接到內(nèi)部電路45。 此外，CMOS傳感器接口電路43經(jīng)由外部信號線組35連接到外部存儲器 34和CMOS傳感器32, GPIO 4妻口電路44經(jīng)由外部信號線組35連接到外 部存儲器34。此外，內(nèi)部電路45經(jīng)由USB 36連接到PC 40。內(nèi)部電路45 包括用于將USB控制器33連接到PC 40的接口 。內(nèi)部信號線組48與圖1 的內(nèi)部信號線組17對應(yīng)，內(nèi)部信號線組49與圖1的內(nèi)部信號線組18對應(yīng)。 電源電路47降低從PC 40經(jīng)由USB 36提供的電壓并輸出該降低的電壓。 CPU 41控制電源電路47，從而控制提供給CMOS傳感器32和外部存儲器 34的電源。
當(dāng)USB控制器33從/向CMOS傳感器32輸入/輸出信號時，CPU41根 據(jù)存儲在程序ROM 42中的程序，使得電源電路47切斷提供給外部存儲器 34的電源，并向CMOS傳感器32提供電源。CPU41 乂人而激活并接入CMOS
傳感器32。
當(dāng)USB控制器33從/向外部存儲器34輸入/輸出數(shù)據(jù)時，CPU 41根據(jù) 存儲在程序ROM 42中的程序，使得電源電路47切斷提供給CMOS傳感器 32的電源，并向外部存儲器34提供電源。CPU 41從而激活外部存儲器34 并接入外部存儲器34和程序RAM 46。
在向外部存儲器34寫入^:據(jù)的過程中，CPU 41經(jīng)由內(nèi)部信號線組48、 CMOS傳感器接口電路43、 GPIO接口電路44和外部信號線組35,向外部 存儲器34寫入數(shù)據(jù)，該數(shù)據(jù)是經(jīng)由USB 36從PC 40輸入到內(nèi)部電路45的。 在將外部存儲器34中的數(shù)據(jù)傳送到程序RAM46的過程中，CPU41經(jīng)由外 部信號線組35、 CMOS傳感器接口電路43、 GPIO接口電路44和內(nèi)部信號 線組48從外部存儲器34中讀取數(shù)據(jù)并將數(shù)據(jù)寫入到程序RAM 46中。
圖6是示出外部信號線組35的具體示例的圖。
如圖6所示，外部信號線組35包括用于從CMOS傳感器32發(fā)送信號 到CMOS傳感器接口電路43的下述信號線用于發(fā)送具有(n+l )位寬度 的輸入圖像數(shù)據(jù)IMGD [n:0]的信號線；用于發(fā)送指示圖像數(shù)據(jù)的有效性時段 的信號HSYNC和VSYNC的信號線；以及用于發(fā)送時鐘信號PCLK的信號 線，其中輸入圖像數(shù)據(jù)IMGD [n:0]和信號HSYNC和VSYNC利用該時鐘信 號同步。外部信號線組35也包括用于從CMOS傳感器接口電路43發(fā)送信 號到CMOS傳感器32的下述信號線用于發(fā)送用來在CMOS傳感器32中 產(chǎn)生時鐘信號的原始時鐘信號MCLK的信號線；用于發(fā)送用來重置CMOS 傳感器32的重置信號PWDWN的信號線；以及用于發(fā)送時鐘信號SCK和 用來串行通信以接入CMOS傳感器32中的寄存器(未示出)的串行數(shù)據(jù)SDA 的信號線。該外部信號線組35還包括用于將網(wǎng)絡(luò)照相機(jī)30的外圍設(shè)備連接 到GPIO接口電路44的(m+1 )條信號線GPIO [m:O]。
圖7是示出當(dāng)使用EEPROM作為外部存儲器34時的外部信號線組35 的具體示例的圖。
如圖7所示，EEPROM 34由發(fā)送接入授權(quán)(芯片使能)信號CE#、讀 (輸出使能)信號OEl寫(寫使能)信號WE#、具有(q+1)位寬度的地 址數(shù)據(jù)A [q:O]以及具有(r+1)位寬度的數(shù)據(jù)D [n0]的信號線連接。數(shù)據(jù)D 的寬度通常為8位。因此，當(dāng)EEPROM 34的容量為8KB時，地址數(shù)據(jù)A 的寬度變?yōu)?3位，用于EEPROM 34的信號線的總數(shù)變?yōu)?4。在這種情況
下，例如，n被設(shè)置為7， m被設(shè)置為8，外部信號線組35的信號線數(shù)變?yōu)?24。如果除了上述信號線之外的其它信號線可用于CMOS傳感器32和CMOS 傳感器接口電路43之間，則這些信號線也可以用來連接EEPROM 34。
CMOS傳感器接口電路43包括選擇電路55, GPIO接口電路44包括選 擇電路56。選擇電路55根據(jù)來自CPU41的控制信號將內(nèi)部信號線組48或 49連接到外部信號線組35。當(dāng)CPU 41控制連接到GPIO接口電路44的外 圍設(shè)備時，CPU 41經(jīng)由寄存器(未示出)連接到GPIO接口電路44。選擇 電路56根據(jù)來自CPU41的控制信號將信號線GPIO [m:0]連接到內(nèi)部信號線 組48或寄存器。
當(dāng)從或向CMOS傳感器32輸入或輸出信號時，CPU 41使得選擇電路 55將內(nèi)部信號線組49連接到外部信號線組35的除了信號線GPIO [m:0]之 外的其它信號線上，并使得選擇電路56將信號線GPIO [m:0]連接到寄存器。 當(dāng)向EEPROM 34寫入諸如程序的數(shù)據(jù)或?qū)EPROM 34中的數(shù)據(jù)傳送到程 序RAM46時，CPU41使得選擇電路55或56將內(nèi)部信號線組48連接到外 部信號線組35。
在圖1所示的示例中，CPU 11在外部存儲器3和程序RAM 15之間傳 送數(shù)據(jù)?？商鎿Q地，直接存儲器存取(DMA)控制器19可以用于加速數(shù)據(jù) 傳送，如圖8所示。DMA控制器19管理外部存儲器3和程序RAM 15之間 的數(shù)據(jù)傳送的方向和讀取或?qū)懭霐?shù)據(jù)的地址。CPU 11請求DMA控制器19 開始直接存儲器存取(DMA)并等待來自DMA控制器19的DMA完成報 告。盡管半導(dǎo)體集成電路l的尺寸變得比圖l所示的要大，但是此結(jié)構(gòu)能夠 加速數(shù)據(jù)傳送。外部電路2和外部存儲器3以與上面參照圖1所述的基本相 同的方式來切換。在圖8所示的結(jié)構(gòu)中，CPUll、程序ROM12和DMA控 制器19構(gòu)成控制電路。
在上述實施例中，電源電路16被提供在半導(dǎo)體集成電路1中?？商鎿Q 地，電源電路16可以被提供在半導(dǎo)體集成電路1之外。
如上所述，第一實施例的半導(dǎo)體集成電路1可以使用相同外部信號線組 4連接到外部電路2或外部存儲器3。當(dāng)從/向外部電路2輸入/輸出數(shù)據(jù)時， 半導(dǎo)體集成電路1的CPU 11切斷提供給外部存儲器3的電源，并向外部電 路2提供電源從而激活外部電路2，然后接入外部電路2。當(dāng)從/向外部存儲 器3輸入/輸出數(shù)據(jù)時，半導(dǎo)體集成電路1的CPU 11切斷提供給外部電路2
的電源，并向外部存儲器3提供電源從而激活外部存儲器3，然后接入外部 存儲器3和程序RAM15。因而，本發(fā)明的第一實施例能夠使得半導(dǎo)體集成 電路從外部存儲器下載程序到內(nèi)部RAM,而不用增加管腳數(shù)和半導(dǎo)體集成 電路的尺寸。
第二實施例
上述第一實施例的半導(dǎo)體集成電路l被配置為能夠使用相同外部信號線 組4通過控制提供給外部電路2和外部存儲器3的電源，從/向外部電路2 或外部存儲器3輸入/輸出信號。在本發(fā)明的第二實施例中，半導(dǎo)體集成電路 la被配置為能夠使用同一外部信號線組4,通過使用控制外部電路2a和外 部存儲器3a的數(shù)據(jù)輸入-輸出功能的控制信號，從/向外部電路2a或外部存 儲器3a輸入/輸出信號。
圖9是示出包括根據(jù)本發(fā)明的第二實施例的半導(dǎo)體集成電路la的系統(tǒng) 設(shè)備10a的示范性結(jié)構(gòu)的框圖。將圖9中與圖1所示的組件對應(yīng)的組件指定 相同的參考數(shù)字，并且略去對這些組件的描述。這里討論圖1和圖9之間的 差別。
在圖9所示的示范性結(jié)構(gòu)中，圖1的系統(tǒng)設(shè)備IO被重新命名為系統(tǒng)設(shè) 備10a,半導(dǎo)體集成電路1被重新命名為半導(dǎo)體集成電路la， CPU 11用CPU lla來替代，外部電路2用外部電路2a來替代，外部存儲器3用外部存儲器 3a來替代。此外，在圖9中，圖1的電源電路16被去掉，CPU lla被配置 為控制外部電路2a和外部存儲器3a的數(shù)據(jù)輸入-輸出功能。
如圖9所示，系統(tǒng)設(shè)備10a包括半導(dǎo)體集成電路la、外部電路2a和諸 如EPROM的可重寫存儲器的外部存儲器3a。
半導(dǎo)體集成電路ia包括用于連接信號線的外部端子(未示出)。外部電
路2a和外部存儲器3a由包括連接到相應(yīng)外部端子的多條信號線的外部信號 線組4并聯(lián)連接。例如，從半導(dǎo)體集成電路la輸出到外部信號線組4的數(shù) 據(jù)信號進(jìn)入外部電路2a或外部存儲器3a。半導(dǎo)體集成電路la也通過外部信 號線組5連接到主機(jī)6。半導(dǎo)體集成電路la控制外部電路2a和外部存儲器 3a的數(shù)據(jù)輸入-輸出功能。當(dāng)經(jīng)由外部信號線組4從/向外部電路2a輸入/輸 出數(shù)據(jù)時，CPU 11a激活外部電路2a的輸入-輸出功能，并禁止外部存儲器 3a的數(shù)據(jù)輸入-輸出功能。當(dāng)經(jīng)由外部信號線組4 /人/向外部存儲器3a輸入/ 輸出數(shù)據(jù)時，CPU 11a激活外部存儲器3a的數(shù)據(jù)輸入-輸出功能，并禁止外 部電路2a的數(shù)據(jù)輸入-輸出功能。
半導(dǎo)體集成電路la也包括CPU lla、程序ROM12、外部端子接口電路 13、包括用于將半導(dǎo)體集成電路la連接到主機(jī)6的接口的內(nèi)部電路14以及 程序RAM 15。程序ROM 12包含將由CPU lla執(zhí)行的預(yù)先安裝的程序。程 序RAM 15存儲CPU 1 la接入外部電^各2a所用的程序和lt據(jù)，并被配置為 允許增加和修改程序和數(shù)據(jù)。外部端子接口電路13包括用于將半導(dǎo)體集成 電路la連接到外部電路2a和外部存儲器3a的接口 。
CPU lla、程序ROM 12、外部端子接口電路13、內(nèi)部電路14和程序 RAM 15經(jīng)由內(nèi)部信號線組17 4皮此連接。此外，外部端子接口電路13和內(nèi) 部電路14經(jīng)由內(nèi)部信號線組18彼此連接。在圖9所示的結(jié)構(gòu)中，CPU lla 和程序ROM 12構(gòu)成控制電^"。
當(dāng)半導(dǎo)體集成電路la從/向外部電路2a輸入/輸出數(shù)據(jù)時，CPU lla才艮 據(jù)存儲在程序ROM 12中的程序，禁止外部存儲器3a的數(shù)據(jù)輸入-輸出功能， 并激活外部電路2a的輸入-輸出功能。然后CPU 11 a接入外部電路2a。
當(dāng)半導(dǎo)體集成電路la從/向外部存儲器3a輸入/輸出數(shù)據(jù)時，CPU lla 根據(jù)存儲在程序ROM 12中的程序，禁止外部電路2a的數(shù)據(jù)輸入-輸出功能， 并激活外部存儲器3a的輸入-輸出功能。然后CPU lla接入外部存儲器3a。
在向外部存儲器3a寫入數(shù)據(jù)的過程中，CPUlla經(jīng)由內(nèi)部信號線組17、 外部端子接口電路13和外部信號線組4，向外部存儲器3a寫入諸如程序的 數(shù)據(jù)，該程序是經(jīng)由外部信號線組5從主機(jī)6輸入到內(nèi)部電路14的。在從 外部存儲器3a到程序RAM 15傳送數(shù)據(jù)的過程中，CPU lla經(jīng)由外部信號 線組4、外部端子接口電路13和內(nèi)部信號線組17從外部存儲器3a中讀取數(shù) 據(jù)并將數(shù)據(jù)寫入到程序ram 15中。
圖10是示出圖9所示的外部電路2a的一部分示范性內(nèi)部結(jié)構(gòu)的電路圖。
外部電路2a包括I/O接口電路61 。該I/O接口電路61包括多個I/O單 元62和用于控制I/O單元62的I/O控制電^各63。 I/O.單元62和I/O控制電 路63連接到外部信號線組4。 I/O單元62的每一個包括緩沖器65和AND 電路66。在圖10中，為了描述目的，僅示出了一個I/O單元62。其它I/O 單元62具有與圖10中所示的結(jié)構(gòu)基本相同的結(jié)構(gòu)。從CPUlla經(jīng)由外部端 子接口電路13和外部信號線組4向I/O控制電路63輸入控制信號。相似地，
從CPU lla經(jīng)由外部端子接口電路13和外部信號線組4向外部存儲器3a輸 入控制信號。緩沖器65的輸入端和AND電路66的輸出端連接到外部電路 2a中的相應(yīng)電路(未示出)，緩沖器65的輸出端連接到AND電路66的一 個輸入端，I/O單元62的連接端連接到外部信號線組4的相應(yīng)信號線。I/O 控制電路63輸出控制信號到緩沖器65的控制信號輸入端和AND電路66的 另一個輸入端，從而導(dǎo)通或關(guān)閉由緩沖器65和AND電路66作用的門。
當(dāng)從外部電路2a向外部信號線組4輸出信號時，I/O控制電路63輸出 低電平信號到緩沖器65的控制信號輸入端以導(dǎo)通緩沖器65,并輸出低電平 信號到AND電路66的一個輸入端，從而使得AND電路66的輸出端的信 號降到低電平。結(jié)果，信號經(jīng)由緩沖器65輸出到外部信號線組4。
例如，當(dāng)向外部存儲器3a寫入從主機(jī)6經(jīng)由外部信號線組5輸入到內(nèi) 部電路14中的諸如程序的數(shù)據(jù)時，或者當(dāng)從外部存儲器3a向程序RAM 15 傳送數(shù)據(jù)時，CPU 11a如上所述地禁止外部電路2a的數(shù)據(jù)輸入-輸出功能， 并激活外部存儲器3a的凄t據(jù)輸入-輸出功能。
當(dāng)從外部電路2a輸入信號時，CPU lla禁止外部存儲器3a的數(shù)據(jù)輸入-輸出功能，導(dǎo)通緩沖器65，并使得AND電路66關(guān)閉其門。當(dāng)向外部電路 2a輸出信號時，CPUlla禁止外部存儲器3a的數(shù)據(jù)輸入-輸出功能，輸出高 電平信號到緩沖器65的控制信號輸入端以關(guān)斷緩沖器65,并輸出高電平信 號到AND電路66的一個輸入端，從而使得AND電路66打開其門。結(jié)果， 經(jīng)由AND電路66向外部電路2a的內(nèi)部電路輸入經(jīng)由外部信號線組4發(fā)送 的信號。在如上描述中，當(dāng)從/向外部存儲器3a輸入/輸出數(shù)據(jù)時，禁止外部 電路2a的數(shù)據(jù)輸入-輸出功能?？商鎿Q地，半導(dǎo)體集成電路la可以被配置為 當(dāng)與外部存儲器3a交換數(shù)據(jù)時，禁止外部電路2a的所有功能。
圖ll是示出包括圖9所示的半導(dǎo)體集成電路la的網(wǎng)絡(luò)照相機(jī)的示范性 結(jié)構(gòu)的框圖。圖11中將與圖4中所示的組件對應(yīng)的那些組件指定相同的參 考數(shù)字。如圖11所示，網(wǎng)絡(luò)照相機(jī)30a包括光學(xué)鏡頭31、CMOS傳感器32a、 USB控制器33a、外部存儲器34a和電源電路71。電源電路71向CMOS傳 感器32a、 USB控制器33a和外部存儲器34a提供電源。
CMOS傳感器32a、 USB控制器33a和外部存儲器34a經(jīng)由外部信號線 組35彼此連接。USB控制器33a也經(jīng)由USB 36連接到PC 40。可以使用 CCD傳感器來代替CMOS傳感器32a。網(wǎng)絡(luò)照相機(jī)30a與圖9的系統(tǒng)設(shè)備
10a對應(yīng)，CMOS傳感器32a與外部電路2a對應(yīng)，USB控制器33a與半導(dǎo) 體集成電路la對應(yīng)，外部存儲器34a與外部存儲器3a對應(yīng)，外部信號線組 35與外部信號線組4對應(yīng)。此外，USB 36與圖9的外部信號線組5對應(yīng)， PC 40與圖9的主才幾6對應(yīng)。
圖11的USB控制器33a的內(nèi)部結(jié)構(gòu)除了去掉電源電路47之外與圖5 所示的基本相同。此外，外部信號線組35的組件與圖6和7所示的基本相 同。因此，這里略去示出USB控制器33a的內(nèi)部結(jié)構(gòu)和外部信號線組35的 組件的圖。在此示例中，假定EEPROM用作外部存4諸器34a(下文也可以稱 為EEPROM 34a )。 USB控制器33a的CPU 1 la使用重置信號PWDWN控制 CMOS傳感器32a，并使用芯片使能信號CE弁控制EEPROM 34a。當(dāng)接入 EEPROM 34a時，CPU 11a使用芯片使能信號CE弁激活EEPROM 34a,并使 用重置信號PWDWN禁止CMOS傳感器32a。另一方面，當(dāng)接入CMOS傳 感器32a時，CPU 1 la使用芯片使能信號CE存禁止EEPROM 34a,并使用重 置信號PWDWN激活CMOS傳感器32a。
在圖9所示的示例中，CPU 11a在外部存儲器3a和程序RAM 15之間 傳送數(shù)據(jù)?？商鎿Q地，DMA控制器19a可以用于加速數(shù)據(jù)傳送，如圖12 所示。DMA控制器19a管理外部存儲器3a和程序RAM 15之間的數(shù)據(jù)傳送 的方向和讀取或?qū)懭霐?shù)據(jù)的地址。CPU lla請求DMA控制器19a開始直接 存儲器存取(DMA)并等待來自DMA控制器19a的DMA完成報告。盡管 半導(dǎo)體集成電路la的尺寸變得比圖9所示的要大，但是此結(jié)構(gòu)能夠加速數(shù) 據(jù)傳送。外部電路2a和外部存儲器3a以上面與參照圖9所述的方式基本相 同的方式而凈皮切才灸。
如上所述，第二實施例的半導(dǎo)體集成電路la能夠使用相同的外部信號 線組4連接到外部電路2a或外部存儲器3a。在接入外部電路2a的過程中， CPU lla禁止外部存儲器3a的輸入-輸出功能，激活外部電路2a的輸入-輸 出功能，然后接入外部電路2a。在接入外部存儲器3a的過程中，CPU 11a 禁止外部電路2a的輸入-輸出功能，激活外部存儲器3a的輸入-輸出功能， 然后接入外部存儲器3a和程序RAM15。因而，不包括電源電路的第二實施 例的半導(dǎo)體集成電路la和第一實施例的半導(dǎo)體集成電路1具有基本相同的 有益效果。
本發(fā)明的實施例提供了一種半導(dǎo)體集成電路、 一種包括該半導(dǎo)體集成電路的系統(tǒng)設(shè)備以及一種控制該半導(dǎo)體集成電路的方法。
本發(fā)明的實施例能夠使得半導(dǎo)體集成電路能夠從外部存儲器下載程序
到內(nèi)部RAM，而不用增加管腳的數(shù)量和半導(dǎo)體集成電路的尺寸。
本發(fā)明的一個實施例提供了一種半導(dǎo)體集成電路，其能夠通過激活將要 被接入的外部電路或外部存儲器，經(jīng)由相同的外部信號線組將其自身連接到 該外部電路或外部存儲器。此結(jié)構(gòu)消除了增加連接外部存儲器的端子或管腳 的需要。換句話說，此配置使得能夠?qū)雽?dǎo)體集成電路適配為適應(yīng)外部存儲 器，而不用增加管腳數(shù)和半導(dǎo)體集成電路的尺寸，從而使得能夠減小包括半 導(dǎo)體集成電路的照相機(jī)的尺寸和成本。
例如，根據(jù)本發(fā)明的一個實施例的半導(dǎo)體集成電路可以被合并在照相機(jī) 系統(tǒng)中，在該照相機(jī)系統(tǒng)中，用于將視覺圖像轉(zhuǎn)換成電信號的諸如CMOS 傳感器或CCD傳感器的圖像傳感器用作上述外部電路。這樣的配置使得能 夠容易地重寫照相機(jī)系統(tǒng)中的程序。
本發(fā)明不限于這些詳細(xì)公開的實施例，在不脫離本發(fā)明的范圍的情況 下，可以做出改變和修改。
對相關(guān)申請的交叉引用
本申請要求于2006年9月7日在日本提交的專利申請序列號為 2006-242471的優(yōu)先權(quán)，其全部內(nèi)容通過參照而被合并與此。
權(quán)利要求
1、一種半導(dǎo)體集成電路，其將外部電路和控制該外部電路的主機(jī)接口連接，并從可重寫外部存儲器中獲取用于將該外部電路與該主機(jī)接口連接的數(shù)據(jù)，該半導(dǎo)體集成電路包括外部端子，外部信號線組連接于其上，該外部信號線組包括并聯(lián)連接外部電路和外部存儲器的信號線；外部端子接口電路，被配置為經(jīng)由該外部信號線組將該半導(dǎo)體集成電路與該外部電路或所連接的該外部存儲器接口連接；以及控制電路，被配置為激活或禁止該外部電路和該外部存儲器；其中，該控制電路被配置為激活將要經(jīng)由該外部端子接口電路接入的該外部電路或外部存儲器。
2、 如權(quán)利要求1所述的半導(dǎo)體集成電路，其中，該控制電路被配置為 通過控制提供給該外部電路和外部存儲器的電源來激活或禁止該外部電路 和外部存儲器。
3、 如權(quán)利要求1所述的半導(dǎo)體集成電路，其中，該控制電路被配置為 使用控制信號來激活或禁止該外部電路和外部存儲器。
4、 如權(quán)利要求1所述的半導(dǎo)體集成電路，還包括 內(nèi)部易失性存儲器；其中該控制電路被配置為從該外部存儲器中讀取數(shù)據(jù)，將該讀取的數(shù)據(jù) 存儲在該內(nèi)部易失性存儲器中，以及使用所存儲的數(shù)據(jù)接入該外部電路。
5、 如權(quán)利要求4所述的半導(dǎo)體集成電路，其中該控制電路包括包含預(yù)先安裝的程序的內(nèi)部非易失性存儲器和根據(jù)該 預(yù)先安裝的程序而工作的CPU;以及該CPU被配置為從該外部存儲器中讀取用于接入該外部電路的程序， 并且將該程序存儲在內(nèi)部易失性存儲器中。
6、 如權(quán)利要求4所述的半導(dǎo)體集成電路，其中該控制電路包括包含預(yù)先安裝的程序的內(nèi)部非易失性存儲器、根據(jù)該預(yù) 先安裝的程序而工作的CPU和由該CPU控制的DMA控制器；以及該CPU被配置為使得該DMA控制器從該外部存儲器中讀取用于接入該 外部電路的程序，并且使得該DMA控制器將所讀取的程序存儲在內(nèi)部易失性存儲器中。
7、 一種系統(tǒng)設(shè)備，包括 外部電3各；可重寫外部存儲器；和半導(dǎo)體集成電路，被配置為將該外部電路和控制該外部電路的主機(jī)接口 連接，并從該外部存儲器中獲取用于將該外部電路與該主機(jī)接口連接的數(shù)據(jù)；其中該半導(dǎo)體集成電路包括外部端子，外部信號線組連接于其上，該外部信號線組包括并聯(lián)連 接外部電路和外部存儲器的信號線，外部端子接口電路，被配置為經(jīng)由該外部信號線組將該半導(dǎo)體集成 電路與該外部電路或所連接的該外部存儲器接口連接；以及控制電路，被配置為激活或禁止該外部電路和該外部存儲器，其中，該控制電路被配置為激活將要經(jīng)由該外部端子接口電路接入 的該外部電路或外部存儲器。
8、 如權(quán)利要求7所述的系統(tǒng)設(shè)備，其中，該控制電路被配置為通過控 制提供給該外部電路和外部存儲器的電源來激活或禁止該外部電路和外部 存儲器。
9、 如權(quán)利要求7所述的系統(tǒng)設(shè)備，其中，該控制電路被配置為使用控 制信號來激活或禁止該外部電路和外部存儲器。
10、 如權(quán)利要求7所述的系統(tǒng)設(shè)備，其中 該半導(dǎo)體集成電路還包括內(nèi)部易失性存儲器；以及該控制電路被配置為從該外部存儲器中讀取數(shù)據(jù)，將該讀取的數(shù)據(jù)存儲 在該內(nèi)部易失性存儲器中，以及使用所存儲的數(shù)據(jù)接入該外部電路。
11、 如權(quán)利要求IO所述的系統(tǒng)設(shè)備，其中該控制電路包括包含預(yù)先安裝的程序的內(nèi)部非易失性存儲器和根據(jù)該 預(yù)先安裝的程序而工作的CPU;以及該CPU被配置為從該外部存儲器中讀取用于接入該外部電路的程序， 并且將該程序存儲在內(nèi)部易失性存儲器中。
12、 如權(quán)利要求IO所述的系統(tǒng)設(shè)備，其中該控制電路包括包含預(yù)先安裝的程序的內(nèi)部非易失性存儲器、根據(jù)該預(yù) 先安裝的程序而工作的CPU和由該CPU控制的DMA控制器；以及該CPU被配置為使得該DMA控制器從該外部存儲器中讀取用于接入該 外部電路的程序，并且使得該DMA控制器將所讀取的程序存儲在內(nèi)部易失 性存儲器中。
13、 如權(quán)利要求7所述的系統(tǒng)設(shè)備，其中，該外部存儲器是EPROM。
14、 如權(quán)利要求7所述的系統(tǒng)設(shè)備，其中，該外部電路被配置為將視覺 圖像轉(zhuǎn)換為電信號。
15、 如權(quán)利要求14所述的系統(tǒng)設(shè)備，其中，該外部電路包括CMOS傳感器。
16、 如權(quán)利要求14所述的系統(tǒng)設(shè)備，其中，該外部電路包括CCD傳感器。
17、 一種控制半導(dǎo)體集成電路的方法，該半導(dǎo)體集成電路將外部電路和 控制該外部電路的主機(jī)接口連接，并從可重寫外部存儲器中獲取用于將該外 部電路與該主機(jī)接口連接的數(shù)據(jù)，該方法包括步驟激活將要接入的該外部電路或外部存儲器，該外部電路和該外部存儲器 由同一的外部信號線組并聯(lián)連接到該半導(dǎo)體集成電路。
18、 如權(quán)利要求17所述的方法，其中，通過控制提供給該外部電路和 外部存儲器的電源來激活或禁止該外部電路和外部存儲器。
19、 如權(quán)利要求17所述的方法，其中，使用控制信號來激活或禁止該 外部電路和外部存儲器。
20、 如權(quán)利要求17所述的方法，還包括步驟 從該外部存儲器中讀取用于接入該外部電路的數(shù)據(jù)； 將該讀取的數(shù)據(jù)存儲在該半導(dǎo)體集成電路的內(nèi)部易失性存儲器中；以及 使用所存儲的數(shù)據(jù)接入該外部電路。
全文摘要
一種公開的半導(dǎo)體集成電路將外部電路和控制該外部電路的主機(jī)接口連接，并從可重寫外部存儲器中獲取用于將該外部電路與該主機(jī)接口連接的數(shù)據(jù)。該半導(dǎo)體集成電路包括外部端子，外部信號線組連接于其上，該外部信號線組包括并聯(lián)連接外部電路和外部存儲器的信號線；外部端子接口電路，被配置為經(jīng)由該外部信號線組將該半導(dǎo)體集成電路與該外部電路或該外部存儲器接口連接；以及控制電路，被配置為激活或禁止該外部電路和該外部存儲器。該控制電路被配置為激活將要經(jīng)由該外部端子接口電路接入的該外部電路或外部存儲器。
文檔編號G06F12/06GK101356516SQ200780001310
公開日2009年1月28日 申請日期2007年8月31日 優(yōu)先權(quán)日2006年9月7日
發(fā)明者馬場充茂 申請人:株式會社理光