專利名稱：基于存儲單元的相位因子結合方法
技術領域：
本發(fā)明涉及集成電路設計領域，具體涉及通信領域的一種集成電路的設 計方法。
由于正交頻分復用(OFDM)技術具有頻帶利用率高、抗多徑衰落能力 強等優(yōu)點，越來越多地引起人們的關注。然而OFDM系統(tǒng)的主要缺點是具有 較大峰值平均功率比(PAPR)，容易造成非線性失真，導致信號畸變，使系 統(tǒng)性能惡化，因此需要設法將其降低。降低OFDM信號的PAPR方法主要包 括直接剪切法、反復剪切和濾波技術、壓縮擴展技術、編碼技術、選擇映射 法(SLM)和部分傳輸序列法(PTS)等。其中PTS方法是一種無失真的相 位優(yōu)化技術，能有效地降低OFDM信號的PAPR。但是，PTS方法需要執(zhí)行 多個傅立葉逆變換(IFFT)操作，具有較高的計算復雜度。然而，基于循環(huán)移 位的思想，時域交織分割PTS方法只需要一次IFFT。此方法原理如圖1所 示，PTS方法主要包括三個單元 一個7V點的IFFT處理單元， 一個相位因 子結合單元， 一個PAPR優(yōu)化單元，所述方法的過程為
首先將頻域數據X-[XoA,...Zw]通過IFFT變成時域數據 x4xo^，…^w-t]，然后對時域數據x進行循環(huán)移位并且與M個相位因子向量 dm ，《,...,《,]結合即可得到M組備選信號x"1 =[ ,...，《,〗，^的 信號點可以表示為
這里7v是子載波個數，r是相位因子向量中元素的個數，^((w—/;v/^^i^j
是序列x循環(huán)右移/A^/r個位置所得的序列，其中"-O,l,..,AT-l, /=0,1，...，F-1, m=l，2，..，M。最后計算每組備選信號的PAPR并且選擇PAPR最低的備選信號 x'發(fā)送給接收端。
針對子載波為A^128， F^4的情況(AT， r取其他值時與此同理)，時域 交織分割P3TS所得備選信號點可以表示為
背景技術：
4其中n的值分別為0、 32、 64、 96時的信號點可以表示為
義o = + "^96 + + "^32
I" — 乂32 + + 乂96 + "3 乂64
w —, _u/7my ;/7wy
義64 — "0 A64卞wl A32 t "2 A0 t "3 , 1% = 義% +《義64 + *^32 + "3
找到備選信號點的表示規(guī)律備選信號的數據點^r，^L <;，《6只是
由XQ, X64, X32, X96這四個數據與相位因子結合得到，并且對于流水線結構的 IFFT處理器，如果輸入數據是順序輸入，則輸出數據是逆序排列，即輸入數
據的序號是0, 1, 2 ，...， 127，則輸出數據的序號是0， 64， 32， 96,…，127。因此 首先出來的數據是X()，X64,;c32，;c96.。根據上面的等式可以知道，當四個數據;co, ^，m,^.獲得的時候，相位因子結合的操作立即可以進行，而不用等待IFFT 處理器完成W點的IFFT計算，也不需要循環(huán)移位的操作，只是利用出來的 數據逆序關系即可。
相位因子結合的過程如圖2所示，來自IFFT單元的數據與四個相位因子 相乘后所得的結果沿著圖2中箭頭的方向水平右移，需要十六個存儲單元將 其數據存儲。四個時鐘周期之后，十六個存儲單元填滿，數據路徑被改變成 圖3的形式，然后對每個路徑中的四個數據做累加操作，經過四個時鐘周期 即可得到備選信號的信號點《,x^, x6:， x:。等到數據累加結束，數據路 徑恢復到圖2的形式，然后重復之前的操作。
如此操作，要得到備選信號的4個信號點需要八個時鐘周期，則相位因 子的結合的速度比IFFT單元過來的數據的速度慢，會造成數據堵塞。

發(fā)明內容
本發(fā)明為解決現有正交頻分復用(OFDM)技術中，采用時域交織分割PTS 方法在實現PAPR優(yōu)化的過程中存在數據阻塞的問題，提出一種基于存儲單元 的相位因子結合方法，它是基于下述電路實現的，所述電路由四個乘法器、 四個加法器和多個寄存器組成，其中將所述的多個寄存器分為四組，每一組 中有四個存儲寄存器和四個累加寄存器，其中第四組中的第b個累加寄存器 和一個加法器組成第b個累加器；其中a二l、 2、 3、 4， b = l、 2、 3、 4;所 述方法的過程為在前4個時鐘周期，將累加寄存器的時鐘信號斷開；
待處理數據分別與四個相位因子相乘，然后分別存入四組存儲寄存器； 然后連接累加寄存器的時鐘信號；
在第4n+l個時鐘周期，將第a組寄存器中的第b個存儲寄存器中的數據 存入到第a組寄存器中的第b個累加寄存器中；此時，所述的第a組寄存器 中的第b個累加寄存器中的數據為rab;所述n為大于或等于l的整數；
同時，第一組寄存器中的四個存儲寄存器重復第1個時鐘周期的動作；
在第4n+2 、 4n+3和4n+4個時鐘周期，所有寄存器中的存儲寄存器重 復第2、 3、 4個時鐘周期的動作；
同時，四組累加寄存器中的數據進行交叉累加操作，累加結果分別存入 四個累加器中，所述四個累加器中的數據分別為
第一個累加器中的數據為r42+r34+r23+r 11 ，第二個累加器中的數據為 r43+r31+r24+r12，第三個累加器中的數據為r44+r32+r21+r13,第四個累 加器中的數據為r41+r33+r22+r14。
有益效果采用基于存儲單元的相位因子結合方法，在數據操作過程中， 前四個時鐘周期，將累加寄存器的時鐘信號斷開，存儲寄存器中的數據按平 行方向移動，然后恢復累加寄存器的時鐘信號，第4n+l個時鐘周期，將存儲 寄存器中的數據移到對應的累加寄存器中，同時存儲寄存器中存入一組新的 數據，第4n+2、 4n+3、 4n+4個時鐘周期，存儲寄存器中的數據操作與2、 3、 4個時鐘周期的操作相同，同時四組累加寄存器中的數據交叉累加，得到第 一批信號點需要八個時鐘周期，但在得到第一批信號點的同時，每組存儲寄 存器中已填滿了新數據，即在后續(xù)工作過程中，只需要四個時鐘周期就能 夠獲得一批新的信號點，相位因子的結合速度與IFFT單元輸出的數據的速度 一致，不會造成數據移動過程中堵塞的現象。


圖1是現有時域交織分割PTS實現PAPR優(yōu)化過程中的原理示意圖，圖2 是相位因子的結合過程中數據平行移動過程的示意圖，圖3是相位因子的結 合過程中數據交叉累加過程的示意圖，圖4是本發(fā)明的基于存儲單元的相位: 因子結合方法的原理示意圖，圖5是在第1、 2、 3、 4個時鐘周期的數據存^諸
6過程示意圖，圖6是在第4n+l個時鐘周期的數據操作過程的示意圖，圖7 是在第4n+2、 4n+3、 4n+4個時鐘周期的數據操作過程的示意圖。
具體實施例方式
具體實施方式
一參見圖4說明本實施方式。本實施方式所述的基于存 儲單元的相位因子結合方法，它是基于下述電路實現的，所述電路由四個乘 法器、四個加法器和多個寄存器組成，其中將所述的多個寄存器分為四組，
每一組中有四個存儲寄存器Rlab和四個累加寄存器R2ab，其中第四組中的 第b個累加寄存器R24b和一個加法器組成第b個累加器ADDb;其中a=l、2、 3、 4， b二l、 2、 3、 4;所述方法的過程為
在前四個時鐘周期，將累加寄存器R2ab的時鐘信號斷開；
待處理數據分別與四個相位因子相乘，然后分別存入四組存儲寄存器 Rlab;然后連接累加寄存器R2ab的時鐘信號；
艮P-在第l個時鐘周期，待處理數據分別與四個相位因子通過四個乘法 器相乘后，分別存入第一組寄存器中的四個存儲寄存器Rllb中；
在第2個時鐘周期，所述第一組寄存器中的四個存儲寄存器Rllb中存入 一組新的數據，并將所述的四個存儲寄存器Rllb中的原數據存入第二組寄存 器中的四個存儲寄存器R12b中；
在第3個時鐘周期，第一組寄存器中的四個存儲寄存器Rllb中存入一組 新的數據，并將所述的四個存儲寄存器Rllb中的原數據存入第二組寄存器中 的四個存儲寄存器R12b中；所述四個存儲寄存器R12b中的原數據存入第三 組寄存器中的四個存儲寄存器R13b中；
在第4個時鐘周期，所述第一組寄存器中的四個存儲寄存器Rllb中存入 一組新的數據，并將所述的四個存儲寄存器Rllb中的原數據存入第二組寄存 器中的四個存儲寄存器R12b中，所述四個存儲寄存器R12b中的原數據存入 第三組寄存器中的四個存儲寄存器R13b中，所述四個存儲寄存器R13b中的 原數據存入第四組寄存器中的四個存儲寄存器R14b中；
在第4n+l個時鐘周期，將第a組寄存器中的第b個存儲寄存器Rlab中 的數據存入到第a組寄存器中的第b個累加寄存器R2ab中；此時，所述的第 a組寄存器中的第b個累加寄存器R2ab中的數據為rab;所述n為大于或等于1的整數；
同時，第一組寄存器中的四個存儲寄存器RUb重復第1個時鐘周期的動
作；
在第4n+2 、 4n+3和4n+4個時鐘周期，所有寄存器中的存儲寄存器重 復第2、 3、 4個時鐘周期的動作；
同時，四組累加寄存器中的數據進行交叉累加操作，累加結果分別存入 四個累加器ADDb中，所述四個累加器ADDb中的數據分別為
第一個累加器ADD1中的數據為r42+r34+r23+r11，第二個累加器ADD2 中的數據為r43+r31+r24+r12 ，第三個累加器ADD3中的數據為 r44+r32+r21+r13，第四個累加器ADD4中的數據為r41+r33+r22+r14。
本實施方式中所述的四組累加寄存器中的數據在第4n+2、 4n+3和4n+4 個時鐘周期進行交叉累加操作的過程為
第一組寄存器中的第一個累加寄存器R211中的數據輸出到第二組寄存 器中的第三個累加寄存器R223中，所述第二組寄存器中的第三個累加寄存器 R223的原數據輸出到第三組寄存器中的第二個累加寄存器R232中，所述第 三組寄存器中的第二個累加寄存器R232中的原數據輸出到第四個累加器 ADD4中；
第一組寄存器中的第二個累加寄存器R212中的數據輸出到第二組寄存 器中的第四個累加寄存器R224中，所述第二組寄存器中的第四個累加寄存器 R224的原數據輸出到第三組寄存器中的第三個累加寄存器R233中；第三組 寄存器中的第三個累加寄存器R233中的原數據輸出到第一個累加器ADD1中；
第一組寄存器中的第三個累加寄存器R213中的數據輸出到第二組寄存 器中的第一個累加寄存器R221中，所述第二組寄存器中的第一個累加寄存器 R221中的原數據輸出到第三組寄存器中的第四個累加寄存器R234中，第三 組寄存器中的第四個輸出寄存器R234中的原數據輸出到第二個累加器ADD2 中；
第一組寄存器中的第四個累加寄存器R214中的數據輸出到第二組寄存 器中的第二個累加寄存器R222中，所述第二組寄存器中的第二個累加寄存器 R222的原數據輸出到第三組寄存器中的第一個累加寄存器R231中，所述第三組寄存器中的第一個累加寄存器R231中的原數據輸出到第三個累加器 ADD3中；
經過3個時鐘周期后，第一組寄存器中的四個累加寄存器R21b、第二組 寄存器中的四個累加寄存器R22b、第三組寄存器中的四個累加寄存器R23b 中的數據分別累加到對應的累加器ADDb中。
在實際應用時，本實施方式中的電路的信號輸入端與IFFT電路的信號輸 出端連接，當所述IFFT電路輸出數據序列為 、 x32、 、、 x。時，本實施方 式所述的基于存儲單元的相位因子結合方法的具體過程為在第l、 2、 3、 4 個時鐘周期為數據的存儲過程，參見圖5所示；
在第1個時鐘周期，待處理數據xo同時分別與四個相位因子《、《、《、 《通過四個乘法器相乘，所得的數據分別平行存入第一組寄存器中的四個存 儲寄存器Rlll、 R112、 R113和R114中，艮卩第一組寄存器中的四個存儲寄 存器Rlll、 R112、 R113和R114中的數據分別為:jc?！?、 《、jc?！?、x?！叮?br> 在第2個時鐘周期，待處理數據;c64同時分別與四個相位因子《、《、《、 《通過四個乘法器相乘，所得的數據分別平行存入第一組寄存器中的四個存 儲寄存器Rlll、 R112、 R113和R114中，所述第一組寄存器中的四個存儲寄 存器R111、R112、R113和R114中的數據分別為x64《、jcm《、x64《、&《， 同時原第一組寄存器中的四個存儲寄存器Rlll、 R112、 R113和R114中的數 據存入到第二組寄存器中的四個存儲寄存器R121、 R122、 R123和R124中，
艮P:第一組寄存器中的四個存儲寄存器Rlll、 R112、 R113和R114中的 數據分別為xM《、x64《、x64《、x64《，第二組寄存器中的四個存儲寄存 器R121、 R122、 R123和R124中的數據為x。《、x?！?、x?！?、；c?！?；
在第3個時鐘周期時，待處理數據X32同時分別與四個相位因子《、《、
《、《通過四個乘法器相乘，所得的數據分別平行存入第一組寄存器中的四 個存儲寄存器Rlll、 R112、 R113和R114中.即所述第一組寄存器中的四 個存儲寄存器Rl 11 、 Rl 12、 Rl 13和Rl 14中的數據分別為x32《、x32《、x32《、 x32《；同時原第一組寄存器中的四個存儲寄存器Rlll、 R112、 R113和R114 中的數據存入到第二組寄存器中的四個存儲寄存器R121、 R122、 R123和 R124中，原第二組寄存器中的四個存儲寄存器Rl21、 Ri22、 R123和R124
9中的數據存入到第三組寄存器中的四個存儲寄存器R131 、 R132、 R133和 R134中，
艮P-第一組寄存器中的四個存儲寄存器Rlll、 R112、 R113和R114中的 數據分別為x32《、x32《、x32《、x32《，第二組寄存器中的四個存儲寄存器 R121、 R122、 R123和R124中的數據分別為x64《、x^「 、 x64《、x64《， 第三組寄存器中的四個存儲寄存器R131 、 R132、 R133和R134中的數據 分別為x?！?、xQ《、x?！?、x?！叮?br> 在第4個時鐘周期，待處理數據x96同時分別與四個相位因子《、《、《、 《通過四個乘法器相乘，所得的數據分別平行存入第一組寄存器的四個存儲 寄存器Rlll、 R112、 RU3和R114中，gfl:所述第一組寄存器中的四個存儲 寄存器R111、R112、R113和R114中的數據分別為x96《'、x96《'、jc96《、x96《， 同時原第一組寄存器中的四個存儲寄存器Rlll、 R112、 R113和R114中的數 據存入到第二組寄存器中的四個存儲寄存器R121 、 R122、 R123和R124中， 原第二組寄存器中的四個存儲寄存器R121、 R122、 R123和R124中的數據 存入到第三組寄存器中的四個存儲寄存器R131 、 R132、 R133和R134 中，原第三組寄存器中的四個存儲寄存器R131 、 R132、 R133和R134中 的數據存入到第四組寄存器中的四個存儲寄存器R141 、 R142 、 R143和 R144中，
艮P:第一組寄存器中的四個存儲寄存器Rlll、 R112、 R113和R114中的 數據分別為x96《、；c96《、c96《、x96《，
第二組寄存器中的四個存儲寄存器R121、 R122、 R123和R124中的數據 分另!j為x32《、ji:32《、jc;32<i2m 、 x32《，
第三組寄存器中的四個存儲寄存器R131 、 R132、 R133和R134中的
數據分別為xM《、&《、jc64《、x64《，
第四組寄存器中四個存儲寄存器R141 、 R142 、 R143和R144中的數
據分別為x。《、x?！丁c?！?、；c?！叮?br> 然后連接累加寄存器R2ab的時鐘信號；
在第5個時鐘周期，存儲寄存器Rlab中的數據存入到累加寄存器R2ab 中，數據操作過程參見圖6所示；
10此時第一組寄存器中的四個存儲寄存器Rllb中存入一組新數據；同時第 一組寄存器中的四個累加寄存器R211、 R212、 R213和R214中的數據分別 為x96《、x96《、4《、&《，第二組寄存器中的四個累加寄存器R221、 R222、 R223和R224中的數據分別為x32《、&《'、x32《、x32《，第三組寄存器 中的四個累加寄存器R231 、R232、 R233和R234中的數據分別為x64《、 &《、A4《、^4《，第四組寄存器中的四個累加器R241 、 R242 、 R243和 R244中的數據分別為；c?！丁?amp;《、jc?！丁。《；
在第6、 7、 8個時鐘周期，第二組寄存器中的四個存儲寄存器R12b、第 三組寄存器中的四個存儲寄存器R13b和第四組寄存器中的四個存儲寄存器 R14b中分別存入三組新數據；
四組累加寄存器中的數據交叉操作過程為參見圖7所示；
第一組寄存器中的第一個累加寄存器R211中的數據輸出到第二組寄存 器中的第三個累加寄存器R223中，所述第二組寄存器中的第三個累加寄存器 R223的原數據輸出到第三組寄存器中的第二個累加寄存器R232中，所述第 三組寄存器中的第二個累加寄存器R232中的原數據輸出到第四個累加器 ADD4中；
第一組寄存器中的第二個累加寄存器R212中的數據輸出到第二組寄存 器中的第四個累加寄存器R224中，所述第二組寄存器中的第四個累加寄存器 R224的原數據輸出到第三組寄存器中的第三個累加寄存器R233中；第三組 寄存器中的第三個累加寄存器R233中的原數據輸出到第一個累加器ADD1中；
第一組寄存器中的第三個累加寄存器R213中的數據輸出到第二組寄存 器中的第一個累加寄存器R221中，所述第二組寄存器中的第一個累加寄存器 R221中的原數據輸出到第三組寄存器中的第四個累加寄存器R234中，第三 組寄存器中的第四個輸出寄存器R234中的原數據輸出到第二個累加器ADD2 中；
第一組寄存器中的第四個累加寄存器R214中的數據輸出到第二組寄存 器中的第二個累加寄存器R222中，所述第二組寄存器中的第二個累加寄存器 R222的原數據輸出到第三組寄存器中的第一個累加寄存器R231中，所述第 三組寄存器中的第一個累加寄存器R231中的原數據輸出到第三個累加器艮口第一個累加器ADD1、第二個累加器ADD2、第三個累加器ADD3 和第四個累加器ADD4中的數據分別為x%《+ &《+ x64《+ x?！?， x96《+ x32《+ &《+ x0《，x96《+ x32《+ x64《+ x0《，x96《+ x32《+ xM《+ x0《；
H至lj第一ftM言號點X0， X64， X32, X96:
然后重復第5、 6、 7、 8個時鐘周期的操作，獲得其它的信號點。
權利要求
1、基于存儲單元的相位因子結合方法，其特征是它是基于下述電路實現的，所述電路由四個乘法器、四個加法器和多個寄存器組成，其中將所述的多個寄存器分為四組，每一組中有四個存儲寄存器(R1ab)和四個累加寄存器(R2ab)，其中第四組中的第b個累加寄存器(R24b)和一個加法器組成第b個累加器(ADDb)；其中a＝1、2、3、4，b＝1、2、3、4；所述方法的過程為在前4個時鐘周期，將累加寄存器(R2ab)的時鐘信號斷開；待處理數據分別與四個相位因子相乘，然后分別存入四組存儲寄存器(R1ab)；然后連接累加寄存器(R2ab)的時鐘信號；在第4n+1個時鐘周期，將第a組寄存器中的第b個存儲寄存器(R1ab)中的數據存入到第a組寄存器中的第b個累加寄存器(R2ab)中；此時，所述的第a組寄存器中的第b個累加寄存器(R2ab)中的數據為rab；所述n為大于或等于1的整數；同時，第一組寄存器中的四個存儲寄存器(R11b)重復第1個時鐘周期的動作；在第4n+2、4n+3和4n+4個時鐘周期，所有寄存器中的存儲寄存器重復第2、3、4個時鐘周期的動作；同時，四組累加寄存器中的數據進行交叉累加操作，累加結果分別存入四個累加器(ADDb)中，所述四個累加器(ADDb)中的數據分別為第一個累加器(ADD1)中的數據為r42+r34+r23+r11，第二個累加器(ADD2)中的數據為r43+r31+r24+r12，第三個累加器(ADD3)中的數據為r44+r32+r21+r13，第四個累加器(ADD4)中的數據為r41+r33+r22+r14。
2、 根據權利要求1所述的基于存儲單元的相位因子結合方法，其特征在 于所述的四組累加寄存器中的數據在第4n+2、 4n+3和4n+4個時鐘周期進行 交叉累加操作的過程為第一組寄存器中的第一個累加寄存器(R211)中的數據輸出到第二組寄存 器中的第三個累加寄存器(R223)中，所述第二組寄存器中的第三個累加寄存 器(R223)的原數據輸出到第三組寄存器中的第二個累加寄存器(R232)中， 所述第三組寄存器中的第二個累加寄存器(R232)中的原數據輸出到第四個累 加器(ADD4)中；第一組寄存器中的第二個累加寄存器(R212)中的數據輸出到第二組寄存 器中的第四個累加寄存器(R224)中，所述第二組寄存器中的第四個累加寄存 器(R224)的原數據輸出到第三組寄存器中的第三個累加寄存器(R233)中； 第三組寄存器中的第三個累加寄存器(R233)中的原數據輸出到第一個累加器 (ADD1)中；第一組寄存器中的第三個累加寄存器(R213)中的數據輸出到第二組寄存 器中的第一個累加寄存器(R221)中，所述第二組寄存器中的第一個累加寄存 器(R221)中的原數據輸出到第三組寄存器中的第四個累加寄存器(R234)中， 第三組寄存器中的第四個輸出寄存器(R234)中的原數據輸出到第二個累加器 (ADD2)中；第一組寄存器中的第四個累加寄存器(R214)中的數據輸出到第二組寄存 器中的第二個累加寄存器(R222)中，所述第二組寄存器中的第二個累加寄存 器(R222)的原數據輸出到第三組寄存器中的第一個累加寄存器(R231)中， 所述第三組寄存器中的第一個累加寄存器(R231)中的原數據輸出到第三個累 加器(ADD3)中；經過3個時鐘周期后，第一組寄存器中的四個累加寄存器(R21b)、第二組 寄存器中的四個累加寄存器(R22b)、第三組寄存器中的四個累加寄存器(R23b) 中的數據分別累加到對應的累加器(ADDb)中。
全文摘要
基于存儲單元的相位因子結合方法，涉及集成電路設計領域。它解決現有正交頻分復用技術中，采用時域交織分割部分傳輸序列法在操作過程中的數據阻塞的問題。本發(fā)明所述的基于存儲單元的相位因子結合方法，在前4個時鐘周期，完成四組數據的相位因子結合以及存儲的過程，在第4n+1個時鐘周期，完成存儲寄存器與累加寄存器之間的數據傳遞，在第4n+2、4n+3、4n+4個時鐘周期，重復2、3、4個時鐘周期操作的同時完成數據的累加過程，得到第一批信號點。然后重復5、6、7、8個時鐘周期的操作獲得其它的信號點，相位因子結合的速度與數據的IFFT變換速度同步，不會造成數據的阻塞，適用于現有OFDM系統(tǒng)的PTS方法中。
文檔編號G06F5/01GK101562592SQ20091007209
公開日2009年10月21日 申請日期2009年5月22日 優(yōu)先權日2009年5月22日
發(fā)明者付方發(fā), 峰 關, 吳新春, 彬 周, 張建偉, 王進祥 申請人:哈爾濱工業(yè)大學