專利名稱：存儲(chǔ)系統(tǒng)以及盤控制裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種對(duì)主計(jì)算機(jī)和盤驅(qū)動(dòng)裝置之間的數(shù)據(jù)傳輸進(jìn)行控制的盤控制裝置。
背景技術(shù)：
近年來，存儲(chǔ)器合并導(dǎo)致的TC0的削減以及數(shù)據(jù)的戰(zhàn)略性應(yīng)用等大規(guī)模存儲(chǔ)的重 要性正不斷提高。隨著合并的發(fā)展，在存儲(chǔ)裝置中需要更高的可擴(kuò)展性，如端口數(shù)量的增 加、容量的增大、性能和功能的提高等。 另一方面，降低市售存儲(chǔ)器硬件價(jià)格的要求非常強(qiáng)烈。存儲(chǔ)器的容量單價(jià)以每年 20%的速度下降，為了實(shí)現(xiàn)該趨勢(shì)，需要降低包括存儲(chǔ)裝置的結(jié)構(gòu)體系在內(nèi)的整個(gè)系統(tǒng)的 成本。 作為同時(shí)實(shí)現(xiàn)存儲(chǔ)裝置的高可擴(kuò)展性和低成本的一個(gè)解決方法，提出了集群 (cluster)連接多個(gè)盤控制裝置的集群型盤控制裝置。在集群型盤控制裝置中，可以通過連 接多個(gè)盤控制裝置來顯著提高可擴(kuò)展性。此外，通過準(zhǔn)備滿足用戶所需數(shù)量的盤控制裝置， 可以除去無用的硬件資源，并可以降低成本。因此，通過使用集群型盤控制裝置可以在提高 可擴(kuò)展性的同時(shí)降低成本。 關(guān)于上述背景技術(shù)(集群型盤控制裝置)，例如在專利文獻(xiàn)1中進(jìn)行了記述。
在集群型盤控制裝置這樣的大規(guī)模系統(tǒng)中，同時(shí)執(zhí)行由多個(gè)用戶要求的多個(gè)工 作。這些工作通過部分地共用或者獨(dú)占系統(tǒng)內(nèi)的硬件資源來進(jìn)行必要的處理。特別是作為 典型硬件資源的存儲(chǔ)器，在空間，時(shí)間上被分割來進(jìn)行管理，將分割而得的區(qū)域分配給需要 的處理。因此，重點(diǎn)是如何管理存儲(chǔ)器資源，以便不與其他工作發(fā)生干擾，即如何保護(hù)存儲(chǔ) 器區(qū)域。 為了保護(hù)在存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)，正廣泛采用頁表虛擬存儲(chǔ)方法。在頁表虛擬存
儲(chǔ)方法中，對(duì)每個(gè)邏輯存儲(chǔ)器地址空間定義物理存儲(chǔ)器地址空間和訪問(access)屬性(可
否訪問、可否READ、可否WRITE等)，即使多個(gè)工作共用相同的邏輯地址空間，物理硬件資源
也不會(huì)重疊。而且，通過對(duì)每個(gè)地址空間設(shè)定訪問限制來排除不恰當(dāng)?shù)脑L問。 在頁表方式中，對(duì)每個(gè)處理器(工作)設(shè)置頁表來變換地址。通常，大多設(shè)置用于
高速變換地址的高速緩存機(jī)構(gòu)(例如TLB)。關(guān)于以頁表方式進(jìn)行的存儲(chǔ)器保護(hù)的一個(gè)例
子，在專利文獻(xiàn)2中進(jìn)行了記述。專利文獻(xiàn)1特開2005-228245號(hào)公報(bào)專利文獻(xiàn)2特開2003-242030號(hào)公報(bào)

發(fā)明內(nèi)容
基于集群方式的大規(guī)模盤控制裝置具備高速緩存部、通道部以及處理器部等多個(gè)
結(jié)構(gòu)。在各個(gè)結(jié)構(gòu)中分別具備高速緩沖存儲(chǔ)器、通道存儲(chǔ)器以及處理器存儲(chǔ)器，為了執(zhí)行基
本的IO處理，需要在這些多個(gè)存儲(chǔ)器之間傳輸數(shù)據(jù)。例如，在處理器控制通道部時(shí)，在處理器存儲(chǔ)器和通道存儲(chǔ)器之間傳輸數(shù)據(jù)。此外，在從通道部將數(shù)據(jù)取入高速緩存部時(shí)，從通道 存儲(chǔ)器向高速緩沖存儲(chǔ)器傳輸數(shù)據(jù)。 現(xiàn)有的頁表方式規(guī)定特定的工作(執(zhí)行特定工作的處理器)是否可以訪問特定的 區(qū)域，但不提供針對(duì)在多個(gè)存儲(chǔ)器區(qū)域之間的數(shù)據(jù)傳輸來保護(hù)存儲(chǔ)器的機(jī)構(gòu)。即，在現(xiàn)有的 方法中，由于在盤控制裝置中的多個(gè)存儲(chǔ)器之間進(jìn)行數(shù)據(jù)傳輸，因此無法保護(hù)在存儲(chǔ)器中 存儲(chǔ)的數(shù)據(jù)。 此外，在集群方式的大規(guī)模盤控制裝置中，為了提高整個(gè)系統(tǒng)的可用性，需要提高
盤控制裝置集群之間的獨(dú)立性。即，在跨越集群之間的存儲(chǔ)器間數(shù)據(jù)傳輸中，特別需要切實(shí)
地保護(hù)存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)，來防止某個(gè)集群的故障影響到其他的集群。 關(guān)于這一點(diǎn)，現(xiàn)有技術(shù)也不提供在集群之間傳輸數(shù)據(jù)時(shí)，對(duì)存儲(chǔ)器進(jìn)行保護(hù)的特
殊機(jī)構(gòu)，無法對(duì)集群方式的盤控制裝置的存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)進(jìn)行保護(hù)。 本發(fā)明的目的在于，改善上述現(xiàn)有技術(shù)的缺點(diǎn)，對(duì)盤控制裝置集群內(nèi)以及盤控制
裝置集群間的存儲(chǔ)器之間的數(shù)據(jù)傳輸提供存儲(chǔ)器保護(hù)機(jī)構(gòu)，提高盤控制裝置的可靠性。 本發(fā)明的一個(gè)具有代表性的例子如下所示。即，對(duì)主計(jì)算機(jī)和盤驅(qū)動(dòng)器之間的數(shù)
據(jù)傳輸進(jìn)行控制，其特征在于，具備具有通道存儲(chǔ)器的通道部、和具有高速緩沖存儲(chǔ)器的
高速緩存部，在所述通道存儲(chǔ)器和所述高速緩沖存儲(chǔ)器之間通過數(shù)據(jù)包傳輸數(shù)據(jù)，具備在
傳輸所述數(shù)據(jù)包時(shí)，通過對(duì)所述傳輸?shù)臄?shù)據(jù)包的包頭信息的一致性進(jìn)行驗(yàn)證，來決定是否
允許該傳輸?shù)目刂撇?，所述控制部根?jù)所述數(shù)據(jù)包的傳輸源地址以及傳輸目的地地址，來
確定所述數(shù)據(jù)包的傳輸源的存儲(chǔ)器區(qū)域的屬性、以及所述傳輸目的地的存儲(chǔ)器區(qū)域的屬
性，所述控制部根據(jù)所述數(shù)據(jù)包的傳輸命令和所述已確定的區(qū)域的屬性，來決定是否允許
該傳輸，所述控制部在所述傳輸源的區(qū)域的屬性與所述傳輸目的地的區(qū)域的屬性一致時(shí)允
許所述傳輸，所述通道部以及所述控制部中的至少一個(gè)具備啟動(dòng)所述數(shù)據(jù)包傳輸?shù)腄MA控
制器，在所述盤控制裝置之間傳輸數(shù)據(jù)包時(shí)，所述控制部，在通過所述傳輸目的地盤控制裝
置所具備的DMA控制器啟動(dòng)傳輸時(shí)允許該傳輸，在通過所述傳輸源盤控制裝置所具備的
DMA控制器啟動(dòng)傳輸時(shí)不允許該傳輸。 根據(jù)本發(fā)明的盤控制裝置，在盤控制裝置內(nèi)部傳輸數(shù)據(jù)包時(shí)，驗(yàn)證數(shù)據(jù)包包頭信 息的一致性，僅傳輸被確認(rèn)了一致性的數(shù)據(jù)包，由此可以防止不恰當(dāng)?shù)膫鬏敗?br>

圖1是表示第一實(shí)施方式的盤控制裝置的結(jié)構(gòu)的方框圖。 圖2表示第一實(shí)施方式的盤控制裝置的內(nèi)部網(wǎng)絡(luò)地址空間。 圖3表示在第一實(shí)施方式的盤控制裝置中使用的內(nèi)部網(wǎng)絡(luò)數(shù)據(jù)包的結(jié)構(gòu)' 圖4是表示第一實(shí)施方式的盤控制裝置的存儲(chǔ)器間數(shù)據(jù)傳輸?shù)捻樞驁D。 圖5是表示第一實(shí)施方式的盤控制裝置的存儲(chǔ)器間數(shù)據(jù)傳輸?shù)捻樞驁D。 圖6是表示第一實(shí)施方式的訪問控制機(jī)構(gòu)的結(jié)構(gòu)的方框圖。 圖7表示第一實(shí)施方式的盤控制裝置的傳輸制約條件的定義例。 圖8是表示第一實(shí)施方式的訪問控制機(jī)構(gòu)的動(dòng)作的流程圖。 圖9是表示第二實(shí)施方式的盤控制裝置的結(jié)構(gòu)的方框圖。 圖10是表示第二實(shí)施方式的盤控制裝置的存儲(chǔ)器間數(shù)據(jù)傳輸?shù)捻樞驁D。
5
圖11是表示第二實(shí)施方式的盤控制裝置的存儲(chǔ)器間數(shù)據(jù)傳輸?shù)捻樞驁D。
圖12是表示第三實(shí)施方式的盤控制裝置的概略結(jié)構(gòu)的方框圖。 圖13是表示第三實(shí)施方式的盤控制裝置的詳細(xì)結(jié)構(gòu)的方框圖。 圖14是第三實(shí)施方式的集群內(nèi)數(shù)據(jù)傳輸處理的順序圖。 圖15是第三實(shí)施方式的集群間數(shù)據(jù)傳輸處理的順序圖。 圖16A表示第四實(shí)施方式的分割而得的存儲(chǔ)器區(qū)域。 圖16B表示第四實(shí)施方式的分割而得的存儲(chǔ)器區(qū)域。 圖16C表示第四實(shí)施方式的分割而得的存儲(chǔ)器區(qū)域。 圖17A表示第四實(shí)施方式的分割而得的存儲(chǔ)器區(qū)域。 圖17B表示第四實(shí)施方式的分割而得的存儲(chǔ)器區(qū)域。 圖17C表示第四實(shí)施方式的分割而得的存儲(chǔ)器區(qū)域。 符號(hào)說明 10、11盤控制裝置集群;20盤驅(qū)動(dòng)器;30主計(jì)算機(jī);100、101前端部(FE PK) ;110、 lll集線器(LR) ;115、116DMA控制器；120通道存儲(chǔ)器(HM) ; 130、 131協(xié)議控制芯片(PCV); 140主計(jì)算機(jī)連接端口 ；150訪問控制機(jī)構(gòu)；200后端部(BE PK) ;210集線器(LR) ;220通 道存儲(chǔ)器(HM) ;230協(xié)議控制芯片(PCV) ;240盤驅(qū)動(dòng)器連接端口 ；250訪問控制機(jī)構(gòu)；300、 301處理器部(MP PK) ;310、311存儲(chǔ)器控制器(MC) ;315、316DMA控制器；320處理器存儲(chǔ)器 (LM) ;330、331微處理器(MP) ;350訪問控制機(jī)構(gòu)；400、401高速緩存部(CM PK) ;410、組 高速緩沖存儲(chǔ)器控制器(CMC) ;420高速緩沖存儲(chǔ)器(CM) ;450訪問控制機(jī)構(gòu)；500、501開關(guān) 部(SW PK) ;510、5H開關(guān)(SW) ;540集群間連接端口 ;550、551開關(guān)訪問控制機(jī)構(gòu)；700地 址解碼電路(ADDRESS DECODE) ;710地址區(qū)域表(REGION TABLE) ;720命令解碼電路(CMD DECODE) ;730 —致性檢查電路(CONSISTENCY CHECK)
具體實(shí)施例方式
下面，參照附圖對(duì)本發(fā)明的實(shí)施方式進(jìn)行說明。 [OO42](第一實(shí)施方式) 圖1表示第一實(shí)施方式的盤控制裝置( 一個(gè)集群)的結(jié)構(gòu)。 盤控制裝置集群10具備具有主計(jì)算機(jī)連接端口 140的前端部(FE PK) 100、具 有盤驅(qū)動(dòng)器連接端口 240的后端部(BE PK)200、處理器部(MP PK)300、高速緩存部(CM PK)400以及開關(guān)部(SW PK)500。 前端部100具備控制通道協(xié)議的協(xié)議控制芯片(PCV) 130、對(duì)協(xié)議控制芯片130 所使用的數(shù)據(jù)等進(jìn)行存儲(chǔ)的通道存儲(chǔ)器(HM)120、用于與其他組件通信的集線器(LR)llO、 以及對(duì)來自通道存儲(chǔ)器120的數(shù)據(jù)傳輸進(jìn)行控制的DMA控制器(DMAC)115。例如圖12所 示，前端部100與主計(jì)算機(jī)30連接。 后端部200具備控制通道協(xié)議的協(xié)議控制芯片(PCV) 230、對(duì)協(xié)議控制芯片230 所使用的數(shù)據(jù)等進(jìn)行存儲(chǔ)的通道存儲(chǔ)器(HM)220、用于與其他組件通信的集線器(LR)210、 以及對(duì)來自通道存儲(chǔ)器220的數(shù)據(jù)傳輸進(jìn)行控制的DMA控制器(DMAC)215。例如圖12所 示，后端部200與盤驅(qū)動(dòng)器20連接。 處理器部300具備處理器(MP) 330、對(duì)處理器330所使用的數(shù)據(jù)等進(jìn)行存儲(chǔ)的處
6理器存儲(chǔ)器(LM)320、用于與其他組件通信的存儲(chǔ)器控制器(MC)310、以及對(duì)來自處理器存 儲(chǔ)器320的數(shù)據(jù)傳輸進(jìn)行控制的DMA控制器(DMAC) 315。高速緩存部400具備高速緩沖 存儲(chǔ)器(CM)420以及用于與其他組件通信的存儲(chǔ)器控制器(CMC)410。 開關(guān)部500具備連接前端部100、后端部200、處理器部300以及高速緩存部400 的開關(guān)(SW)510。此外，開關(guān)510具備用于連接其他集群的集群間連接端口 540。而且，開 關(guān)510具備對(duì)存儲(chǔ)器間數(shù)據(jù)傳輸進(jìn)行保護(hù)的開關(guān)訪問控制機(jī)構(gòu)550。 在盤控制裝置集群10內(nèi)，連接前端部100、后端部200、處理器部300以及高速緩
存部400的內(nèi)部網(wǎng)絡(luò)由開關(guān)510構(gòu)成。通過內(nèi)部網(wǎng)絡(luò)，這些結(jié)構(gòu)以及各部所具備的存儲(chǔ)器
經(jīng)由開關(guān)510相連。為了在內(nèi)部網(wǎng)絡(luò)中唯一地確定存儲(chǔ)器空間，將各部的存儲(chǔ)器地址空間
映射到內(nèi)部網(wǎng)絡(luò)地址空間中。圖2表示被映射后的存儲(chǔ)器地址。對(duì)多個(gè)通道存儲(chǔ)器120、處
理器存儲(chǔ)器320、高速緩沖存儲(chǔ)器420分配了內(nèi)部網(wǎng)絡(luò)的唯一的地址。因此，通過指定內(nèi)部
網(wǎng)絡(luò)的地址，可以在其對(duì)象所屬的集群內(nèi)，包含其他構(gòu)成部分地唯一指定存儲(chǔ)器區(qū)域。 圖3表示在第一實(shí)施方式的內(nèi)部網(wǎng)絡(luò)的傳輸中使用的數(shù)據(jù)包的結(jié)構(gòu)。數(shù)據(jù)包600包含包頭(header) 601和載荷(payload) 602。包頭601包含命令610、
傳輸源地址611、第一傳輸目的地地址612、第二傳輸目的地地址613、數(shù)據(jù)長(zhǎng)614、數(shù)據(jù)包順
序管理信息615以及包頭檢查碼616。在載荷中包含數(shù)據(jù)620、數(shù)據(jù)檢查碼621。 在盤控制裝置的10處理動(dòng)作中，使用上述內(nèi)部網(wǎng)絡(luò)數(shù)據(jù)包，在通道存儲(chǔ)器120、處
理器存儲(chǔ)器320以及高速緩沖存儲(chǔ)器420之間傳輸數(shù)據(jù)。例如，在把來自主計(jì)算機(jī)的WRITE
數(shù)據(jù)暫時(shí)存儲(chǔ)(緩沖)到前端部100的通道存儲(chǔ)器120之后，傳輸給高速緩沖存儲(chǔ)器420。
并且在恰當(dāng)?shù)亩〞r(shí)，在將數(shù)據(jù)從高速緩沖存儲(chǔ)器420傳輸?shù)胶蠖瞬?00的通道存儲(chǔ)器220
后，將傳輸?shù)臄?shù)據(jù)寫入盤驅(qū)動(dòng)器20中。此外，為了對(duì)前端部100以及后端部200的通道進(jìn)
行控制，處理器330在通道存儲(chǔ)器120、220和處理器存儲(chǔ)器320之間傳輸數(shù)據(jù)。 在本實(shí)施方式的盤控制裝置中，在這些存儲(chǔ)器之間傳輸數(shù)據(jù)時(shí)，使用內(nèi)部網(wǎng)絡(luò)數(shù)
據(jù)包的命令610、傳輸源地址611以及傳輸目的地地址612、613來檢查是否可以執(zhí)行該數(shù)據(jù)
傳輸。僅在允許數(shù)據(jù)傳輸時(shí)執(zhí)行傳輸，當(dāng)不允許時(shí)，作為錯(cuò)誤而中斷傳輸。 接下來，參照?qǐng)D4以及圖5，對(duì)通過第一實(shí)施方式的開關(guān)訪問控制機(jī)構(gòu)550進(jìn)行的
存儲(chǔ)器間數(shù)據(jù)傳輸保護(hù)的動(dòng)作進(jìn)行說明。 圖4是在第一實(shí)施方式中從通道存儲(chǔ)器(HM)向兩個(gè)高速緩沖存儲(chǔ)器(CM1、 CM2) 進(jìn)行存儲(chǔ)器間數(shù)據(jù)傳輸時(shí)的、通過開關(guān)510進(jìn)行的數(shù)據(jù)傳輸保護(hù)的順序圖。
當(dāng)處理器(MP) 330對(duì)前端部100啟動(dòng)DMA傳輸時(shí)(1401)，從通道存儲(chǔ)器(HM) 120 經(jīng)由開關(guān)(SW)510對(duì)兩個(gè)高速緩沖存儲(chǔ)器(CM1、 CM2)420傳輸數(shù)據(jù)包(1402)。此外，雖然 省略了圖示，但在DMA傳輸啟動(dòng)(1401)之前，在處理器存儲(chǔ)器320上生成DMA傳輸所需的 DMA傳輸用參數(shù)，并將生成的參數(shù)從處理器存儲(chǔ)器320傳輸給通道存儲(chǔ)器120 (參照?qǐng)D14的 1201U202)。 在對(duì)高速緩沖存儲(chǔ)器420傳輸數(shù)據(jù)包時(shí)，在開關(guān)510中對(duì)數(shù)據(jù)包的包頭601進(jìn)行 分析，取得傳輸命令、傳輸源存儲(chǔ)器地址以及傳輸目的地存儲(chǔ)器地址。而且，根據(jù)得到的傳 輸源存儲(chǔ)器地址以及傳輸目的地存儲(chǔ)器地址，取得傳輸源存儲(chǔ)器地址的區(qū)域?qū)傩砸约皞鬏?目的地存儲(chǔ)器地址的區(qū)域?qū)傩浴Ｔ趫D4所示的例子中，傳輸命令是高速緩存雙重WRITE。
而且，開關(guān)訪問控制機(jī)構(gòu)550判定傳輸命令、傳輸源地址以及傳輸目的地地址是否為正確的組合，來決定是否執(zhí)行傳輸1404、 1405 (1403)。即，判定傳輸源地址是否包含在 允許基于高速緩存雙重WRITE命令的數(shù)據(jù)傳輸?shù)膮^(qū)域中，以及判定傳輸目的地地址是否包 含在允許基于高速緩存雙重WRITE命令的數(shù)據(jù)傳輸?shù)膮^(qū)域中。 此外應(yīng)該注意，在該傳輸處理中，對(duì)應(yīng)該通過開關(guān)510傳輸?shù)臄?shù)據(jù)進(jìn)行了復(fù)制。因 此，僅由開關(guān)510執(zhí)行一次訪問檢查即可。 圖5是在第一實(shí)施方式中從高速緩沖存儲(chǔ)器(CM1)向另一個(gè)高速緩沖存儲(chǔ)器 (CM2)進(jìn)行存儲(chǔ)器間數(shù)據(jù)傳輸時(shí)的、通過開關(guān)510進(jìn)行的數(shù)據(jù)傳輸保護(hù)的順序圖。
當(dāng)處理器(MP) 330對(duì)前端部100啟動(dòng)DMA傳輸時(shí)(1601)，通過對(duì)高速緩存部400 傳輸復(fù)制命令，來執(zhí)行用于開始數(shù)據(jù)傳輸?shù)目刂?1602、 1603)。此外，雖然省略了圖示，但在 DMA傳輸啟動(dòng)(1401)之前，在處理器存儲(chǔ)器320上生成DMA傳輸所需的DMA傳輸用參數(shù)，并 將生成的參數(shù)從處理器存儲(chǔ)器320傳輸給通道存儲(chǔ)器120(參照?qǐng)D14的1201U202)。
當(dāng)高速緩沖存儲(chǔ)器(CM1)接收到復(fù)制命令時(shí)，在CM1和CM2之間經(jīng)由開關(guān)(SW)510 開始存儲(chǔ)器間數(shù)據(jù)傳輸(1604)。此時(shí)，在位于存儲(chǔ)器傳輸路徑上的開關(guān)510中，與上述相 同地對(duì)數(shù)據(jù)包包頭601進(jìn)行分析，取得傳輸命令(高速緩存間COPY)、傳輸源存儲(chǔ)器地址 (CM1)的區(qū)域?qū)傩浴⒁约皞鬏斈康牡卮鎯?chǔ)器地址(CM2)的區(qū)域?qū)傩?。而且，開關(guān)訪問控制機(jī) 構(gòu)550判定傳輸命令、傳輸源地址以及傳輸目的地地址是否為正確的組合，來決定是否執(zhí) 行傳輸1606(1605)。即，判定傳輸源地址是否包含在允許基于高速緩存間COPY命令的數(shù)據(jù) 傳輸?shù)膮^(qū)域中，以及判定傳輸目的地地址是否包含在允許基于高速緩存間COPY命令的數(shù) 據(jù)傳輸?shù)膮^(qū)域中。 圖6表示第一實(shí)施方式的開關(guān)訪問控制機(jī)構(gòu)550的結(jié)構(gòu)。 開關(guān)訪問控制機(jī)構(gòu)550具備對(duì)地址進(jìn)行分析的地址解碼電路700 (ADDRESS DECODE)、保存存儲(chǔ)器地址和區(qū)域?qū)傩缘年P(guān)系的地址區(qū)域表710 (REGION TABLE)、對(duì)命令進(jìn) 行分析的命令解碼電路720 (CMD DECODE)以及驗(yàn)證命令及地址的一致性的一致性檢查電路 730 (CONSISTENCYCHECK)。 地址解碼電路700對(duì)傳輸源地址611 、第一傳輸目的地地址612以及第二傳輸目的 地地址613進(jìn)行分析，通過參照地址區(qū)域表710來確定這些地址所屬的區(qū)域，并確定各區(qū)域 的屬性(REGI0腦)。 一致性檢查電路730對(duì)已確定的區(qū)域的屬性之間的一致性進(jìn)行驗(yàn)證，輸 出地址的一致性的結(jié)果。例如，當(dāng)所述傳輸源的區(qū)域的屬性與所述傳輸目的地的區(qū)域的屬 性一致時(shí)，判定兩者匹配，允許數(shù)據(jù)傳輸。 此外，命令解碼電路720對(duì)傳輸命令610進(jìn)行分析。 一致性檢查電路730對(duì)由地址 解碼電路700確定的各區(qū)域的屬性與命令的一致性進(jìn)行驗(yàn)證，輸出命令的一致性的結(jié)果。
此外，可以將一致性檢查電路730分成命令一致性檢查電路和地址一致性檢查電 路來構(gòu)成。此時(shí)，命令一致性檢查電路檢查命令與地址的一致性，地址一致性檢查電路檢查 傳輸源地址與傳輸目的地地址的一致性。如此，可以分散處理一致性檢查處理，可以使處理 高速化。 此外，在本實(shí)施方式中，開關(guān)訪問控制機(jī)構(gòu)550由硬件來實(shí)現(xiàn)，但也可以由處理器 執(zhí)行的軟件來實(shí)現(xiàn)。 圖7表示第一實(shí)施方式的傳輸制約條件的定義例。該傳輸制約條件保存在一致性 檢查電路730中，但只要可以由一致性檢查電路730參照，就不對(duì)其保存場(chǎng)所進(jìn)行限定。
8
在圖7所示的傳輸制約條件的定義例中，在集群內(nèi)的從通道存儲(chǔ)器向處理器存儲(chǔ) 器的數(shù)據(jù)傳輸中，僅允許控制區(qū)域間的數(shù)據(jù)傳輸。此外，在集群內(nèi)的從高速緩沖存儲(chǔ)器向高 速緩沖存儲(chǔ)器的傳輸中，僅允許數(shù)據(jù)區(qū)域間的數(shù)據(jù)傳輸。如此，通過設(shè)置傳輸制約條件，可 以防止非法的傳輸來保護(hù)存儲(chǔ)在存儲(chǔ)器中的數(shù)據(jù)，并且可以提高盤控制裝置的可靠性。
此外，在圖7中還表示了集群間傳輸?shù)膫鬏斨萍s條件，集群間的傳輸制約條件將 在后面的第三實(shí)施方式中進(jìn)行記述。 圖8是第一實(shí)施方式的開關(guān)訪問控制機(jī)構(gòu)550的動(dòng)作的流程圖。 開關(guān)訪問控制機(jī)構(gòu)550通過命令解碼電路720對(duì)傳輸命令進(jìn)行解碼，并通過地址
解碼電路700對(duì)傳輸源地址以及傳輸目的地地址進(jìn)行解碼。然后，確定由傳輸源地址以及
傳輸目的地地址指定的各區(qū)域的屬性(810)。之后，由一致性檢查電路730判定傳輸源區(qū)域
的屬性和傳輸目的地區(qū)域的屬性是否一致(820)。在兩個(gè)區(qū)域的屬性不一致的情況下作為錯(cuò)誤。 另一方面，在兩個(gè)區(qū)域的屬性一致時(shí)，由一致性檢查電路730判定是集群內(nèi)傳輸 還是集群間傳輸(850)。根據(jù)命令是集群內(nèi)傳輸命令還是集群間傳輸命令來進(jìn)行該判定。
結(jié)果，如果是集群內(nèi)傳輸，則判定是否滿足集群內(nèi)傳輸制約條件(830)。在不滿足 集群內(nèi)傳輸制約條件的情況下作為錯(cuò)誤，在滿足集群內(nèi)傳輸制約條件的情況下允許數(shù)據(jù)傳 輸。另一方面，如果是集群間傳輸，則判定是否滿足集群間傳輸制約條件(840)。在不滿足
集群間傳輸制約條件的情況下作為錯(cuò)誤，在滿足集群間傳輸制約條件的情況下允許數(shù)據(jù)傳 輸。 如上所述，根據(jù)第一實(shí)施方式的盤控制裝置，通過訪問控制機(jī)構(gòu)，在經(jīng)由內(nèi)部網(wǎng)絡(luò) 傳輸數(shù)據(jù)包時(shí)，對(duì)數(shù)據(jù)包包頭信息的一致性進(jìn)行驗(yàn)證，僅傳輸驗(yàn)證了一致性的數(shù)據(jù)包，由此 可以防止不恰當(dāng)?shù)膫鬏?，可以提高盤控制裝置的可靠性。特別是通過在開關(guān)510中設(shè)置開 關(guān)訪問控制機(jī)構(gòu)550，可以在開關(guān)部對(duì)數(shù)據(jù)包包頭信息的一致性進(jìn)行驗(yàn)證。S卩，因?yàn)橹煌ㄟ^ 開關(guān)部執(zhí)行訪問控制，所以可以集中地對(duì)存儲(chǔ)器間數(shù)據(jù)傳輸進(jìn)行驗(yàn)證，可以降低盤控制裝 置的成本。 此外，根據(jù)第一實(shí)施方式的盤控制裝置，根據(jù)數(shù)據(jù)包的傳輸源地址以及傳輸目的 地地址來確定數(shù)據(jù)包的傳輸源區(qū)域的屬性以及傳輸目的地區(qū)域的屬性。而且，根據(jù)數(shù)據(jù)包 傳輸命令和傳輸目的地以及傳輸源區(qū)域的屬性來決定是否允許傳輸，由此可以僅通過傳輸 的數(shù)據(jù)包中包含的信息來判定是否可以傳輸數(shù)據(jù)包。 并且，根據(jù)第一實(shí)施方式的盤控制裝置，可以根據(jù)傳輸源的區(qū)域?qū)傩?、傳輸目的?的區(qū)域?qū)傩耘c數(shù)據(jù)包傳輸命令之間的關(guān)系，對(duì)規(guī)定了是否允許傳輸?shù)膫鬏斨萍s條件進(jìn)行保 存。并且，通過參照傳輸制約條件，并且僅執(zhí)行被允許的傳輸，可以實(shí)現(xiàn)更加優(yōu)良的存儲(chǔ)器 保護(hù)機(jī)構(gòu)。(第二實(shí)施方式) 圖9表示第二實(shí)施方式的盤控制裝置( 一個(gè)集群)的結(jié)構(gòu)。 在圖9所示的第二實(shí)施方式的盤控制裝置集群10中，高速緩沖存儲(chǔ)器控制器410 具備高速緩沖存儲(chǔ)器訪問控制機(jī)構(gòu)450。同樣地，集線器110以及210分別具備通道存儲(chǔ) 器訪問控制機(jī)構(gòu)150以及250，處理器存儲(chǔ)器控制器310具備處理器存儲(chǔ)器訪問控制機(jī)構(gòu) 350。
接下來，參照?qǐng)D10以及圖11對(duì)通過第二實(shí)施方式的高速緩沖存儲(chǔ)器訪問控制機(jī) 構(gòu)450進(jìn)行的存儲(chǔ)器間數(shù)據(jù)傳輸保護(hù)的動(dòng)作進(jìn)行說明。 圖10是在第二實(shí)施方式中從通道存儲(chǔ)器(HM)向兩個(gè)高速緩沖存儲(chǔ)器(CM1、CM2) 進(jìn)行存儲(chǔ)器間數(shù)據(jù)傳輸時(shí)的、通過高速緩沖存儲(chǔ)器訪問控制機(jī)構(gòu)450進(jìn)行的數(shù)據(jù)傳輸保護(hù) 的順序圖。 當(dāng)處理器(MP) 330對(duì)前端部100啟動(dòng)DMA傳輸時(shí)(1501)，從通道存儲(chǔ)器(HM) 120 經(jīng)由開關(guān)(SW)510對(duì)兩個(gè)高速緩沖存儲(chǔ)器(CM1、CM2)傳輸數(shù)據(jù)包(1502)。此外，雖然省略 了圖示，但在DMA傳輸啟動(dòng)(1501)之前，在處理器存儲(chǔ)器320上生成DMA傳輸所需的DMA傳 輸用參數(shù)，并將生成的參數(shù)從處理器存儲(chǔ)器320傳輸給通道存儲(chǔ)器120 (參照?qǐng)D14的1201、 1202)。 在對(duì)高速緩沖存儲(chǔ)器420傳輸數(shù)據(jù)包時(shí)，在各高速緩沖存儲(chǔ)器中對(duì)數(shù)據(jù)包的包頭 601進(jìn)行分析，取得傳輸命令、傳輸源存儲(chǔ)器地址以及傳輸目的地存儲(chǔ)器地址(CM1或CM2)。 而且，根據(jù)得到的傳輸源存儲(chǔ)器地址以及傳輸目的地存儲(chǔ)器地址，取得傳輸源存儲(chǔ)器地址 的區(qū)域?qū)傩砸约皞鬏斈康牡卮鎯?chǔ)器地址的區(qū)域?qū)傩?。在圖io所示的例子中，傳輸命令是高 速緩存雙重WRITE。 而且，CM1的高速緩沖存儲(chǔ)器訪問控制機(jī)構(gòu)450判定傳輸命令、傳輸源地址以及傳 輸目的地地址是否為正確的組合，來決定是否執(zhí)行傳輸1503 (1504)。即，判定傳輸源地址是 否包含在允許基于高速緩存雙重WRITE命令的數(shù)據(jù)傳輸?shù)膮^(qū)域中，以及判定傳輸目的地地 址是否包含在允許基于高速緩存雙重WRITE命令的數(shù)據(jù)傳輸?shù)膮^(qū)域中。
結(jié)果，當(dāng)判斷為允許傳輸時(shí)，存儲(chǔ)器控制器410把從開關(guān)510傳輸?shù)臄?shù)據(jù)(1503) 寫入高速緩沖存儲(chǔ)器420中。另一方面，當(dāng)判斷為不允許傳輸時(shí)，不將從開關(guān)510傳輸?shù)臄?shù) 據(jù)(1503)寫入高速緩沖存儲(chǔ)器420中，而將其丟棄。 同樣地，CM2的高速緩沖存儲(chǔ)器訪問控制機(jī)構(gòu)450判定傳輸命令、傳輸源地址以及 傳輸目的地地址是否為正確的組合，來決定是否執(zhí)行傳輸1505(1506)。
結(jié)果，當(dāng)判斷為允許傳輸時(shí)，存儲(chǔ)器控制器410把從開關(guān)510傳輸?shù)臄?shù)據(jù)(1505) 寫入高速緩沖存儲(chǔ)器420中。另一方面，當(dāng)判斷為不允許傳輸時(shí)，不將從開關(guān)510傳輸?shù)臄?shù) 據(jù)(1505)寫入高速緩沖存儲(chǔ)器420中，而將其丟棄。 此外，在由一方的高速緩沖存儲(chǔ)器訪問控制機(jī)構(gòu)450判斷為不允許傳輸時(shí)，可以 不寫入高速緩沖存儲(chǔ)器(CM1)420以及高速緩沖存儲(chǔ)器(CM2)420中，而將其丟棄。即，在由 雙方的高速緩沖存儲(chǔ)器訪問控制機(jī)構(gòu)450允許傳輸時(shí)，對(duì)高速緩沖存儲(chǔ)器(CM1) 420以及高 速緩沖存儲(chǔ)器(CM2) 420執(zhí)行雙重WRITE。 圖11是在第二實(shí)施方式中從高速緩沖存儲(chǔ)器(CM1)向另一個(gè)高速緩沖存儲(chǔ)器 (CM2)進(jìn)行存儲(chǔ)器間數(shù)據(jù)傳輸時(shí)的、通過高速緩沖存儲(chǔ)器訪問控制機(jī)構(gòu)450進(jìn)行的數(shù)據(jù)傳 輸保護(hù)的順序圖。 當(dāng)處理器(MP) 330對(duì)前端部100啟動(dòng)DMA傳輸時(shí)(1701)，通過對(duì)高速緩存部400 傳輸復(fù)制命令，來執(zhí)行用于開始數(shù)據(jù)傳輸?shù)目刂?1702、 1703)。此外，雖然省略了圖示，但在 DMA傳輸啟動(dòng)(1701)之前，在處理器存儲(chǔ)器320上生成DMA傳輸所需的DMA傳輸用參數(shù)，并 將生成的參數(shù)從處理器存儲(chǔ)器320傳輸給通道存儲(chǔ)器120(參照?qǐng)D14的1201U202)。
當(dāng)高速緩沖存儲(chǔ)器(CM1)接收到復(fù)制命令時(shí)，在CM1和CM2之間經(jīng)由開關(guān)(SW)510
10開始存儲(chǔ)器間數(shù)據(jù)傳輸(1703)。此時(shí)，在傳輸目的地高速緩沖存儲(chǔ)器(CM2)的高速緩沖存 儲(chǔ)器訪問控制機(jī)構(gòu)450中，與上述相同地對(duì)數(shù)據(jù)包包頭601進(jìn)行分析，取得傳輸命令(高速 緩存間COPY)、傳輸源存儲(chǔ)器地址(CM1)的區(qū)域?qū)傩?、以及傳輸目的地存?chǔ)器地址(CM2)的 區(qū)域?qū)傩浴６?，開關(guān)訪問控制機(jī)構(gòu)550判定傳輸命令、傳輸源地址以及傳輸目的地地址是 否為正確的組合，來決定是否執(zhí)行傳輸1660 (1704、 1705)。即，判定傳輸源地址是否包含在 允許基于高速緩存間COPY命令的數(shù)據(jù)傳輸?shù)膮^(qū)域中，以及判定傳輸目的地地址是否包含 在允許基于高速緩存間COPY命令的數(shù)據(jù)傳輸?shù)膮^(qū)域中。 結(jié)果，當(dāng)判斷為允許傳輸時(shí)，存儲(chǔ)器控制器410把從開關(guān)510傳輸?shù)臄?shù)據(jù)(1705) 寫入高速緩沖存儲(chǔ)器420中。另一方面，當(dāng)判斷為不允許傳輸時(shí)，不將從開關(guān)510傳輸?shù)臄?shù) 據(jù)(1705)寫入高速緩沖存儲(chǔ)器420中，而將其丟棄。 如上所述，根據(jù)第二實(shí)施方式的盤控制裝置，可以在存儲(chǔ)器間數(shù)據(jù)傳輸中保護(hù)存 儲(chǔ)器。此外，設(shè)置有傳輸目的地存儲(chǔ)器的存儲(chǔ)器訪問控制機(jī)構(gòu)(例如高速緩沖存儲(chǔ)器控制 器410的高速緩沖存儲(chǔ)器訪問控制機(jī)構(gòu)450)。由此，在通道部、高速緩存部以及處理器部的 某一個(gè)中，通過驗(yàn)證數(shù)據(jù)包包頭信息的一致性，可以分散地保護(hù)存儲(chǔ)器間的數(shù)據(jù)傳輸。特別 是通過寫入數(shù)據(jù)的存儲(chǔ)器的存儲(chǔ)器訪問控制機(jī)構(gòu)來檢查是否允許進(jìn)行傳輸，所以可以在寫 入存儲(chǔ)器之前進(jìn)行檢查，可以實(shí)現(xiàn)更高的可靠性。 此外，在第二實(shí)施方式的盤控制裝置中，在傳輸目的地的存儲(chǔ)器所具備的存儲(chǔ)器
訪問控制機(jī)構(gòu)中驗(yàn)證數(shù)據(jù)傳輸?shù)囊恢滦?，但也可以在傳輸源的存?chǔ)器所具備的存儲(chǔ)器訪問
控制機(jī)構(gòu)中驗(yàn)證數(shù)據(jù)傳輸?shù)囊恢滦浴４藭r(shí)，可以在進(jìn)行需要較高可靠性的數(shù)據(jù)傳輸時(shí)，在傳
輸目的地的存儲(chǔ)器訪問控制機(jī)構(gòu)中驗(yàn)證數(shù)據(jù)傳輸?shù)囊恢滦裕谶M(jìn)行通?？煽啃员阋炎銐虻?br> 數(shù)據(jù)傳輸時(shí)，在傳輸源的存儲(chǔ)器訪問控制機(jī)構(gòu)中驗(yàn)證數(shù)據(jù)傳輸?shù)囊恢滦浴?此外，還可以混合采用所述第一實(shí)施方式和第二實(shí)施方式。即，開關(guān)部500具備開
關(guān)訪問控制機(jī)構(gòu)550，高速緩存部400具備高速緩沖存儲(chǔ)器訪問控制機(jī)構(gòu)450，前端部100
具備通道存儲(chǔ)器訪問控制機(jī)構(gòu)150，后端部200具備通道存儲(chǔ)器訪問控制機(jī)構(gòu)250，處理器
部300具備處理器存儲(chǔ)器訪問控制機(jī)構(gòu)350。此外，各存儲(chǔ)器訪問控制機(jī)構(gòu)可以是一個(gè)或者多個(gè)。 而且，還可以由開關(guān)訪問控制機(jī)構(gòu)550以及數(shù)據(jù)傳輸目的地的存儲(chǔ)器的存儲(chǔ)器訪 問控制機(jī)構(gòu)雙方來檢查是否允許傳輸。 此外，還可以按照命令的種類以及/或者數(shù)據(jù)的傳輸目的地，由開關(guān)訪問控制機(jī) 構(gòu)550以及數(shù)據(jù)傳輸目的地的存儲(chǔ)器的存儲(chǔ)器訪問控制機(jī)構(gòu)的某一個(gè)來檢查是否允許傳 輸。例如，在向高速緩存部傳輸數(shù)據(jù)時(shí)，由高速緩沖存儲(chǔ)器訪問控制機(jī)構(gòu)450來檢查是否允 許傳輸，在向其他部分傳輸數(shù)據(jù)時(shí)，由開關(guān)訪問控制機(jī)構(gòu)550檢查是否允許傳輸。
(第三實(shí)施方式) 圖12表示第三實(shí)施方式的包含多個(gè)集群的盤控制裝置的結(jié)構(gòu)。
盤控制裝置集群10具備與主計(jì)算機(jī)(HOST) 30連接的前端部(FE PK) 100、與盤 驅(qū)動(dòng)器裝置20連接的后端部(BE PK)200、處理器部(MP PK)300、高速緩存部(CM PK)400 以及開關(guān)部(SW PK)500。盤控制裝置集群10、11之間通過各自的開關(guān)部500相連。開關(guān)部 500具備開關(guān)訪問控制機(jī)構(gòu)550。 如圖13所示，第三實(shí)施方式的盤控制裝置在存儲(chǔ)器之間(從通道存儲(chǔ)器121U22
11到高速緩沖存儲(chǔ)器321 、 322等)設(shè)有用于傳輸數(shù)據(jù)的DMA控制器115 、 116 、 315 、 316 。 在第三實(shí)施方式的盤控制裝置中，開關(guān)訪問控制機(jī)構(gòu)550檢查是否可以在存儲(chǔ)器
之間傳輸數(shù)據(jù)。僅在允許數(shù)據(jù)傳輸時(shí)執(zhí)行傳輸，在不允許時(shí)作為錯(cuò)誤而中斷傳輸。因此，即
使在集群之間傳輸數(shù)據(jù)時(shí)，也可以對(duì)存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)進(jìn)行保護(hù)。 圖14是第三實(shí)施方式的使用了 DMA的集群內(nèi)數(shù)據(jù)傳輸處理的順序圖。 為了啟動(dòng)通道存儲(chǔ)器用DMA控制器115 ，需要向該DMA控制器115通知DMA參數(shù)。
因此，處理器330在處理器存儲(chǔ)器320上生成DMA傳輸用參數(shù)，來啟動(dòng)處理器存儲(chǔ)器用DMA
控制器315(1201)。而且，處理器存儲(chǔ)器用DMA控制器315經(jīng)由開關(guān)510將處理器存儲(chǔ)器
320中存儲(chǔ)的DMA傳輸用參數(shù)傳輸給通道存儲(chǔ)器120 (1202)。 之后，處理器330啟動(dòng)通道存儲(chǔ)器用DMA控制器115 (1204)。而且，通道存儲(chǔ)器用 DMA控制器115使用已傳輸?shù)腄MA參數(shù)列表，將通道存儲(chǔ)器120中存儲(chǔ)的數(shù)據(jù)經(jīng)由開關(guān)510 傳輸給高速緩沖存儲(chǔ)器420 (1205)。 因此，執(zhí)行從處理器存儲(chǔ)器320向通道存儲(chǔ)器120的參數(shù)傳輸(1202)、從通道存儲(chǔ) 器120向高速緩沖存儲(chǔ)器420的數(shù)據(jù)傳輸(1205)這兩個(gè)DMA傳輸。無論在哪個(gè)數(shù)據(jù)傳輸 中，都通過開關(guān)510的開關(guān)訪問控制機(jī)構(gòu)550來驗(yàn)證該數(shù)據(jù)傳輸?shù)挠行?1203U206)，因 此可以在數(shù)據(jù)傳輸時(shí)對(duì)存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)進(jìn)行保護(hù)。 圖15是第三實(shí)施方式的使用了 DMA的集群間數(shù)據(jù)傳輸處理的順序圖。圖15表示 從集群1的高速緩沖存儲(chǔ)器(CM1)421向集群2的處理器存儲(chǔ)器(LM2)323傳輸了數(shù)據(jù)時(shí)的 動(dòng)作流程。此外，集群間的數(shù)據(jù)傳輸僅允許READ模式。 首先，為了啟動(dòng)數(shù)據(jù)的DMA傳輸，集群1的處理器(MP1)330請(qǐng)求集群2的處理器 (MP2) 331執(zhí)行從集群1的高速緩沖存儲(chǔ)器(CM1) 421的READ傳輸。因此，處理器330在處理 器存儲(chǔ)器321上生成控制信息，啟動(dòng)處理器存儲(chǔ)器用DMA控制器315 (1301)。然后，處理器存 儲(chǔ)器用DMA控制器315將處理器存儲(chǔ)器(LM1)321中存儲(chǔ)的控制信息經(jīng)由開關(guān)(SW1)510以 及開關(guān)(SW2)511傳輸給處理器存儲(chǔ)器(LM2) 323 (1302、 1303、 1304)。而且，處理器(MP1)330 通過處理器間通知，請(qǐng)求處理器(MP2)331對(duì)傳輸?shù)目刂菩畔⑦M(jìn)行處理。
因此，處理器(MP2)331啟動(dòng)處理器存儲(chǔ)器用DMA控制器316 (1306)。然后，處理器 存儲(chǔ)器用DMA控制器316將存儲(chǔ)在處理器存儲(chǔ)器(LM2)323中的控制信息中所包含的DMA 傳輸用參數(shù)傳輸給通道存儲(chǔ)器120(1307)。 之后，處理器(MP2)331啟動(dòng)通道存儲(chǔ)器用DMA控制器116(1308)。然后，通道存儲(chǔ) 器用DMA控制器116使用已傳輸?shù)腄MA參數(shù)列表，對(duì)集群1的高速緩沖存儲(chǔ)器(CM1) 421發(fā) 送READ命令(1309)，并將集群1的高速緩沖存儲(chǔ)器421中存儲(chǔ)的數(shù)據(jù)經(jīng)由開關(guān)(SW1)510 以及開關(guān)(SW2)511傳輸給處理器存儲(chǔ)器323(1310)。 無論在哪個(gè)數(shù)據(jù)傳輸中，都通過開關(guān)510、511的開關(guān)訪問控制機(jī)構(gòu)550、551來驗(yàn) 證該數(shù)據(jù)傳輸?shù)挠行?1311、1312、1313)，因此可以在數(shù)據(jù)傳輸時(shí)對(duì)存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù) 進(jìn)行保護(hù)。 從作為數(shù)據(jù)傳輸目的地的集群2看來，因?yàn)槭亲陨砑旱腄MA控制器取得其他集 群的數(shù)據(jù)的處理，所以稱為READ模式。通過READ模式在集群間傳輸數(shù)據(jù)，由此不在其他集 群的存儲(chǔ)器區(qū)域中寫入數(shù)據(jù)。因此，可以不向其他集群的存儲(chǔ)器寫入數(shù)據(jù)而保護(hù)在存儲(chǔ)器 中存儲(chǔ)的數(shù)據(jù)。
12
接下來，對(duì)第三實(shí)施方式的數(shù)據(jù)傳輸制約條件進(jìn)行說明。 圖7中還表示了集群間傳輸?shù)膫鬏斨萍s條件。在該定義例中，關(guān)于集群間傳輸，僅 允許處理器存儲(chǔ)器間的傳輸、從高速緩沖存儲(chǔ)器向通道存儲(chǔ)器的傳輸、以及從高速緩沖存 儲(chǔ)器向處理器存儲(chǔ)器的數(shù)據(jù)傳輸。而且，關(guān)于來自高速緩沖存儲(chǔ)器的數(shù)據(jù)傳輸，僅允許READ 模式。 如上所述，根據(jù)第三實(shí)施方式的盤控制裝置，開關(guān)訪問控制機(jī)構(gòu)550驗(yàn)證是否可 以執(zhí)行集群間數(shù)據(jù)傳輸，僅對(duì)確認(rèn)了一致性的數(shù)據(jù)包進(jìn)行傳輸，所以可以防止不恰當(dāng)?shù)膫?輸。由此，可以保護(hù)集群間數(shù)據(jù)傳輸和存儲(chǔ)器間數(shù)據(jù)傳輸時(shí)的數(shù)據(jù)，保護(hù)存儲(chǔ)在存儲(chǔ)器中的 數(shù)據(jù)，并且可以提高盤控制裝置的可靠性。 此外，根據(jù)第三實(shí)施方式的盤控制裝置，在盤控制裝置集群之間的數(shù)據(jù)包傳輸中， 僅在屬于傳輸目的地集群的DMA控制器啟動(dòng)了傳輸時(shí)，允許執(zhí)行該傳輸，由此不在其他集 群的存儲(chǔ)器區(qū)域中寫入數(shù)據(jù)。因此，可以保護(hù)在其他集群的存儲(chǔ)中存儲(chǔ)的數(shù)據(jù)，可以提高模 塊間的獨(dú)立性，并可以提高集群結(jié)構(gòu)的盤控制裝置的可靠性。
(第四實(shí)施方式) 接下來，使用所述圖13來說明本發(fā)明第四實(shí)施方式。 在圖13所示的盤控制裝置中，集群1的通道存儲(chǔ)器120被分割為通道存儲(chǔ)器數(shù)據(jù) 區(qū)域121和通道存儲(chǔ)器控制區(qū)域122。此外，集群1的處理器存儲(chǔ)器320被分割為處理器存 儲(chǔ)器數(shù)據(jù)區(qū)域321和處理器存儲(chǔ)器控制區(qū)域322。此外，集群1的高速緩沖存儲(chǔ)器420被分 割為高速緩沖存儲(chǔ)器數(shù)據(jù)區(qū)域421和高速緩沖存儲(chǔ)器控制區(qū)域422。同樣地，集群2的通道 存儲(chǔ)器被分割為通道存儲(chǔ)器數(shù)據(jù)區(qū)域123和通道存儲(chǔ)器控制區(qū)域124。此外，集群2的處 理器存儲(chǔ)器被分割為處理器存儲(chǔ)器數(shù)據(jù)區(qū)域323和處理器存儲(chǔ)器控制區(qū)域324。此外，集 群2的高速緩沖存儲(chǔ)器被分割為高速緩沖存儲(chǔ)器數(shù)據(jù)區(qū)域423和高速緩沖存儲(chǔ)器控制區(qū)域 424。 圖16A C表示進(jìn)一步細(xì)分后的存儲(chǔ)器區(qū)域。 如圖16A所示，通道存儲(chǔ)器被分割為數(shù)據(jù)區(qū)域和控制區(qū)域，而且針對(duì)每個(gè)連接端 口，將分割而得的各個(gè)區(qū)域又進(jìn)行了分割。此外，作為全部連接端口可以共用的區(qū)域而設(shè)置 了共用區(qū)域。 同樣地，如圖16B所示，處理器存儲(chǔ)器被分割為數(shù)據(jù)區(qū)域和控制區(qū)域，而且針對(duì)負(fù) 責(zé)處理的每個(gè)處理器，將分割而得的各個(gè)區(qū)域又進(jìn)行了分割。此外，作為此處理器部所具備 的全部處理器可以共用的區(qū)域而設(shè)置了處理器部共用區(qū)域。 同樣地，如圖16C所示，高速緩沖存儲(chǔ)器被分割為數(shù)據(jù)區(qū)域和控制區(qū)域。 對(duì)這些區(qū)域分配了在全部模塊的全部存儲(chǔ)器區(qū)域中不重復(fù)的唯一內(nèi)部網(wǎng)絡(luò)地址
空間。因此，可以通過識(shí)別內(nèi)部網(wǎng)絡(luò)地址來確定包含該地址的區(qū)域。由此，訪問控制機(jī)構(gòu)可
以對(duì)存儲(chǔ)器間數(shù)據(jù)傳輸?shù)挠行赃M(jìn)行驗(yàn)證，來保護(hù)在存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)，并且可以提高
盤控制裝置的可靠性。 圖17A C表示進(jìn)一步細(xì)分后的存儲(chǔ)器區(qū)域的變形例。 如圖17A所示，通道存儲(chǔ)器被分割為數(shù)據(jù)區(qū)域和控制區(qū)域，而且針對(duì)每個(gè)連接端 口以及負(fù)責(zé)處理的每個(gè)處理器，將分割而得的各個(gè)區(qū)域又進(jìn)行了分割。此外，作為全部連接 端口可以共用的區(qū)域而設(shè)置了組件共用區(qū)域，并且還針對(duì)負(fù)責(zé)處理的每個(gè)處理器將組件共用區(qū)域進(jìn)行了分割。 如圖17B所示，處理器存儲(chǔ)器被分割為數(shù)據(jù)區(qū)域和控制區(qū)域，而且針對(duì)負(fù)責(zé)處理 的每個(gè)處理器以及每個(gè)連接端口 ，將分割而得的各個(gè)區(qū)域又進(jìn)行了分割。此外，作為此處理 器部中具備的全部處理器可以共用的區(qū)域而設(shè)置了處理器部共用區(qū)域，并且還針對(duì)每個(gè)連 接端口 ，將處理器部共用區(qū)域進(jìn)行了分割。 如圖17C所示，高速緩沖存儲(chǔ)器被分割為數(shù)據(jù)區(qū)域和控制區(qū)域，而且針對(duì)負(fù)責(zé)處 理的每個(gè)處理器，將分割而得的各個(gè)區(qū)域又進(jìn)行了分割。 如上所述，根據(jù)第四實(shí)施方式的盤控制裝置，分配了在全部構(gòu)成部分的全部存儲(chǔ) 器區(qū)域中不重復(fù)的唯一的內(nèi)部網(wǎng)絡(luò)地址。因此，可以通過如此細(xì)分存儲(chǔ)器區(qū)域來更加詳細(xì) 地確定包含內(nèi)部網(wǎng)絡(luò)地址的區(qū)域的屬性。因此，訪問控制機(jī)構(gòu)更加詳細(xì)地確定存儲(chǔ)器區(qū)域 的屬性，由此可以更加切實(shí)地保護(hù)在存儲(chǔ)器中存儲(chǔ)的數(shù)據(jù)，并且可以提高盤控制裝置的可 靠性。 特別地，通過將存儲(chǔ)器區(qū)域分割為存儲(chǔ)來自主計(jì)算機(jī)的數(shù)據(jù)的數(shù)據(jù)區(qū)域、和存儲(chǔ) 用于控制盤控制裝置內(nèi)的動(dòng)作的數(shù)據(jù)的控制區(qū)域，可以更加切實(shí)地保護(hù)用戶數(shù)據(jù)使其不受 到故障的影響。 而且，通過根據(jù)與主計(jì)算機(jī)的連接端口、以及對(duì)該數(shù)據(jù)包傳輸進(jìn)行控制的處理器 來分割所述數(shù)據(jù)區(qū)域和所述控制區(qū)域，可以更加切實(shí)地保護(hù)用戶數(shù)據(jù)。
1權(quán)利要求
一種存儲(chǔ)系統(tǒng)，所述存儲(chǔ)系統(tǒng)包括多個(gè)集群，其特征在于，所述多個(gè)集群內(nèi)的每一個(gè)集群包括進(jìn)行集群內(nèi)以及集群間訪問控制的訪問控制部，該訪問控制部根據(jù)數(shù)據(jù)傳輸源與傳輸目的地是否一致來決定可否傳輸數(shù)據(jù)。
2. 根據(jù)權(quán)利要求l所述的存儲(chǔ)系統(tǒng)，其特征在于， 所述決定可否傳輸數(shù)據(jù)是根據(jù)傳輸?shù)臄?shù)據(jù)內(nèi)的包頭信息來進(jìn)行的。
3. 根據(jù)權(quán)利要求2所述的存儲(chǔ)系統(tǒng)，其特征在于，所述決定可否傳輸數(shù)據(jù)是根據(jù)傳輸?shù)臄?shù)據(jù)內(nèi)的數(shù)據(jù)傳輸?shù)刂穪磉M(jìn)行的。
4. 根據(jù)權(quán)利要求l所述的存儲(chǔ)系統(tǒng)，其特征在于，所述決定可否傳輸數(shù)據(jù)是根據(jù)所述各集群中存儲(chǔ)的傳輸制約條件來進(jìn)行的。
5. 根據(jù)權(quán)利要求4所述的存儲(chǔ)系統(tǒng)，其特征在于，所述傳輸制約條件包括表示某一數(shù)據(jù)傳輸是否滿足關(guān)于在集群內(nèi)傳輸還是在集群間 傳輸?shù)臈l件的信息。
6. 根據(jù)權(quán)利要求4所述的存儲(chǔ)系統(tǒng)，其特征在于，所述傳輸制約條件包括表示某一數(shù)據(jù)傳輸是否滿足關(guān)于數(shù)據(jù)傳輸種類的條件的信息。
7. 根據(jù)權(quán)利要求4所述的存儲(chǔ)系統(tǒng)，其特征在于，所述傳輸制約條件包括表示某一數(shù)據(jù)傳輸是否滿足關(guān)于數(shù)據(jù)傳輸源或者數(shù)據(jù)傳輸目 的地的條件的信息。
8. —種盤控制裝置，對(duì)主計(jì)算機(jī)和盤驅(qū)動(dòng)器之間的數(shù)據(jù)傳輸進(jìn)行控制，其特征在于， 具備具有通道存儲(chǔ)器的通道部、和具有高速緩沖存儲(chǔ)器的高速緩存部， 在所述通道存儲(chǔ)器和所述高速緩沖存儲(chǔ)器之間通過數(shù)據(jù)包傳輸數(shù)據(jù)， 具備在傳輸所述數(shù)據(jù)包時(shí)，通過對(duì)所述傳輸?shù)臄?shù)據(jù)包的包頭信息的一致性進(jìn)行驗(yàn)證，來決定是否允許該傳輸?shù)目刂撇浚隹刂撇扛鶕?jù)所述數(shù)據(jù)包的傳輸源地址以及傳輸目的地地址，來確定所述數(shù)據(jù)包的 傳輸源的存儲(chǔ)器區(qū)域的屬性、以及所述傳輸目的地的存儲(chǔ)器區(qū)域的屬性，所述控制部根據(jù)所述數(shù)據(jù)包的傳輸命令和所述已確定的區(qū)域的屬性，來決定是否允許 該傳輸，所述控制部在所述傳輸源的區(qū)域的屬性與所述傳輸目的地的區(qū)域的屬性一致時(shí)允許 所述傳輸，所述通道部以及所述控制部中的至少一個(gè)具備啟動(dòng)所述數(shù)據(jù)包傳輸?shù)腄MA控制器， 在所述盤控制裝置之間傳輸數(shù)據(jù)包時(shí)，所述控制部，在通過所述傳輸目的地盤控制裝置所具備的DMA控制器啟動(dòng)傳輸時(shí)允許該傳輸，在通過所述傳輸源盤控制裝置所具備的DMA控制器啟動(dòng)傳輸時(shí)不允許該傳輸。
9. 一種盤控制裝置，對(duì)主計(jì)算機(jī)和盤驅(qū)動(dòng)器之間的數(shù)據(jù)傳輸進(jìn)行控制，其特征在于， 具備具有通道存儲(chǔ)器的通道部、和具有高速緩沖存儲(chǔ)器的高速緩存部， 在所述通道存儲(chǔ)器和所述高速緩沖存儲(chǔ)器之間通過數(shù)據(jù)包傳輸數(shù)據(jù)， 具備在傳輸所述數(shù)據(jù)包時(shí)，通過對(duì)所述傳輸?shù)臄?shù)據(jù)包的包頭信息的一致性進(jìn)行驗(yàn)證，來決定是否允許該傳輸?shù)目刂撇?，所述控制部根?jù)所述數(shù)據(jù)包的傳輸源地址以及傳輸目的地地址，來確定所述數(shù)據(jù)包的 傳輸源的存儲(chǔ)器區(qū)域的屬性、以及所述傳輸目的地的存儲(chǔ)器區(qū)域的屬性，所述控制部根據(jù)所述數(shù)據(jù)包的傳輸命令和所述已確定的區(qū)域的屬性，來決定是否允許 該傳輸，所述控制部在所述傳輸源的區(qū)域的屬性與所述傳輸目的地的區(qū)域的屬性一致時(shí)允許 所述傳輸，所述通道部以及所述控制部中的至少一個(gè)具備啟動(dòng)所述數(shù)據(jù)包傳輸?shù)腄MA控制器。
全文摘要
本發(fā)明提供一種存儲(chǔ)系統(tǒng)以及盤控制裝置。一種存儲(chǔ)系統(tǒng)，該存儲(chǔ)系統(tǒng)包括多個(gè)集群，多個(gè)集群內(nèi)的每一個(gè)集群包括進(jìn)行集群內(nèi)以及集群間訪問控制的訪問控制部，該訪問控制部根據(jù)數(shù)據(jù)傳輸源與傳輸目的地是否一致來決定可否傳輸數(shù)據(jù)。
文檔編號(hào)G06F13/28GK101739371SQ20091025802
公開日2010年6月16日 申請(qǐng)日期2007年5月24日 優(yōu)先權(quán)日2006年9月26日
發(fā)明者細(xì)谷睦 申請(qǐng)人:株式會(huì)社日立制作所