專利名稱：用于制造半導體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于制造具有分頻電路(frequency-division circuit)的半導體器件的方法。特別地，本發(fā)明涉及用于制造具有多級分頻電路的半導體器件的方法，該多級分頻電路通過將信號輸入到多個分頻電路中而順序地將信號轉(zhuǎn)換成具有更低頻率的信號，該多個分頻電路互相電連接而使得前級分頻電路的輸出變成下一級分頻電路的輸入。作為具有分頻電路的半導體器件，存在RFID(射頻識別)標簽(也稱為ID芯片、 IC標簽、ID標簽、RF標簽、無線標簽、電子標簽和應(yīng)答器)。RFID標簽存儲必需的數(shù)據(jù)在存儲元件中并且由通信裝置使用無接觸方式(一般是無線信號)讀取該數(shù)據(jù)。本發(fā)明涉及用于制造RFID標簽的方法。
背景技術(shù)：
執(zhí)行邏輯電路的布置(layout)以便制造具有邏輯電路的半導體器件。對每個功能制造單元，其用作基本單元(也稱為標準單元或類似的)，并且多個該基本單元通過接線 (wiring)互相電連接以執(zhí)行邏輯電路的布置。該多個基本單元的布局(placement)和通過接線的連接使用自動布局和布線(automatic placement and routing)工具執(zhí)行。注意在該說明書中接線稱為布線。例如，圖2示出在邏輯電路的布置使用自動布局和布線工具執(zhí)行的情況下的設(shè)計流程。邏輯電路的布置通過功能設(shè)計、邏輯綜合、自動布局和布線等的步驟執(zhí)行。在功能設(shè)計中，功能電路的運行由硬件描述語言(在下文中HDL)描述。視情況執(zhí)行模擬以確認例如是否實現(xiàn)目標功能電路的功能。在邏輯綜合中，由上文的HDL描述的運行使用邏輯綜合工具重寫到實際電路中。 該電路可以通過一般稱為連線表(netlist)的機制獲得。該連線表是包括在該電路中的基本單元的輸入端或輸出端的連接信息。在邏輯綜合時，首先決定在每條接線中的臨時寄生電容，由該邏輯綜合工具選擇具有根據(jù)該寄生電容的驅(qū)動能力的基本單元，并且該連線表被優(yōu)化以便滿足例如運行速度等預(yù)定規(guī)格。在自動布局和布線中，光掩模基于連線表制作。首先，執(zhí)行包括在連線表中的基本單元的臨時布局，并且每個基本單元的輸入端和輸出端根據(jù)連線表順次互相電連接。該光掩模通過電連接所有端完成。在自動布局和布線執(zhí)行后，提取每條接線中的寄生電容，并且再次估計運行速度。 在檢驗該運行時不滿足預(yù)定規(guī)格的情況下，階段回到自動布局和布線或邏輯綜合。當階段回到邏輯綜合時，代替每條接線中的臨時寄生電容的值，使用布局和布線后的寄生電容。當之后沒有獲得預(yù)定規(guī)格時，重復(fù)這些步驟。因此，在自動布局和布線中，多個基本單元的布局和接線連接在考慮每個基本單元的運行速度和延時的情況下來執(zhí)行(例如，參見參考文獻1) O[參考文獻][專利文件]
[專利文件1]日本公開的專利申請?zhí)?005-136359

發(fā)明內(nèi)容
當邏輯電路的布置由自動布局和布線工具執(zhí)行時，接線的引線距離和接線與其他接線交叉的次數(shù)增加，其導致寄生電容和寄生電阻增加的趨勢。當寄生電容和寄生電阻增加時，電路的電流消耗增加。另外，在像具有更高頻率的信號輸入到其中的分頻電路的電路中，，即使當該電路中接線的寄生電容和寄生電阻與具有更低頻率的信號輸入到其中的電路相同時，該電路中的電流消耗增加。本發(fā)明的一個實施例的目的是減小特別是多級分頻電路中的分頻電路中的電流消耗。另外，RFID標簽在電力通過無線信號被接收后運行。因為電源電壓從接收的電力產(chǎn)生，RFID標簽的電流消耗中的上限自然地被固定。另外，接收的電力與讀出器和寫入器之間的通信距離的平方成反比；因此，當通信距離變長時，由于通信距離增加因此RFID標簽的電流消耗必須減小。因此，RFID標簽具有盡可能低的電流消耗是優(yōu)選的。從而，本發(fā)明的一個實施例的目的是減小RFID標簽中的電流消耗。在多級分頻電路中，輸入的信號在前級具有更高的頻率，并且輸入的信號在下一級具有更低的頻率。另外，在該多級分頻電路中，輸出的信號在前級具有更高的頻率，并且輸出的信號在下一級具有更低的頻率。從而，布局優(yōu)先從對應(yīng)于具有更高頻率的信號輸入到其中和從其中輸出的分頻電路的基本單元執(zhí)行，并且然后執(zhí)行接線連接。即，執(zhí)行對應(yīng)于多級分頻電路的多個基本單元的布置，使得如與具有更低頻率的信號輸入到其中和從其中輸出的接線比較，具有更高頻率的信號輸入到其中和從其中輸出的接線具有更短的接線長度并且具有與其他接線的更少交叉，即，使得接線的寄生電容和寄生電阻減少。根據(jù)本發(fā)明的一個實施例，在用于制造具有多級分頻電路的半導體器件的方法中，該多級分頻電路通過將第一信號輸入到多個分頻電路中而將第一信號轉(zhuǎn)換成具有比第一信號更低頻率的第二信號，該多個分頻電路互相電連接使得前級分頻電路的輸出變成下一級分頻電路的輸入，對應(yīng)于前級分頻電路的基本單元和對應(yīng)于下一級分頻電路的基本單元被布局成使得前級分頻電路的接線或電連接到前級分頻電路的接線的寄生電容小于下一級分頻電路的接線或電連接到下一級分頻電路的接線的寄生電容。根據(jù)本發(fā)明的另一個實施例，在用于制造具有多級分頻電路的半導體器件的方法中，該多級分頻電路通過將第一信號輸入到多個分頻電路中而將第一信號轉(zhuǎn)換成具有比第一信號更低頻率的第二信號，該多個分頻電路互相電連接使得前級分頻電路的輸出變成下一級分頻電路的輸入，對應(yīng)于前級分頻電路的基本單元和對應(yīng)于下一級分頻電路的基本單元被布局成使得前級分頻電路的接線或電連接到前級分頻電路的接線的寄生電阻小于下一級分頻電路的接線或電連接到下一級分頻電路的接線的寄生電阻。根據(jù)本發(fā)明的另一個實施例，在用于制造具有多級分頻電路的半導體器件的方法中，該多級分頻電路通過將第一信號輸入到多個分頻電路中而將第一信號轉(zhuǎn)換成具有比第一信號更低頻率的第二信號，該多個分頻電路互相電連接使得前級分頻電路的輸出變成下一級分頻電路的輸入，對應(yīng)于前級分頻電路的基本單元和對應(yīng)于下一級分頻電路的基本單元被布局成使得前級分頻電路的接線或電連接到前級分頻電路的接線的接線長度短于下一級分頻電路的接線或電連接到下一級分頻電路的接線的接線長度。根據(jù)本發(fā)明的另一個實施例，在用于制造具有多級分頻電路的半導體器件的方法中，該多級分頻電路通過將第一信號輸入到多個分頻電路中而將第一信號轉(zhuǎn)換成具有比第一信號更低頻率的第二信號，該多個分頻電路互相電連接使得前級分頻電路的輸出變成下一級分頻電路的輸入，對應(yīng)于前級分頻電路的基本單元和對應(yīng)于下一級分頻電路的基本單元被布局成使得前級分頻電路的接線或電連接到前級分頻電路的接線與另一條接線交叉的次數(shù)小于下一級分頻電路的接線或電連接到下一級分頻電路的接線與另一條接線交叉的次數(shù)。根據(jù)本發(fā)明的一個實施例，在多級分頻電路中，布局優(yōu)先從對應(yīng)于具有更高頻率的信號輸入到其中和從其中輸出的分頻電路的基本單元執(zhí)行，然后執(zhí)行接線連接，并且在具有高頻的信號輸入到其中和從其中輸出的分頻電路中，減小接線的寄生電容和寄生電阻。采用這樣的方式，在整個多級分頻電路中電流消耗可以大大減小。因此，可以提供其中電流消耗減小的半導體器件。另外，可以提供其中功耗減小的RFID標簽。


在附圖中圖1是示出多級分頻電路的框圖；圖2是示出邏輯電路的布置的設(shè)計流程的圖；圖3示出RFID標簽和讀出器/寫入器的配置的圖；圖4是示出RFID標簽的模擬部分的配置的圖；圖5是示出RFID標簽的數(shù)字部分的配置的圖；圖6是示出在實施例1中的多級分頻電路的配置的圖；圖7示出示出根據(jù)本發(fā)明的一個實施例的多級分頻電路的掩模布置的視圖；圖8示出常規(guī)多級分頻電路的掩模布置的視圖；以及圖9A和9B是示出在時鐘發(fā)生電路中的每個基本單元的電流消耗的圖表。
具體實施例方式本發(fā)明的實施方式和實施例將在下文中描述。然而，本發(fā)明可以采用各種方式實現(xiàn)，并且本領(lǐng)域內(nèi)技術(shù)人員容易理解其方式和細節(jié)可以采用各種方法修改而不偏離本發(fā)明的精神和范圍。因此，本發(fā)明不應(yīng)該解釋為限于下文的實施方式和實施例的說明。注意在用于描述實施方式和實施例的所有附圖中的相同部分和具有相同功能的部分由相同的標號表示并且其重復(fù)說明將省略。(實施方式1)圖1示出多級分頻電路的電路圖。注意作為能夠劃分頻率的最小單元的基本單元對應(yīng)于分頻電路，并且多級分頻電路可以通過使用多級基本單元形成。五級分頻電路100 在圖1中舉例說明；然而，一般來說，n(n是2或更大的自然數(shù))級分頻電路可以應(yīng)用于本發(fā)明的一個實施例。在圖1中，其中第i(i是5或更小的自然數(shù))級分頻電路由Di表示，輸入到Di中的信號由Ini表示，并且從Di輸出的信號由Outi表示。第一級分頻電路Dl將輸入信號Inl分頻(減小頻率)并且輸出分頻的信號到第二級分頻電路D2。采用相似的方式，第二級分頻電路D2、第三級分頻電路D3和第四級分頻電路D4也各自將輸入信號分頻并且輸入分頻的信號到下一級分頻電路。第五級分頻電路D5也將輸入信號分頻并且將其的輸出信號0ut5作為多級分頻電路100的輸出信號輸出。在其中第一級分頻電路Dl到第五級分頻電路D5各自轉(zhuǎn)換輸入信號成1/2頻率信號并且輸出該1/2頻率信號的電路的情況下，在圖 1中示出的多級分頻電路100轉(zhuǎn)換輸入信號Inl成1/32頻率信號0ut5并且輸出該1/32頻率信號0ut5。一般來說，在η級分頻電路的情況下，i (i是η或更小的自然數(shù))級分頻電路是Di， 輸入到Di中的信號是Ini，并且從Di輸出的信號是Outi。第一級分頻電路將輸入信號Inl 分頻(減小頻率)并且輸出分頻的信號到第二級分頻電路。采用相似的方式，第二級分頻電路至第(η-1)級分頻電路也各自將輸入信號分頻并且輸入分頻的信號到下一級分頻電路。 η級分頻電路也將輸入信號分頻并且將其的輸出信號Outn作為多級分頻電路的輸出信號輸出。在其中第一級分頻電路到η級分頻電路各自轉(zhuǎn)換輸入信號成1/2頻率信號并且輸出該1/2頻率信號的電路的情況下，η級分頻電路轉(zhuǎn)換輸入信號成1/2η頻率信號并且輸出該 1/2η頻率信號。在根據(jù)本發(fā)明的一個實施例的用于制造半導體器件的方法中，布置優(yōu)先從對應(yīng)于其中Ini具有最高頻率的分頻電路的基本單元執(zhí)行。即，隨后，布置優(yōu)先從對應(yīng)于第一級分頻電路Dl的基本單元執(zhí)行。例如，對應(yīng)于第一級分頻電路的基本單元和對應(yīng)于第二級分頻電路至第五級分頻電路的基本單元被布局成使得第一級分頻電路的接線或電連接到第一級分頻電路的接線的寄生電容小于第二級分頻電路至第五級分頻電路的接線或電連接到第二級分頻電路至第五級分頻電路的接線的寄生電容。例如，對應(yīng)于第一級分頻電路的基本單元和對應(yīng)于第二級分頻電路至第五級分頻電路的基本單元被布局成使得第一級分頻電路的接線或電連接到第一級分頻電路的接線的寄生電阻小于第二級分頻電路至第五級分頻電路的接線或電連接到第二級分頻電路至第五級分頻電路的接線的寄生電阻。例如，對應(yīng)于第一級分頻電路的基本單元和對應(yīng)于第二級分頻電路至第五級分頻電路的基本單元被布局成使得第一級分頻電路的接線或電連接到第一級分頻電路的接線的接線長度短于第二級分頻電路至第五級分頻電路的接線或電連接到第二級分頻電路至第五級分頻電路的接線的接線長度。例如，對應(yīng)于第一級分頻電路的基本單元和對應(yīng)于第二級分頻電路至第五級分頻電路的基本單元被布局成使得第一級分頻電路的接線或電連接到第一級分頻電路的接線與另一條接線交叉的次數(shù)小于第二級分頻電路至第五級分頻電路的接線或電連接到第二級分頻電路至第五級分頻電路的接線與另一條接線交叉的次數(shù)。此外，對應(yīng)于第二級分頻電路的基本單元和對應(yīng)于第三級分頻電路至第五級分頻電路的基本單元可布局成以便滿足與上文相似的關(guān)系。此外，對應(yīng)于第三級分頻電路的基本單元和對應(yīng)于第四級分頻電路和第五級分頻電路的基本單元可布局成以便滿足與上文相似的關(guān)系。此外，對應(yīng)于第四級分頻電路的基本單元和對應(yīng)于第五級分頻電路的基本單元可布局成以便滿足與上文相似的關(guān)系。注意分頻電路的接線或電連接到該分頻電路的接線包括將分頻電路互相電連接的接線和將分頻電路和其他電路互相電連接的接線。在前者的情況下，多個分頻電路共享接線。另外，如果一個分頻電路電連接到除分頻電路之外的多個電路，一個分頻電路包括多條后者的接線。在任一個情況下，根據(jù)本發(fā)明的一個實施例，執(zhí)行對應(yīng)于多級分頻電路的多個基本單元的布置，使得如與具有更低頻率的信號輸入到其中和從其中輸出的接線比較， 具有更高頻率的信號輸入到其中和從其中輸出的接線具有更短的接線長度并且具有與其他接線的更少交叉，即，使得接線的寄生電容和寄生電阻減少。從而，根據(jù)本發(fā)明的一個實施例，在用于制造具有多個分頻電路(其中前級分頻電路的輸出變成下一級分頻電路的輸入)的半導體器件的方法中，該多個分頻電路布局成使得在輸入側(cè)上的接線的寄生電容在前級分頻電路中變得小于下一級分頻電路，并且該多個分頻電路布局成使得在輸出側(cè)上的接線的寄生電容和將它的輸出反饋到輸入的接線的寄生電容在前級分頻電路中變得小于下一級分頻電路。另外，根據(jù)本發(fā)明的另一個實施例，在用于制造具有多個分頻電路(其中前級分頻電路的輸出變成下一級分頻電路的輸入)的半導體器件的方法中，該多個分頻電路布局成使得在輸入側(cè)上的接線的寄生電阻在前級分頻電路中變得小于下一級分頻電路，并且該多個分頻電路布局成使得在輸出側(cè)上的接線的寄生電阻和將它的輸出反饋到輸入的接線的寄生電容在前級分頻電路中變得小于下一級分頻電路。另外，根據(jù)本發(fā)明的另一個實施例，在用于制造具有多個分頻電路(其中前級分頻電路的輸出變成下一級分頻電路的輸入)的半導體器件的方法中，該多個分頻電路布局成使得在輸入側(cè)上的接線的接線長度在前級分頻電路中變得小于下一級分頻電路，并且該多個分頻電路布局成使得在輸出側(cè)上的接線的接線長度和將它的輸出反饋到輸入的接線的接線長度在前級分頻電路中變得小于下一級分頻電路。另外，根據(jù)本發(fā)明的另一個實施例，在用于制造具有多個分頻電路(其中前級分頻電路的輸出變成下一級分頻電路的輸入)的半導體器件的方法中，該多個分頻電路布局成使得在輸入側(cè)上的接線與另一條接線交叉的次數(shù)在前級分頻電路中變得小于下一級分頻電路，并且該多個分頻電路布局成使得在輸出側(cè)上的接線與另一條接線交叉的次數(shù)和將它的輸出反饋到輸入的接線與另一條接線交叉的次數(shù)在前級分頻電路中變得小于下一級分頻電路。采用這樣的方式，在整個多級分頻電路100中電流消耗可以大大減小。因此，可以提供其中電流消耗減小的半導體器件。(實施方式2)在該實施例中，將描述具有在實施方式1中示出的多級分頻電路的RFID標簽。圖3示出包括RFID標簽200和用于通過無線通信與該RFID標簽200輸入和輸出數(shù)據(jù)的讀出器/寫入器201的無線通信系統(tǒng)的配置。該RFID標簽200包括天線202和傳送信號到該天線202并且從其中接收信號的電路部分203。該讀出器/寫入器201包括天線206和傳送信號到該天線206并且從其中接收信號的電路部分207。該RFID標簽200和讀出器/寫入器201通過使用天線202和天線206傳送和接收調(diào)制的載波211(也稱為無線信號)輸入和輸出數(shù)據(jù)。電路部分203包括模擬部分204和數(shù)字部分205。該模擬部分204傳送信號到天線202并且從其中接收信號。該數(shù)字部分205傳送信號到該模擬部分204 并且從其中接收信號。示出在RFID標簽200內(nèi)的電路的另外具體配置示例。圖4示出模擬部分204的配置。模擬部分204包括諧振電容器501、帶通濾波器502、電源電路503、解調(diào)電路506和調(diào)制電路507。該諧振電容器501提供成使得天線202可以容易接收具有預(yù)定頻率的信號。 從天線202輸入的調(diào)制載波(噪聲通過帶通濾波器502從其中去除)輸入到電源電路503 和解調(diào)電路506。電源電路503具有整流電路504和存儲電容器505。通過帶通濾波器502 輸入的調(diào)制載波由整流電路504整流，并且此外由存儲電容器505平滑。因此，電源電路 503產(chǎn)生DC電壓。在電源電路503中產(chǎn)生的DC電壓511作為電源電壓供應(yīng)給包括在RFID 標簽200中的電路部分203中的每個電路。通過帶通濾波器502輸入的調(diào)制載波由解調(diào)電路506解調(diào)，并且解調(diào)的信號512輸入到數(shù)字部分205中。另外，從數(shù)字部分205輸出的調(diào)制信號513(對應(yīng)于調(diào)制方法用于調(diào)制載波的信號)輸入到調(diào)制電路507。調(diào)制電路507響應(yīng)于輸入的信號負載調(diào)制載波并且輸出載波到天線202。圖5圖示數(shù)字部分205的配置。數(shù)字部分205包括時鐘發(fā)生電路309、代碼提取電路301、代碼識別電路302、循環(huán)冗余校驗電路303、存儲控制器308、存儲器305和編碼輸出電路304。從模擬部分204輸入的信號512(即，通過由解調(diào)電路506解調(diào)調(diào)制載波得到的信號)輸入到代碼提取電路301，并且提取該信號的代碼。另外，從模擬部分204輸入的信號512還輸入到時鐘發(fā)生電路309。此外，信號113輸入到時鐘發(fā)生電路309。該信號113 從模擬部分204的帶通濾波器502輸出。時鐘發(fā)生電路309產(chǎn)生具有來自輸入的信號的預(yù)定頻率的時鐘信號。該產(chǎn)生的時鐘信號輸入到數(shù)字部分205的每個電路中。代碼提取電路 301的輸出輸入到代碼識別電路302中，并且分析提取的代碼。該分析的代碼輸入到循環(huán)冗余校驗電路303中，并且執(zhí)行用于識別傳輸誤差的算術(shù)處理。采用這樣的方式，循環(huán)冗余校驗電路303輸出CRC 311到編碼輸出電路304。存儲器305和控制存儲器305的存儲控制器308根據(jù)從代碼識別電路302輸入的信號輸出存儲的UID312到編碼輸出電路304。代碼識別電路302輸出調(diào)制模式選擇信號115 (其是根據(jù)調(diào)制方法的信號，例如，選擇以執(zhí)行振幅調(diào)制或執(zhí)行頻率調(diào)制的信號)到編碼輸出電路304。另外，代碼識別電路302輸出傳輸速度切換信號114到編碼輸出電路304用于切換數(shù)據(jù)的傳輸速度進入多個階段。編碼輸出電路304根據(jù)調(diào)制模式輸出調(diào)制信號(例如，振幅調(diào)制信號或頻率調(diào)制信號)。從編碼輸出電路304輸出的調(diào)制信號513輸入到模擬部分204的調(diào)制電路507。在實施模式1中描述的多級分頻電路或其類似物可以用于時鐘發(fā)生電路309的部分。在整個數(shù)字部分205的電流消耗中，時鐘發(fā)生電路309的電流消耗如與其他電路 (代碼提取電路301、代碼識別電路302、編碼輸出電路304、循環(huán)冗余校驗電路303、存儲控制器308等)的電流消耗相比是極大的。在整個數(shù)字部分205的電流消耗中，時鐘發(fā)生電路309的電流消耗的比例是50%或更多，例如大約80%。因為時鐘發(fā)生電路309的電流消耗可以通過利用根據(jù)本發(fā)明的一個實施例的用于制造半導體器件的方法在時鐘發(fā)生電路中制造多級分頻電路來減小，數(shù)字部分205的電流消耗可以大大減小。因此，RFID標簽200 的電流消耗可以大大減小。該實施方式可以通過與其他實施方式中的任一個自由結(jié)合實現(xiàn)。
(實施例1)將更具體地描述根據(jù)本發(fā)明的一個實施例的用于制造半導體器件的方法。圖6示出其中在圖1中示出的多級分頻電路100由基本單元103、基本單元104、基本單元105、基本單元106和基本單元107使用DFF制造的示例?；締卧?03對應(yīng)于第一級分頻電路，基本單元104對應(yīng)于第二級分頻電路，基本單元105對應(yīng)于第三級分頻電路， 基本單元106對應(yīng)于第四級分頻電路，并且基本單元107對應(yīng)于第五級分頻電路。DFF是D 型觸發(fā)電路(D-type flip-flop circuit)。注意五級分頻電路100在圖6中舉例說明；然而，一般來說，η (η是2或更大的自然數(shù))級分頻電路可以應(yīng)用于本發(fā)明的一個實施例。在基本單元103中，接線1001電連接到CLK端，接線1003電連接到D端和QB端， 并且接線1004電連接到Q端。在基本單元104中，接線1003電連接到CLK端，接線1005電連接到D端和QB端， 并且接線1006電連接到Q端。在基本單元105中，接線1005電連接到CLK端，接線1007電連接到D端和QB端， 并且接線1008電連接到Q端。在基本單元106中，接線1007電連接到CLK端，接線1009電連接到D端和QB端， 并且接線1010電連接到Q端。在基本單元107中，接線1009電連接到CLK端，接線1011電連接到D端和QB端， 并且接線1012電連接到Q端。輸入到接線1001的信號變成多級分頻電路100的輸入信號，并且輸出到接線1011 的信號變成多級分頻電路100的輸出信號。在形成基本單元103至107的DFF中的每個中，QB端連接到D端，并且使輸入到 CLK端的信號的頻率減半，并且具有該一半頻率的信號從Q端和QB端輸出。從而，當具有 13. 56MHz的頻率的信號輸入到接線1001時，輸入下列信號具有6. 78MHz頻率的信號輸入到接線1003和接線1004 ；具有3. 39MHz頻率的信號輸入到接線1005和接線1006 ；具有 1. 695MHz頻率的信號輸入到接線1007和接線1008 ；具有0. 8475MHz頻率的頻率輸入到接線1009和接線1010 ；并且具有0. 42375MHz頻率的信號輸入到接線1011和接線1012。采用這樣的方式，多級分頻電路100轉(zhuǎn)換具有13. 56MHz的頻率的輸入信號為1/32頻率信號并且輸出該1/32頻率信號。圖7是使用本發(fā)明的一個實施例制造的光掩模。在圖7中，對應(yīng)于在圖6中的那些的基本單元和接線由與圖6相同的標號表示。在另一方面，圖8是使用常規(guī)自動布局和布線工具制造的光掩模。在圖8中，對應(yīng)于在圖6中的那些的基本單元和接線由與圖6相同的標號表示。比較作為本發(fā)明的一個實施例的配置的圖7和作為常規(guī)示例的圖8。在本發(fā)明的一個實施例的配置中，具有高頻率的信號輸入到其中的基本單元被優(yōu)先布局使得電連接到該基本單元的接線的接線長度變得更短并且該接線與另一條接線交叉的次數(shù)變得更小。例如，在本發(fā)明的一個實施例的配置中，如與常規(guī)示例比較，基本單元103至107布局成使得多級分頻電路100中的具有最高頻率的信號輸入到其中的接線1001的接線長度變得更短。 另外，基本單元103至107布局成使得多級分頻電路100中的具有第二高頻率的信號輸入到其中的接線1004的接線長度變得更短并且接線1004與另一條接線交叉的次數(shù)變得更小?；締卧?03至107布局成使得多級分頻電路100中的具有第三高頻率的信號輸入到其中的接線1005的接線長度變得更短并且接線1005與另一條接線交叉的次數(shù)變得更小。在使用在圖6中示出的多級分頻電路100的RFID標簽的時鐘發(fā)生電路中，通過模擬得到基本單元103至107的每個中的電流消耗，并且圖9A和9B是在其的每個中示出得到的電流消耗的比例的圖表。圖9A示出在其中多級分頻電路使用常規(guī)自動布局和布線工具制造的情況下的比例，并且圖9B示出在其中多級分頻電路使用在圖7中示出的本發(fā)明的一個實施例制造的情況下的比例。圖9B示出在其中圖9A中的電流消耗假定為1的情況下的電流消耗的比例。根據(jù)本發(fā)明的一個實施例，如與常規(guī)示例比較，發(fā)現(xiàn)當輸入到基本單元的信號的頻率更高時電流消耗減小得更多。采用這樣的方式，在RFID標簽的整個時鐘發(fā)生電路中電流消耗可以減小22%。該實施例可以通過與實施方式中的任一個結(jié)合實現(xiàn)。本申請基于在2008年9月23日向日本專利局提交的日本專利申請序列號 2008-243452，其的全部內(nèi)容通過引用結(jié)合于此。
權(quán)利要求
1.一種用于制造具有包括第一至第η級的多級分頻電路的半導體器件的方法，所述多級分頻電路通過將第一信號輸入到所述多級分頻電路中而將所述第一信號轉(zhuǎn)換成具有比所述第一信號更低頻率的第二信號，其中所述第一至第η級電連接成使得前級分頻電路的輸出變成下一級分頻電路的輸入，其中對應(yīng)于所述前級分頻電路的基本單元和對應(yīng)于所述下一級分頻電路的基本單元布局成使得所述前級分頻電路的接線的寄生電容或電連接到所述前級分頻電路的接線的寄生電容小于所述下一級分頻電路的接線的寄生電容或電連接到所述下一級分頻電路的接線的寄生電容。
2.一種用于制造具有包括第一至第η級的多級分頻電路的半導體器件的方法，所述多級分頻電路通過將第一信號輸入到所述多級分頻電路中而將所述第一信號轉(zhuǎn)換成具有比所述第一信號更低頻率的第二信號，其中所述第一至第η級電連接成使得前級分頻電路的輸出變成下一級分頻電路的輸入，其中對應(yīng)于所述前級分頻電路的基本單元和對應(yīng)于所述下一級分頻電路的基本單元布局成使得所述前級分頻電路的接線的寄生電阻或電連接到所述前級分頻電路的接線的寄生電阻小于所述下一級分頻電路的接線的寄生電阻或電連接到所述下一級分頻電路的接線的寄生電阻。
3.一種用于制造具有包括第一至第η級的多級分頻電路的半導體器件的方法，所述多級分頻電路通過將第一信號輸入到所述多級分頻電路中而將所述第一信號轉(zhuǎn)換成具有比所述第一信號更低頻率的第二信號，其中所述第一至第η級電連接成使得前級分頻電路的輸出變成下一級分頻電路的輸入，其中對應(yīng)于所述前級分頻電路的基本單元和對應(yīng)于所述下一級分頻電路的基本單元布局成使得所述前級分頻電路的接線的接線長度或電連接到所述前級分頻電路的接線的接線長度短于所述下一級分頻電路的接線的接線長度或電連接到所述下一級分頻電路的接線的接線長度。
4.一種用于制造具有包括第一至第η級的多級分頻電路的半導體器件的方法，所述多級分頻電路通過將第一信號輸入到所述多級分頻電路中而將所述第一信號轉(zhuǎn)換成具有比所述第一信號更低頻率的第二信號，其中所述第一至第η級電連接成使得前級分頻電路的輸出變成下一級分頻電路的輸入，其中對應(yīng)于所述前級分頻電路的基本單元和對應(yīng)于所述下一級分頻電路的基本單元布局成使得所述前級分頻電路的接線或電連接到所述前級分頻電路的接線與另一條接線交叉的次數(shù)小于所述下一級分頻電路的接線或電連接到所述下一級分頻電路的接線與另一條接線交叉的次數(shù)。
5.一種用于制造具有包括第一至第η級的多級分頻電路的半導體器件的方法，所述多級分頻電路通過將第一信號輸入到所述多級分頻電路中而將所述第一信號轉(zhuǎn)換成具有比所述第一信號更低頻率的第二信號，其中所述第一至第η級互相電連接成使得第Ui是從 1到n-1的自然數(shù))級分頻電路的輸出變成第(i+Ι)級分頻電路的輸入，其中對應(yīng)于第一級分頻電路的基本單元和對應(yīng)于第二級分頻電路至第η級分頻電路的基本單元布局成使得所述第一級分頻電路的接線的寄生電容或電連接到所述第一級分頻電路的接線的寄生電容小于所述第二級分頻電路至第η級分頻電路的接線的寄生電容或電連接到所述第二級分頻電路至第η級分頻電路的接線的寄生電容。
6.一種用于制造具有包括第一至第η級的多級分頻電路的半導體器件的方法，所述多級分頻電路通過將第一信號輸入到所述多級分頻電路中而將所述第一信號轉(zhuǎn)換成具有比所述第一信號更低頻率的第二信號，其中所述第一至第η級互相電連接成使得第Ui是從 1至l」n-l的自然數(shù))級分頻電路的輸出變成第(i+Ι)級分頻電路的輸入，其中對應(yīng)于第一級分頻電路的基本單元和對應(yīng)于第二級分頻電路至第η級分頻電路的基本單元布局成使得所述第一級分頻電路的接線或電連接到所述第一級分頻電路的接線的寄生電阻小于所述第二級分頻電路至第η級分頻電路的接線的寄生電阻或電連接到所述第二級分頻電路至第η級分頻電路的接線的寄生電阻。
7.一種用于制造具有包括第一至第η級的多級分頻電路的半導體器件的方法，所述多級分頻電路通過將第一信號輸入到所述多級分頻電路中而將所述第一信號轉(zhuǎn)換成具有比所述第一信號更低頻率的第二信號，其中所述第一至第η級互相電連接成使得第Ui是從 1至l」n-l的自然數(shù))級分頻電路的輸出變成第(i+Ι)級分頻電路的輸入，其中對應(yīng)于第一級分頻電路的基本單元和對應(yīng)于第二級分頻電路至第η級分頻電路的基本單元布局成使得所述第一級分頻電路的接線的接線長度或電連接到所述第一級分頻電路的接線的接線長度短于所述第二級分頻電路至第η級分頻電路的接線的接線長度或電連接到所述第二級分頻電路至第η級分頻電路的接線的接線長度。
8.一種用于制造具有包括第一至第η級的多級分頻電路的半導體器件的方法，所述多級分頻電路通過將第一信號輸入到所述多級分頻電路中而將所述第一信號轉(zhuǎn)換成具有比所述第一信號更低頻率的第二信號，其中所述第一至第η級互相電連接成使得第Ui是從 1至l」n-l的自然數(shù))級分頻電路的輸出變成第(i+Ι)級分頻電路的輸入，其中對應(yīng)于第一級分頻電路的基本單元和對應(yīng)于第二級分頻電路至第η級分頻電路的基本單元布局成使得所述第一級分頻電路的接線或電連接到所述第一級分頻電路的接線與另一條接線交叉的次數(shù)小于所述第二級分頻電路至第η級分頻電路的接線或電連接到所述第二級分頻電路至第η級分頻電路的接線與另一條接線交叉的次數(shù)。
9.如權(quán)利要求1至8中任一項所述的用于制造半導體器件的方法，其中所述多級分頻電路是具有η級的分頻電路，η是2或更大的自然數(shù)，其中所述第二信號的頻率是所述第一信號的頻率的1/2η。
全文摘要
為了減小分頻電路中、特別在多級分頻電路中的電流消耗，在多級分頻電路中，輸入的信號在前級具有更高的頻率，并且輸入的信號在下一級具有更低的頻率。從而，布局優(yōu)先從對應(yīng)于具有更高頻率的信號輸入到其中的分頻電路的基本單元執(zhí)行，并且然后執(zhí)行接線連接。也就是說，執(zhí)行對應(yīng)于多級分頻電路的多個基本單元的布置，使得如與具有更低頻率的信號輸入到其中的接線比較，具有更高頻率的信號輸入到其中的接線具有更短的接線長度并且具有與其他接線的更少交叉，使得接線的寄生電容和寄生電阻減少。
文檔編號G06F17/50GK102165578SQ20098013811
公開日2011年8月24日 申請日期2009年9月17日 優(yōu)先權(quán)日2008年9月23日
發(fā)明者熱海知昭 申請人:株式會社半導體能源研究所