專利名稱：嵌入式平臺協(xié)處理器的制作方法
嵌入式平臺協(xié)處理器
技術(shù)領(lǐng)域：
本發(fā)明涉及一種嵌入式平臺，尤其涉及一種嵌入式平臺協(xié)處理器。
背景技術(shù)：
多數(shù)嵌入式平臺的開發(fā)，都需要兼具PS2、SMARTCARD、RFID、UART、熱敏打印機/針 式微打等模塊，以及看門狗、錢箱控制電路等功能，這些功能分別以CPU的外圍電路的形式 存在，由此需要大量的分立元器件，并需要各類10擴展，因此結(jié)構(gòu)很復(fù)雜。若用傳統(tǒng)的嵌入 式處理器，嚴重依賴CPU的設(shè)計，其CPU對這些模塊的接口變得非常復(fù)雜，不便于實現(xiàn)，并且 過多的分立元器件導(dǎo)致大量的采購成本、導(dǎo)致PCB板布板面積增加，同時也增加了機器的 不可靠性。產(chǎn)品維護難度大，并且問題難以斷定，難以快速維修；由于過多地依賴CPU的設(shè) 計， 一旦采用的CPU被停產(chǎn)、淘汰，更換CPU時即意味著軟硬件的全部重新設(shè)計，則整個產(chǎn)品 的生命周期都受到影響。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題，在于提供一種嵌入式平臺協(xié)處理器，使嵌入式平臺的
開發(fā)易于實現(xiàn)，還可節(jié)約成本，便于采購、存儲、質(zhì)檢以及維護，便于升級。 本發(fā)明是這樣實現(xiàn)的一種嵌入式平臺協(xié)處理器，其包括一 CPU接口 、以及UART模
塊、SMART卡模塊、PS2模塊、RFID卡模塊、打印機模塊、看門狗模塊，所述UART模塊、SMART
卡模塊、PS2模塊、RFID卡模塊、打印機模塊、看門狗模塊均采用通用CPU總線接口 ，他們各
自的總線在所述CPU接口部分完成總線的復(fù)接。該嵌入式平臺協(xié)處理器可以作為嵌入式處
理器CPU的外部存儲器空間進行訪問，訪問方法類似讀寫一個外部SRAM。較佳的，所述UART模塊、SMART卡模塊、PS2模塊、RFID卡模塊、打印機模塊、看門
狗模塊均為獨立的IP模塊。所述UART模塊根據(jù)串口協(xié)議，用VHDL語言描述的一個簡單雙
向串口 ；所述SMART卡模塊是根據(jù)IS07816標準，用VHDL語言描述的一個智能卡接口模塊；
所述PS2模塊是根據(jù)PS2協(xié)議，用VHDL語言描述的一個接口模塊；所述RFID卡模塊是根據(jù)
RFID規(guī)范，用VHDL語言描述的一個接口模塊；所述打印機模塊為用VHDL語言描述的針式
打印機或者熱敏打印機模塊；所述看門狗模塊是通過復(fù)位看門狗的寄存器來避免產(chǎn)生超時復(fù)位。 較佳的，上述的嵌入式平臺協(xié)處理器還包括鍵盤掃描模塊、錢箱控制模塊、副液晶 控制模塊、10擴展模塊、語音處理模塊，以及電源管理模塊中的至少一模塊，且所述鍵盤掃 描模塊、錢箱控制模塊、副液晶控制模塊、10擴展模塊、語音處理模塊、電源管理模塊均采用 寄存器方式與所述CPU接口部分對接，以實現(xiàn)更多的功能。 較佳的，該嵌入式平臺協(xié)處理器采用FPGA芯片作為開發(fā)基礎(chǔ)，所述CPU接口采用 一個片選、一個讀使能、一個寫使能、8根地址總線、8根數(shù)據(jù)總線的通用接口。該嵌入式 平臺協(xié)處理器與SDRAM、 FLASHROM —起作為A RM嵌入式處理器的外圍電路時，與SDRAM、 FLASHROM共用數(shù)據(jù)總線和地址總線，還共用控制總線中的讀使能信號nOE和寫使能信號nWR，但該嵌入式平臺協(xié)處理器的片選信號則是各種獨立的。 本發(fā)明具有如下優(yōu)點其是利用硬件描述語言VHDL描述一個嵌入式平臺協(xié)處理 器，實現(xiàn)PS2、 SMARTCARD、 RFID、 UART、熱敏打印機/針式微打等模塊、看門狗、錢箱控制電 路、鍵盤掃描電路、語音處理、電源管理以及各類10擴展等諸多功能；具有較高的集成度， 無需大量的分立元器件，從而使嵌入式處理器的開發(fā)平臺化，簡便化；各個主要功能都是獨 立的，并按照統(tǒng)一的地址空間編址，去除部分模塊或者增加其他模塊，不會相互影響；還可 節(jié)約成本，便于采購、存儲、質(zhì)檢以及維護，便于升級。


下面參照附圖結(jié)合實施例對本發(fā)明作進一步的說明。
圖1為本發(fā)明嵌入式平臺協(xié)處理器一較佳實施例的內(nèi)部系統(tǒng)框圖。 圖2為本發(fā)明嵌入式平臺協(xié)處理器與ARM嵌入式處理器最小系統(tǒng)的接口示意圖。
具體實施方式
請參閱圖l所示，本實施的嵌入式平臺協(xié)處理器，該嵌入式平臺協(xié)處理器采用 FPGA芯片作為開發(fā)基礎(chǔ)，其包括一 CPU接口 、以及UART模塊、SMART卡模塊、PS2模塊、RFID 卡模塊、打印機模塊、看門狗模塊；還包括鍵盤掃描模塊、錢箱控制模塊、副液晶控制模塊、 10擴展模塊、語音處理模塊，以及電源管理模塊。 所述CPU接口采用一個片選、一個讀使能、一個寫使能、8根地址總線、8根數(shù)據(jù)總 線的通用接口。 所述UART模塊、SMART卡模塊、PS2模塊、RFID卡模塊、打印機模塊、看門狗模塊均 采用通用CPU總線接口，他們各自的總線在所述CPU接口部分完成總線的復(fù)接。所述鍵盤 掃描模塊、錢箱控制模塊、副液晶控制模塊、10擴展模塊、語音處理模塊、電源管理模塊均采 用寄存器方式與所述CPU接口部分對接，這種直接采用寄存器方式與CPU接口方式，可以直 接作為寄存器操作。 所述UART模塊、SMART卡模塊、PS2模塊、RFID卡模塊、打印機模塊、看門狗模塊均 為獨立的IP模塊。其中，所述UART模塊根據(jù)串口協(xié)議，用VHDL語言描述的一個簡單雙向 串口 ；所述SMART卡模塊是根據(jù)IS07816標準，用VHDL語言描述的一個智能卡接口模塊； 所述PS2模塊是根據(jù)PS2協(xié)議，用VHDL語言描述的一個接口模塊；所述RFID卡模塊是根據(jù) RFID規(guī)范，用VHDL語言描述的一個接口模塊；所述打印機模塊為用VHDL語言描述的針式 打印機或者熱敏打印機模塊；所述看門狗模塊是通過復(fù)位看門狗的寄存器來避免產(chǎn)生超時 復(fù)位。 如圖2所示，該嵌入式平臺協(xié)處理器與SDRAM、 FLASHROM —起作為嵌入式處理器 (圖中顯示為一種較常用的ARM嵌入式處理器)的外圍電路時，與SDRAM、FLASHROM共用數(shù) 據(jù)總線和地址總線，還共用控制總線中的讀使能信號nOE和寫使能信號nWR，但該嵌入式平 臺協(xié)處理器的片選信號則是各種獨立的。使該嵌入式平臺協(xié)處理器可以作為嵌入式處理器 CPU的外部存儲器空間進行訪問，訪問方法類似讀寫一個外部SRAM。該嵌入式平臺協(xié)處理 器可以作為嵌入式處理器的外圍電路訪問，訪問方法與讀寫嵌入式處理器內(nèi)部的寄存器方 式一致。嵌入式平臺協(xié)處理器可以根據(jù)需要嵌入式處理器的分配一個獨立的地址空間，也可根據(jù)需要和FLASH-ROM共用一片地址空間和同一個片選信號。 綜上所述，本發(fā)明是利用硬件描述語言VHDL描述一個嵌入式平臺協(xié)處理器，實現(xiàn) PS2、 SMARTCARD、 RFID、 UART、熱敏打印機/針式微打等模塊、看門狗、錢箱控制電路、鍵盤掃 描電路、語音處理、電源管理以及各類IO擴展等諸多功能；具有較高的集成度，無需大量的 分立元器件，從而使其開發(fā)平臺化，簡便化；各個主要功能都是獨立的，并按照統(tǒng)一的地址 空間編址，去除部分模塊或者增加其他模塊，不會相互影響；接口標準化，可擴展性好，只需 要在VHDL代碼中增加新的模塊即可實現(xiàn)；可以與各類CPU進行無縫接口 ；還可節(jié)約成本， 便于采購、存儲、質(zhì)檢以及維護，便于升級。
權(quán)利要求
一種嵌入式平臺協(xié)處理器，其特征在于包括一CPU接口、以及UART模塊、SMART卡模塊、PS2模塊、RFID卡模塊、打印機模塊、看門狗模塊，所述UART模塊、SMART卡模塊、PS2模塊、RFID卡模塊、打印機模塊、看門狗模塊均采用通用CPU總線接口，他們各自的總線在所述CPU接口部分完成總線的復(fù)接。
2. 根據(jù)權(quán)利要求l所述的嵌入式平臺協(xié)處理器，其特征在于所述UART模塊、SMART卡 模塊、PS2模塊、RFID卡模塊、打印機模塊、看門狗模塊均為獨立的IP模塊。
3. 根據(jù)權(quán)利要求2所述的嵌入式平臺協(xié)處理器，其特征在于所述UART模塊根據(jù)串口協(xié)議，用VHDL語言描述的一個簡單雙向串口 ；所述SMART卡模塊是根據(jù)IS07816標準，用VHDL語言描述的一個智能卡接口模塊；所述PS2模塊是根據(jù)PS2協(xié)議，用VHDL語言描述的一個接口模塊；所述RFID卡模塊是根據(jù)RFID規(guī)范，用VHDL語言描述的一個接口模塊；所述打印機模塊為用VHDL語言描述的針式打印機或者熱敏打印機模塊；所述看門狗模塊是通過復(fù)位看門狗的寄存器來避免產(chǎn)生超時復(fù)位。
4. 根據(jù)權(quán)利要求1所述的嵌入式平臺協(xié)處理器，其特征在于還包括與所述CPU接口 對接的鍵盤掃描模塊、錢箱控制模塊、副液晶控制模塊、10擴展模塊、語音處理模塊，以及電 源管理模塊中的至少一模塊。
5. 根據(jù)權(quán)利要求4所述的嵌入式平臺協(xié)處理器，其特征在于所述鍵盤掃描模塊、錢箱 控制模塊、副液晶控制模塊、10擴展模塊、語音處理模塊、電源管理模塊均采用寄存器方式 與所述CPU接口部分對接。
6. 根據(jù)權(quán)利要求1至5任一項所述的嵌入式平臺協(xié)處理器，其特征在于該嵌入式平 臺協(xié)處理器采用FPGA芯片作為開發(fā)基礎(chǔ)，所述CPU接口采用一個片選、一個讀使能、一個寫 使能、8根地址總線、8根數(shù)據(jù)總線的通用接口 。
7. 根據(jù)權(quán)利要求6任一項所述的嵌入式平臺協(xié)處理器，其特征在于該嵌入式平臺協(xié) 處理器與SDRAM、 FLASHROM —起作為嵌入式處理器的外圍電路時，與SDRAM、 FLASHROM共用 數(shù)據(jù)總線和地址總線，還共用控制總線中的讀使能信號nOE和寫使能信號nWR，但該嵌入式 平臺協(xié)處理器的片選信號則是各種獨立的。
全文摘要
本發(fā)明提供一種嵌入式平臺協(xié)處理器，其包括一CPU接口、以及UART模塊、SMART卡模塊、PS2模塊、RFID卡模塊、打印機模塊、看門狗模塊，所述UART模塊、SMART卡模塊、PS2模塊、RFID卡模塊、打印機模塊、看門狗模塊均采用通用CPU總線接口，他們各自的總線在所述CPU接口部分完成總線的復(fù)接。本發(fā)明使嵌入式平臺的開發(fā)易于實現(xiàn)，還可節(jié)約成本，便于采購、存儲、質(zhì)檢以及維護，便于升級。
文檔編號G06F13/20GK101782892SQ20101012822
公開日2010年7月21日 申請日期2010年2月9日 優(yōu)先權(quán)日2010年2月9日
發(fā)明者劉文慶 申請人:福建鑫諾通訊技術(shù)有限公司