專利名稱：一種基于fpga的多cpu共享數(shù)據(jù)采樣系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種為電力系統(tǒng)自動裝置提供高速數(shù)據(jù)采集和多CPU共享采樣數(shù)據(jù)的系統(tǒng)，屬于電力自動化技術(shù)領(lǐng)域。
背景技術(shù)：
在電力系統(tǒng)中，幾乎所有自動化裝置都需要有一個實時、高速的數(shù)據(jù)采集系統(tǒng)，而且有時為了冗余，要求裝置采用多CPU并行運行，并且每個CPU都能從采集系統(tǒng)獲取采樣數(shù)據(jù)，尤其對雙態(tài)故障錄波，要求有兩個錄波CPU，一個負責(zé)暫態(tài)錄波，一個負責(zé)常態(tài)錄波，兩個錄波CPU共享一組交流采集回路，采樣速度不能低于10KHZ，如果兩個錄波CPU自己負責(zé)數(shù)據(jù)采集，這樣既耗CPU資源，對多任務(wù)系統(tǒng)下的操作系統(tǒng)也是一種負擔(dān)，而且增加了硬件設(shè)計的復(fù)雜程度。
發(fā)明內(nèi)容本實用新型所要解決的技術(shù)問題是為電力系統(tǒng)自動裝置提供一種高速、實時數(shù)據(jù)采集以及多CPU共享采樣回路的采樣系統(tǒng)。為解決上述技術(shù)問題，本實用新型是通過采取以下技術(shù)方案來實現(xiàn)的一種基于FPGA的多CPU共享數(shù)據(jù)采樣系統(tǒng)，包括FPGA(現(xiàn)場可編程門陣列)處理器，其特征在于還包括與FPGA處理器相連的同步A/D轉(zhuǎn)換器，同步A/D轉(zhuǎn)換器與高速采樣保持器相連，高速采樣保持器和多路開關(guān)相連。前述的基于FPGA的多CPU共享數(shù)據(jù)采樣系統(tǒng)，其特征在于所述FPGA處理器包括以下接口 1)同步采樣脈沖接口，是與外部GPS (全球衛(wèi)星定位系統(tǒng))裝置或者同步脈沖發(fā)生器的接口 ；2)兩個擴展SPI接口，通過擴展SPI總線與多個主CPU點對點相連，用于同時向多個主CPU提供高速采樣數(shù)據(jù)，采樣率可達IOKHz ；3)A/D采集接口，與同步A/D轉(zhuǎn)換器相連，由FPGA產(chǎn)生采樣時序并讀取采樣數(shù)據(jù)， 同時FPGA在同步脈沖的節(jié)拍下產(chǎn)生采樣保持信號、控制多路開關(guān)信號。本實用新型的設(shè)計原理把系統(tǒng)的數(shù)據(jù)采集、多CPU共享采樣回路放在一個廉價的高速FPGA上實現(xiàn)，由它來在外部同步信號下去對所有模擬量回路進行同步、高速數(shù)據(jù)采集，并且把采樣數(shù)據(jù)通過高速擴展SPI總線同步傳送給多CPU，從而滿足實際應(yīng)用中對錄波裝置或其嵌入式裝置在多CPU共享同一個采樣回路時高速、實時、同步數(shù)據(jù)采集的要求。本實用新型的有益效果是本實用新型解決了多CPU共享同一個交流回路的高速、實時、同步采樣數(shù)據(jù)需要主CPU較大開銷，交流回路共享難于實現(xiàn)的難題，大大降低了電力系統(tǒng)暫、常錄波裝置或其他自動化裝置在多CPU共享同一采集回路時設(shè)計的復(fù)雜度和硬件成本。
圖1為本實用新型的基于FPGA的多CPU共享數(shù)據(jù)采樣系統(tǒng)硬件示意圖；圖2為本實用新型的電路原理圖；圖3為本實用新型實施實例的工作過程圖。
具體實施方式
以下結(jié)合附圖對本實用新型作具體的介紹。本實用新型的數(shù)據(jù)采樣系統(tǒng)，由低廉的高速大規(guī)?，F(xiàn)場可編程邏輯FPGA控制器組成的一個嵌入式實時數(shù)據(jù)采集系統(tǒng)。硬件系統(tǒng)工作的時候，F(xiàn)PGA通過邊沿檢測技術(shù)實時檢測外部的同步脈沖，當(dāng)出現(xiàn)上升沿(或者下降沿)時，立刻無延時地發(fā)出采樣保持脈沖，采樣保持器將此采樣時刻的模擬量信號保持住，然后FPGA在40us內(nèi)完成所有通道A/D轉(zhuǎn)換， 并且把采樣數(shù)據(jù)通過擴展SPI總線發(fā)送給每個CPU。對其它CPU本實用新型提供一個24M 的擴展SPI 口，該SPI的時鐘最高可工作在48M，并且采用雙數(shù)據(jù)線，每個clock可向外傳送兩位，一個16位的采樣值只需8個clock完成，兩個SPI接口可同步向多CPU發(fā)送采樣值，主CPU只需要配以串轉(zhuǎn)并接模塊通過SPI總線在接收完一個采樣周期的所有采樣值后 CPU讀取采樣值即可。本實施例的基于FPGA的多CPU共享數(shù)據(jù)采樣系統(tǒng)，用于暫、常態(tài)故障錄波裝置的雙錄波CPU，為暫態(tài)錄波CPU和常態(tài)錄波CPU共享采樣回路提供高速、同步采樣數(shù)據(jù)，或者用于其他電力系統(tǒng)自動化裝置在多CPU冗余工作時，采樣數(shù)據(jù)統(tǒng)一由采集系統(tǒng)提供。FPGA 采用ALTERA公司的EP1C6T144，數(shù)模轉(zhuǎn)換芯片可采用TI公司的ADS8556，軟件編程采用 verilog語言，真正實現(xiàn)軟件功能硬件化。以上已以較佳實施例公開了本實用新型，然其并非用以限制本實用新型，凡采用等同替換或者等效變換方式所獲得的技術(shù)方案，均落在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1.一種基于FPGA的多CPU共享數(shù)據(jù)采樣系統(tǒng)，包括FPGA處理器，其特征在于還包括與FPGA處理器相連的同步A/D轉(zhuǎn)換器，同步A/D轉(zhuǎn)換器與高速采樣保持器相連，高速采樣保持器和多路開關(guān)相連。
2.根據(jù)權(quán)利要求1所述的基于FPGA的多CPU共享數(shù)據(jù)采樣系統(tǒng)，其特征在于所述 FPGA處理器包括以下接口 1)同步采樣脈沖接口，是與外部GPS裝置或者同步脈沖發(fā)生器的接口；2)兩個擴展SPI接口，通過擴展SPI總線與多個主CPU點對點相連，用于同時向多個主 CPU提供高速采樣數(shù)據(jù)；3)A/D采集接口，與同步A/D轉(zhuǎn)換器相連，由FPGA產(chǎn)生采樣時序并讀取采樣數(shù)據(jù)，同時 FPGA在同步脈沖的節(jié)拍下產(chǎn)生采樣保持信號、控制多路開關(guān)信號。
專利摘要本實用新型公開了一種基于FPGA的多CPU共享數(shù)據(jù)采樣系統(tǒng)，包括FPGA處理器，其特征在于還包括與FPGA處理器相連的同步A/D轉(zhuǎn)換器，同步A/D轉(zhuǎn)換器與高速采樣保持器相連，高速采樣保持器和多路開關(guān)相連。本實用新型解決了高速、同步數(shù)據(jù)采集與多CPU共享采樣數(shù)據(jù)需要主CPU很大開銷難于實現(xiàn)以及多CPU共享采樣回路的難題，大大降低了電力自動化裝置當(dāng)多個CPU共享采樣數(shù)據(jù)時采集系統(tǒng)CPU設(shè)計的復(fù)雜度，簡化了交流采集回路，降低了硬件成本。
文檔編號G06F9/50GK202267951SQ20112038523
公開日2012年6月6日 申請日期2011年10月10日 優(yōu)先權(quán)日2011年10月10日
發(fā)明者付國新, 侍昌江 申請人:國電南京自動化股份有限公司