數(shù)字芯片、具有數(shù)字芯片的設(shè)備和大小端模式配置方法
【專利摘要】一種數(shù)字芯片、具有數(shù)字芯片的設(shè)備和大小端模式配置方法，數(shù)字芯片包括：大小端模式輸入管腳；接口模塊，通過(guò)大小端模式輸入管腳接收大小端模式配置信號(hào)；處理器配置模塊，接收接口模塊傳輸?shù)拇笮《四Ｊ脚渲眯盘?hào)，對(duì)需要輸入處理器的數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合大小端模式配置信號(hào)指示的大小端模式的第一數(shù)據(jù)信號(hào)，將第一數(shù)據(jù)信號(hào)傳輸給處理器；外設(shè)配置模塊，接收接口模塊傳輸?shù)拇笮《四Ｊ脚渲眯盘?hào)，當(dāng)大小端模式配置信號(hào)指示的大小端模式與外設(shè)大小端模式相同時(shí)，將需要輸入外設(shè)的數(shù)據(jù)信號(hào)傳輸給外設(shè)，否則對(duì)需要輸入外設(shè)的數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合外設(shè)大小端模式的第二數(shù)據(jù)信號(hào)，將第二數(shù)據(jù)信號(hào)傳輸給外設(shè)。本發(fā)明提高了數(shù)字芯片的兼容性。
【專利說(shuō)明】數(shù)字芯片、具有數(shù)字芯片的設(shè)備和大小端模式配置方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及數(shù)字芯片【技術(shù)領(lǐng)域】，尤其涉及一種數(shù)字芯片、具有數(shù)字芯片的設(shè)備和大小端模式配置方法。
【背景技術(shù)】
[0002]大小端是指多字節(jié)數(shù)據(jù)在內(nèi)存中的存儲(chǔ)形式。大端模式下，數(shù)據(jù)高位字節(jié)被存放在低位的偏移地址，數(shù)據(jù)低位字節(jié)被存放在高位的偏移地址；小端模式下，數(shù)據(jù)高位字節(jié)被存放在高位的偏移地址，數(shù)據(jù)低位字節(jié)被存放在低位的偏移地址。
[0003]數(shù)字芯片可以設(shè)置為不同的大小端模式，以適應(yīng)芯片硬件和應(yīng)用層軟件的需求。數(shù)字芯片的大小端模式主要體現(xiàn)在處理器、外設(shè)和總線等部件上，現(xiàn)有技術(shù)中，上述各個(gè)部件的大小端必須為相同的大小端模式，即數(shù)字芯片僅能夠設(shè)置為單一的大小端模式。
[0004]目前，隨著各種業(yè)務(wù)的不斷增長(zhǎng)，網(wǎng)絡(luò)設(shè)備、計(jì)算機(jī)設(shè)備和通訊設(shè)備的不斷融合，要求在硬件層面的數(shù)字芯片也根據(jù)系統(tǒng)設(shè)計(jì)的需要，既可以工作在大端模式，也可以工作在小端模式，即單一大小端模式數(shù)字芯片已難以滿足目前系統(tǒng)設(shè)備的需求。

【發(fā)明內(nèi)容】

[0005]有鑒于此，本發(fā)明提供一種數(shù)字芯片、具有數(shù)字芯片的設(shè)備和大小端模式配置方法，解決了現(xiàn)有技術(shù)中的數(shù)字芯片只能工作在單一的大小端模式的問(wèn)題。
[0006]為解決上述問(wèn)題，本發(fā)明提供一種數(shù)字芯片，包括:
[0007]處理器；
[0008]外設(shè)；
[0009]大小端模式輸入管腳，與外部配置模塊連接；
[0010]接口模塊，用于通過(guò)所述大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號(hào)；
[0011]處理器配置模塊，用于接收所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，對(duì)需要輸入所述處理器的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述大小端模式配置信號(hào)指示的大小端模式的第一數(shù)據(jù)信號(hào)，并將所述第一數(shù)據(jù)信號(hào)傳輸給所述處理器；
[0012]外設(shè)配置模塊，用于接收所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述外設(shè)的大小端模式是否相同，如果是，將需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)直接傳輸給所述外設(shè)，否則，對(duì)所述需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述外設(shè)的大小端模式的第二數(shù)據(jù)信號(hào)，并將所述第二數(shù)據(jù)信號(hào)傳輸給所述外設(shè)。
[0013]優(yōu)選的，所述數(shù)字芯片還包括:
[0014]時(shí)鐘復(fù)位模塊，位于所述接口模塊與所述處理器配置模塊以及所述接口模塊與所述外設(shè)配置模塊之間，用于接收外部復(fù)位信號(hào)、外部時(shí)鐘信號(hào)以及所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，根據(jù)所述外部復(fù)位信號(hào)和所述外部時(shí)鐘信號(hào)對(duì)所述大小端模式配置信號(hào)進(jìn)行時(shí)鐘同步處理，得到具有異步復(fù)位值的大小端模式配置信號(hào)，并將所述具有異步復(fù)位值的大小端模式配置信號(hào)作為新的大小端模式配置信號(hào)傳輸給所述處理器配置模塊和所述外設(shè)配置模塊。
[0015]優(yōu)選的，所述外設(shè)配置模塊包括:
[0016]第一數(shù)據(jù)指示處理模塊，用于接收數(shù)據(jù)有效指示信號(hào)；
[0017]第一數(shù)據(jù)轉(zhuǎn)換模塊，用于接收總線數(shù)據(jù)信號(hào)、總線地址信號(hào)以及所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，當(dāng)所述數(shù)據(jù)有效指示信號(hào)指示當(dāng)前總線數(shù)據(jù)信號(hào)有效時(shí)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述外設(shè)的大小端模式是否相同，如果是，將需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)直接傳輸給所述外設(shè)，否則，對(duì)所述需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述外設(shè)的大小端模式的第二數(shù)據(jù)信號(hào)，并將所述第二數(shù)據(jù)信號(hào)傳輸給所述外設(shè)。
[0018]優(yōu)選的，所述數(shù)字芯片還包括:
[0019]總線；
[0020]總線配置模塊，用于接收所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述總線的大小端模式是否相同，如果是，將需要傳輸給所述總線的總線數(shù)據(jù)信號(hào)直接傳輸給所述總線，否則，對(duì)需要傳輸給所述總線的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述總線的大小端模式的第三數(shù)據(jù)信號(hào)，并將所述第三數(shù)據(jù)信號(hào)傳輸給所述總線。
[0021]優(yōu)選的，所述數(shù)字芯片還包括:
[0022]時(shí)鐘復(fù)位模塊，位于所述接口模塊與所述總線配置模塊之間，用于接收外部復(fù)位信號(hào)、外部時(shí)鐘信號(hào)以及所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，根據(jù)所述外部復(fù)位信號(hào)和所述外部時(shí)鐘信號(hào)對(duì)所述大小端模式配置信號(hào)進(jìn)行時(shí)鐘同步處理，得到具有異步復(fù)位值的大小端模式配置信號(hào)，并將所述具有異步復(fù)位值的大小端模式配置信號(hào)作為新的大小端模式配置信號(hào)傳輸給所述處理器配置模塊、所述外設(shè)配置模塊以及所述總線配置模塊。
[0023]優(yōu)選的，所述總線配置模塊包括:
[0024]第二數(shù)據(jù)指示處理模塊，用于接收數(shù)據(jù)有效指示信號(hào)；
[0025]第二數(shù)據(jù)轉(zhuǎn)換模塊，用于接收總線數(shù)據(jù)信號(hào)、總線地址信號(hào)以及所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，當(dāng)所述數(shù)據(jù)有效指示信號(hào)指示當(dāng)前總線數(shù)據(jù)信號(hào)有效時(shí)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述總線的大小端模式是否相同，如果是，將接收到的總線數(shù)據(jù)信號(hào)直接發(fā)送給所述總線，否則，對(duì)接收到的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述總線的大小端模式的第三數(shù)據(jù)信號(hào)，并將所述第三數(shù)據(jù)信號(hào)傳輸給所述總線。
[0026]本發(fā)明還提供一種具有數(shù)字芯片的設(shè)備，包括上述數(shù)字芯片。
[0027]本發(fā)明還提供一種大小端模式配置方法，包括:
[0028]與外部配置模塊連接；
[0029]通過(guò)大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號(hào)；
[0030]對(duì)需要輸入處理器的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述大小端模式配置信號(hào)指示的大小端模式的第一數(shù)據(jù)信號(hào)，并將所述第一數(shù)據(jù)信號(hào)傳輸給所述處理器；[0031]判斷所述大小端模式配置信號(hào)指示的大小端模式與外設(shè)的大小端模式是否相同，如果是，將需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)直接傳輸給所述外設(shè)，否則，對(duì)所述需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述外設(shè)的大小端模式的第二數(shù)據(jù)信號(hào)，并將所述第二數(shù)據(jù)信號(hào)傳輸給所述外設(shè)。
[0032]優(yōu)選的，所述通過(guò)大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號(hào)之后還包括:
[0033]判斷所述大小端模式配置信號(hào)指示的大小端模式與總線的大小端模式是否相同，如果是，將需要傳輸給所述總線的總線數(shù)據(jù)信號(hào)直接傳輸給所述總線，否則，對(duì)需要傳輸給所述總線的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述總線的大小端模式的第三數(shù)據(jù)信號(hào)，并將所述第三數(shù)據(jù)信號(hào)傳輸給所述總線。
[0034]優(yōu)選的，所述通過(guò)大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號(hào)之后還包括:
[0035]根據(jù)接收到的外部復(fù)位信號(hào)和外部時(shí)鐘信號(hào)對(duì)所述大小端模式配置信號(hào)進(jìn)行時(shí)鐘同步處理，得到具有異步復(fù)位值的的大小端模式配置信號(hào)，并將所述具有異步復(fù)位值的作為新的大小端模式配置信號(hào)。
[0036]本發(fā)明具有以下有益效果:
[0037]通過(guò)設(shè)置的大小端模式輸入管腳，接收外部配置模塊輸入的大小端模式配置信號(hào)，并根據(jù)大小端模式配置信號(hào)，對(duì)需要輸入處理器以及外設(shè)的總線數(shù)據(jù)信號(hào)進(jìn)行處理，使得數(shù)字芯片可以根據(jù)系統(tǒng)需求在大端模式和小端模式之間切換，從而將低了數(shù)字芯片在不同系統(tǒng)中軟件和硬件大小端模式不一致帶來(lái)的整個(gè)系統(tǒng)的優(yōu)化成本，增強(qiáng)了數(shù)字芯片的兼容性，提高了系統(tǒng)設(shè)備的正確性和穩(wěn)定性。
【專利附圖】

【附圖說(shuō)明】
[0038]圖1為本發(fā)明的第一實(shí)施例的數(shù)字芯片的結(jié)構(gòu)示意圖；
[0039]圖2為本發(fā)明的第二實(shí)施例的數(shù)字芯片的結(jié)構(gòu)示意圖；
[0040]圖3為本發(fā)明的第三實(shí)施例的數(shù)字芯片的結(jié)構(gòu)示意圖；
[0041]圖4為本發(fā)明的第四實(shí)施例的數(shù)字芯片的結(jié)構(gòu)示意圖；
[0042]圖5為本發(fā)明實(shí)施例的外設(shè)配置模塊的一結(jié)構(gòu)示意圖；
[0043]圖6為本發(fā)明實(shí)施例的總線配置模塊的一結(jié)構(gòu)示意圖；
[0044]圖7為本發(fā)明的第五實(shí)施例的數(shù)字芯片的結(jié)構(gòu)示意圖；
[0045]圖8為本發(fā)明的第五實(shí)施例的的外設(shè)配置模塊的結(jié)構(gòu)示意圖；
[0046]圖9為本發(fā)明的第五實(shí)施例的的總線配置模塊的結(jié)構(gòu)示意圖；
[0047]圖10為本發(fā)明的第六實(shí)施例的大小端模式配置方法的流程示意圖；
[0048]圖11為本發(fā)明的第七實(shí)施例的大小端模式配置方法的流程示意圖。
【具體實(shí)施方式】
[0049]下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步詳細(xì)描述。
[0050]第一實(shí)施例:
[0051]如圖1所示為本發(fā)明的第一實(shí)施例的數(shù)字芯片的結(jié)構(gòu)示意圖，所述數(shù)字芯片包括:處理器101、外設(shè)102、大小端模式輸入管腳103、接口模塊104、處理器配置模塊105以及外設(shè)配置模塊106。
[0052]其中，所述大小端模式輸入管腳103與外部配置模塊(圖未示出)以及所述接口模塊104連接。所述大小端模式輸入管腳103的個(gè)數(shù)可以為一個(gè)或多個(gè)，根據(jù)系統(tǒng)需求而設(shè)置。所述外部配置模塊可以為所述數(shù)字芯片所在的單板上的一個(gè)配置電路，也可以為系統(tǒng)中的其他配置芯片。
[0053]所述接口模塊104與所述大小端模式輸入管腳103、所述處理器配置模塊105以及所述外設(shè)配置模塊106連接，用于通過(guò)所述大小端模式輸入管腳103接收所述外部配置模塊輸入的大小端模式配置信號(hào)。所述大小端模式配置信號(hào)可以為多種形式，舉例來(lái)說(shuō)，可以為位寬Ibit的聞/低電平/[目號(hào)I或O,其中，可以將聞電平/[目號(hào)I代表大端模式，低電平/[目號(hào)O代表小端模式，或者，也可以將高電平信號(hào)I代表小端模式，低電平信號(hào)O代表大端模式。
[0054]所述處理器配置模塊105與所述接口模塊104和所述處理器101連接，用于接收所述接口模塊104傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，對(duì)需要輸入所述處理器101的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述大小端模式配置信號(hào)指示的大小端模式的第一數(shù)據(jù)信號(hào)，并將所述第一數(shù)據(jù)信號(hào)傳輸給所述處理器101。也就是說(shuō)，所述處理器配置模塊105與所述處理器101的數(shù)據(jù)輸入接口連接，根據(jù)接收到的大小端模式配置信號(hào)指示的大小端模式對(duì)當(dāng)前需要輸入所述處理器101的總線數(shù)據(jù)信號(hào)進(jìn)行預(yù)先處理，將處理后的總線數(shù)據(jù)信號(hào)通過(guò)所述處理器101的數(shù)據(jù)輸入接口傳輸給所述處理器101，使得所述處理器101工作在所述大小端模式配置信號(hào)指示的大小端模式下。
[0055]外設(shè)配置模塊106與所述接口模塊104和所述外設(shè)102連接，用于接收所述接口模塊104傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述外設(shè)102的大小端模式是否相同，如果是，將需要輸入所述外設(shè)102的總線數(shù)據(jù)信號(hào)直接傳輸給所述外設(shè)102，否則，對(duì)所述需要輸入所述外設(shè)102的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述外設(shè)102的大小端模式的第二數(shù)據(jù)信號(hào)，并將所述第二數(shù)據(jù)信號(hào)傳輸給所述外設(shè)102。所述外設(shè)102可以為USB (Universal Serial BUS，通用串行總線)、SSP(Synchronous Serial Port,同步串行口)或 UART (Universal Asynchronous Receiver/Transmitter,通用異步接收/發(fā)送裝置)等多種類型的外設(shè)。
[0056]上述實(shí)施例提供的數(shù)字芯片，通過(guò)設(shè)置的大小端模式輸入管腳，接收外部配置模塊輸入的大小端模式配置信號(hào)，并根據(jù)大小端模式配置信號(hào)，對(duì)需要輸入處理器以及外設(shè)的總線數(shù)據(jù)信號(hào)進(jìn)行處理，使得數(shù)字芯片可以根據(jù)系統(tǒng)需求在大端模式和小端模式之間切換，從而將低了數(shù)字芯片在不同系統(tǒng)中軟件和硬件大小端模式不一致帶來(lái)的整個(gè)系統(tǒng)的優(yōu)化成本，增強(qiáng)了數(shù)字芯片的兼容性，提高了系統(tǒng)設(shè)備的正確性和穩(wěn)定性。
[0057]第二實(shí)施例:
[0058]如圖2所示為本發(fā)明的第二實(shí)施例的數(shù)字芯片的結(jié)構(gòu)示意圖，所述數(shù)字芯片包括:處理器101、外設(shè)102、大小端模式輸入管腳103、接口模塊104、處理器配置模塊105、外設(shè)配置模塊106以及時(shí)鐘復(fù)位模塊107。
[0059]本實(shí)施例與第一實(shí)施例的區(qū)別在于:接口模塊104通過(guò)時(shí)鐘復(fù)位模塊107與所述處理器配置模塊105以及所述外設(shè)配置模塊106連接。[0060]所述時(shí)鐘復(fù)位模塊107用于接收外部復(fù)位信號(hào)、外部時(shí)鐘信號(hào)以及所述接口模塊104傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，根據(jù)所述外部復(fù)位信號(hào)和所述外部時(shí)鐘信號(hào)對(duì)所述大小端模式配置信號(hào)進(jìn)行時(shí)鐘同步處理，得到具有異步復(fù)位值的穩(wěn)定的大小端模式配置信號(hào)，并將所述有異步復(fù)位值的的大小端模式配置信號(hào)作為新的大小端模式配置信號(hào)傳輸給所述處理器配置模塊105和所述外設(shè)配置模塊106。
[0061]上述實(shí)施例提供的數(shù)字芯片，可以使得大小端模式配置信號(hào)更加穩(wěn)定。
[0062]數(shù)字芯片中除了具有處理器和外設(shè)之外，還具有總線，本發(fā)明實(shí)施例中，可以不對(duì)需要傳輸給總線的數(shù)據(jù)進(jìn)行大小端處理，即總線對(duì)接收到的總線數(shù)據(jù)信號(hào)進(jìn)行透明傳輸，當(dāng)然，也可以對(duì)需要傳輸給總線的數(shù)據(jù)進(jìn)行大小端處理。
[0063]第三實(shí)施例:
[0064]如圖3所示為本發(fā)明的第三實(shí)施例的數(shù)字芯片的結(jié)構(gòu)示意圖，所述數(shù)字芯片包括:處理器101、外設(shè)102、大小端模式輸入管腳103、接口模塊104、處理器配置模塊105、外設(shè)配置模塊106、總線108以及總線配置模塊109。
[0065]本實(shí)施例與第一實(shí)施例的區(qū)別在于:還包括了總線108以及總線配置模塊109。
[0066]其中，總線配置模塊109與所述接口模塊104以及所述總線108連接，用于接收所述接口模塊104傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述總線108的大小端模式是否相同，如果是，將需要傳輸給所述總線108的總線數(shù)據(jù)信號(hào)直接傳輸給所述總線108，否則，對(duì)需要傳輸給所述總線108的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述總線108的大小端模式的第三數(shù)據(jù)信號(hào)，并將所述第三數(shù)據(jù)信號(hào)傳輸給所述總線108。
[0067]所述總線108 可以為 AHB (Advanced High-performance Bus,高性能模塊總線)、AXKAdvanced Extensible Interface,高性能擴(kuò)展接口)、APB(Advanced Peripheral Bus,高性能外圍總線)或PCI (Peripheral Component Interconnection,周邊元件擴(kuò)展接口)等多種類型的總線。
[0068]同第二實(shí)施例，第三實(shí)施例中的數(shù)字芯片也可以包括一時(shí)鐘復(fù)位模塊，以提高所述大小端模式配置信號(hào)的穩(wěn)定性。
[0069]第四實(shí)施例:
[0070]如圖4所示為本發(fā)明的第四實(shí)施例的數(shù)字芯片的結(jié)構(gòu)示意圖，所述數(shù)字芯片包括:處理器101、外設(shè)102、大小端模式輸入管腳103、接口模塊104、處理器配置模塊105、外設(shè)配置模塊106、時(shí)鐘復(fù)位模塊107、總線108以及總線配置模塊109。
[0071]本實(shí)施例與第三實(shí)施例的區(qū)別在于:接口模塊104通過(guò)時(shí)鐘復(fù)位模塊107與所述處理器配置模塊105、所述外設(shè)配置模塊106以及所述總線配置模塊109連接。
[0072]所述時(shí)鐘復(fù)位模塊107用于接收外部復(fù)位信號(hào)、外部時(shí)鐘信號(hào)以及所述接口模塊104傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，根據(jù)所述外部復(fù)位信號(hào)和所述外部時(shí)鐘信號(hào)對(duì)所述大小端模式配置信號(hào)進(jìn)行時(shí)鐘同步處理，得到具有異步復(fù)位值的大小端模式配置信號(hào)，并將所述具有異步復(fù)位值的大小端模式配置信號(hào)作為新的大小端模式配置信號(hào)傳輸給所述處理器配置模塊105、所述外設(shè)配置模塊106以及所述總線配置模塊109。
[0073]下面對(duì)上述實(shí)施例中的外設(shè)配置模塊的具體結(jié)構(gòu)進(jìn)行說(shuō)明。
[0074]如圖5所示為本發(fā)明實(shí)施例的外設(shè)配置模塊的一結(jié)構(gòu)示意圖，所述外設(shè)配置模塊包括:
[0075]第一數(shù)據(jù)指示處理模塊1061，用于接收數(shù)據(jù)有效指示信號(hào)；
[0076]第一數(shù)據(jù)轉(zhuǎn)換模塊1062，用于接收總線數(shù)據(jù)信號(hào)、總線地址信號(hào)以及所述接口模塊104傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，當(dāng)所述數(shù)據(jù)有效指示信號(hào)指示當(dāng)前總線數(shù)據(jù)信號(hào)有效時(shí)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述外設(shè)102的大小端模式是否相同，如果是，將需要輸入所述外設(shè)102的總線數(shù)據(jù)信號(hào)直接傳輸給所述外設(shè)102，否則，對(duì)所述需要輸入所述外設(shè)102的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述外設(shè)102的大小端模式的第二數(shù)據(jù)信號(hào)，并將所述第二數(shù)據(jù)信號(hào)傳輸給所述外設(shè)102。
[0077]具體的，當(dāng)所述大小端模式配置信號(hào)指示的大小端模式為小端模式，而所述外設(shè)102為大端模式時(shí)，可以將需要輸入所述外設(shè)102的總線數(shù)據(jù)信號(hào)的高位字節(jié)放在地址總線低位的偏移地址，將需要輸入所述外設(shè)102的總線數(shù)據(jù)信號(hào)的低位字節(jié)放在地址總線高位的偏移地址。當(dāng)所述大小端模式配置信號(hào)指示的大小端模式為大端模式，而所述外設(shè)102為小端模式時(shí)，可以將需要輸入所述外設(shè)102的總線數(shù)據(jù)信號(hào)的高位字節(jié)放在地址總線高位的偏移地址，將需要輸入所述外設(shè)102的總線數(shù)據(jù)信號(hào)的低位字節(jié)放在地址總線低位的偏移地址。
[0078]當(dāng)然，所述外設(shè)配置模塊也可能為其他結(jié)構(gòu)，在此不再一一說(shuō)明。
[0079]下面對(duì)上述實(shí)施例中的總線配置模塊的具體結(jié)構(gòu)進(jìn)行說(shuō)明。
[0080]如圖6所示為本發(fā)明實(shí)施例的總線配置模塊的一結(jié)構(gòu)示意圖，所述總線配置模塊包括:
[0081]第二數(shù)據(jù)指示處理模塊1091，用于接收數(shù)據(jù)有效指示信號(hào)；
[0082]第二數(shù)據(jù)轉(zhuǎn)換模塊1092，用于接收總線數(shù)據(jù)信號(hào)、總線地址信號(hào)以及所述接口模塊104傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，當(dāng)所述數(shù)據(jù)有效指示信號(hào)指示當(dāng)前總線數(shù)據(jù)信號(hào)有效時(shí)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述總線108的大小端模式是否相同，如果是，將需要傳輸給所述總線108的總線數(shù)據(jù)信號(hào)直接傳輸給所述總線108，否貝U，對(duì)所述需要傳輸給所述總線108的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述總線108的大小端模式的第三數(shù)據(jù)信號(hào)，并將所述第三數(shù)據(jù)信號(hào)傳輸給所述總線108。
[0083]具體的，當(dāng)所述大小端模式配置信號(hào)指示的大小端模式為小端模式，而所述總線108為大端模式時(shí)，可以將需要輸入所述總線108的總線數(shù)據(jù)信號(hào)的高位字節(jié)放在地址總線低位的偏移地址，將需要輸入所述總線108的總線數(shù)據(jù)信號(hào)的低位字節(jié)放在地址總線高位的偏移地址。當(dāng)所述大小端模式配置信號(hào)指示的大小端模式為大端模式，而所述總線108為小端模式時(shí)，可以將需要輸入所述總線108的總線數(shù)據(jù)信號(hào)的高位字節(jié)放在地址總線高位的偏移地址，將需要輸入所述總線108的總線數(shù)據(jù)信號(hào)的低位字節(jié)放在地址總線低位的偏移地址。
[0084]當(dāng)然，所述總線配置模塊也可能為其他結(jié)構(gòu)，在此不再一一說(shuō)明。
[0085]第五實(shí)施例:
[0086]下面以外設(shè)的SLAVE(從)接口為 AHB 接口，處理器為 MIPS(Mi 11 ion InstructionsPer Second，每秒百萬(wàn)條指令)處理器的數(shù)字芯片為例，對(duì)本發(fā)明實(shí)施例的數(shù)字芯片的工作過(guò)程進(jìn)行說(shuō)明。
[0087]如圖7所示，上述數(shù)字芯片包括:處理器101、外設(shè)102、大小端模式輸入管腳103、接口模塊104、處理器配置模塊105、外設(shè)配置模塊106、時(shí)鐘復(fù)位模塊107、總線108以及總線配置模塊109。
[0088]其中，大小端模式輸入管腳103與外部配置模塊連接；
[0089]接口模塊104通過(guò)所述大小端模式輸入管腳103接收外部配置模塊輸入的大小端模式配置信號(hào)I或O,其中，0表不小端模式，I表不大端模式。
[0090]時(shí)鐘復(fù)位模塊107與接口模塊104連接，接收外部復(fù)位信號(hào)和外部時(shí)鐘信號(hào)以及接收模塊104傳輸?shù)拇笮《四Ｊ脚渲眯盘?hào)I或0，根據(jù)外部復(fù)位信號(hào)和外部時(shí)鐘信號(hào)對(duì)大小端模式配置信號(hào)的進(jìn)行時(shí)鐘同步處理，得到具有異步復(fù)位值的穩(wěn)定的大小端模式配置信號(hào)，并將所述具有異步復(fù)位值的大小端模式配置信號(hào)作為新的大小端模式配置信號(hào)傳輸給處理器配置模塊105、外設(shè)配置模塊106以及總線配置模塊109。
[0091]處理器配置模塊105，接收大小端模式配置信號(hào)，根據(jù)所述大小端模式配置信號(hào)指示的大小端模式對(duì)需要輸入所述處理器101的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述大小端模式配置信號(hào)指示的大小端模式的第一數(shù)據(jù)信號(hào)，并將所述第一數(shù)據(jù)信號(hào)傳輸給所述處理器101。即，處理器配置模塊105對(duì)總線數(shù)據(jù)信號(hào)的處理模式與大小端模式配置信號(hào)指示的大小端模式保持一致。
[0092]外設(shè)配置模塊106的結(jié)構(gòu)請(qǐng)參考圖8，外設(shè)配置模塊106包括數(shù)據(jù)指示處理模塊1061和數(shù)據(jù)轉(zhuǎn)換模塊1062，數(shù)據(jù)指示處理模塊1061接收數(shù)據(jù)有效指示信號(hào)I，其中I表示數(shù)據(jù)有效，O表示數(shù)據(jù)無(wú)效。數(shù)據(jù)轉(zhuǎn)換模塊1062接收總線數(shù)據(jù)信號(hào)32’ hl2345678、總線地址信號(hào)32’h00以及大小端模式配置信號(hào)O或1，由于所述數(shù)據(jù)有效指示信號(hào)指示當(dāng)前總線數(shù)據(jù)信號(hào)有效，數(shù)據(jù)轉(zhuǎn)換模塊1062判斷所述大小端模式配置信號(hào)指示的大小端模式與所述外設(shè)102的大小端模式是否相同，如果是，將需要輸入所述外設(shè)102的總線數(shù)據(jù)信號(hào)直接傳輸給所述外設(shè)102，否則，對(duì)所述需要輸入所述外設(shè)102的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述外設(shè)102的大小端模式的第二數(shù)據(jù)信號(hào)，并將所述第二數(shù)據(jù)信號(hào)傳輸給所述外設(shè)102。當(dāng)大小端配置信號(hào)指示的大小端模式為小端模式，而外設(shè)102同樣為小端模式，此時(shí)，數(shù)據(jù)轉(zhuǎn)換模塊1062輸出的數(shù)據(jù)信號(hào)為32’ hl2345678 ;當(dāng)大小端配置信號(hào)指示的大小端模式為小端模式，而外設(shè)102同樣為大端模式，此時(shí)，數(shù)據(jù)轉(zhuǎn)換模塊1062輸出的數(shù)據(jù)信號(hào)為32，h87654321。
[0093]總線配置模塊109的結(jié)構(gòu)請(qǐng)參考圖9，總線配置模塊109包括數(shù)據(jù)指示處理模塊1091和數(shù)據(jù)轉(zhuǎn)換模塊1092，數(shù)據(jù)指示處理模塊1091接收數(shù)據(jù)有效指示信號(hào)I，其中I表示數(shù)據(jù)有效，O表示數(shù)據(jù)無(wú)效。數(shù)據(jù)轉(zhuǎn)換模塊1092接收總線數(shù)據(jù)信號(hào)32’ hl2345678、總線地址信號(hào)32’h00以及大小端模式配置信號(hào)O或1，由于所述數(shù)據(jù)有效指示信號(hào)指示當(dāng)前總線數(shù)據(jù)信號(hào)有效，數(shù)據(jù)轉(zhuǎn)換模塊10692判斷所述大小端模式配置信號(hào)指示的大小端模式與所述總線108的大小端模式是否相同，如果是，將需要輸入所述總線108的總線數(shù)據(jù)信號(hào)直接傳輸給所述總線108，否則，對(duì)所述需要輸入所述總線108的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述總線108的大小端模式的第三數(shù)據(jù)信號(hào)，并將所述第三數(shù)據(jù)信號(hào)傳輸給所述總線108。當(dāng)大小端配置信號(hào)指示的大小端模式為小端模式，而總線108同樣為小端模式，此時(shí)，數(shù)據(jù)轉(zhuǎn)換模塊1092輸出的數(shù)據(jù)信號(hào)為32’ hl2345678 ;當(dāng)大小端配置信號(hào)指示的大小端模式為小端模式，而總線108同樣為大端模式，此時(shí)，數(shù)據(jù)轉(zhuǎn)換模塊1092輸出的數(shù)據(jù)信號(hào)為32，h87654321。[0094]本發(fā)明實(shí)施例還提供一種具有數(shù)字芯片的設(shè)備，所述數(shù)字芯片的結(jié)構(gòu)如上述實(shí)施例所示，在此不再一一描述。
[0095]第六實(shí)施例:
[0096]對(duì)應(yīng)于上述數(shù)字芯片，如圖10所示，本發(fā)明的第六實(shí)施例還提供一種大小端模式配置方法，包括:
[0097]步驟1001，與外部配置模塊連接；
[0098]步驟1002，通過(guò)大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配
置信號(hào)；
[0099]步驟1003，根據(jù)所述大小端模式配置信號(hào)指示的大小端模式對(duì)需要輸入處理器的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述大小端模式配置信號(hào)指示的大小端模式的第一數(shù)據(jù)信號(hào)，并將所述第一數(shù)據(jù)信號(hào)傳輸給所述處理器；
[0100]步驟1004，判斷所述大小端模式配置信號(hào)指示的大小端模式與外設(shè)的大小端模式是否相同，如果是，執(zhí)行步驟1005，否則執(zhí)行步驟1006 ；
[0101]步驟1005，將需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)直接傳輸給所述外設(shè)；
[0102]步驟1006，對(duì)所述需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述外設(shè)的大小端模式的第二數(shù)據(jù)信號(hào)，并將所述第二數(shù)據(jù)信號(hào)傳輸給所述外設(shè)。
[0103]需要說(shuō)明的是，上述對(duì)處理器以及外設(shè)的大小端模式配置的步驟沒(méi)有先后之分，上述實(shí)施例的步驟順序僅是為了方便說(shuō)明。
[0104]上述實(shí)施例提供的大小端配置方法，通過(guò)在數(shù)字芯片上設(shè)置的大小端模式輸入管腳，接收外部配置模塊輸入的大小端模式配置信號(hào)，并根據(jù)大小端模式配置信號(hào)，對(duì)需要輸入處理器以及外設(shè)的總線數(shù)據(jù)信號(hào)進(jìn)行處理，使得數(shù)字芯片可以根據(jù)系統(tǒng)需求在大端模式和小端模式之間切換，從而將低了數(shù)字芯片在不同系統(tǒng)中軟件和硬件大小端模式不一致帶來(lái)的整個(gè)系統(tǒng)的優(yōu)化成本，增強(qiáng)了數(shù)字芯片的兼容性，提高了系統(tǒng)設(shè)備的正確性和穩(wěn)定性。
[0105]第七實(shí)施例:
[0106]如圖11所示，本發(fā)明的第七實(shí)施例還提供一種大小端模式配置方法，包括:
[0107]步驟1101，與外部配置模塊連接；
[0108]步驟1102，通過(guò)大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配
置信號(hào)；
[0109]步驟1103，根據(jù)所述大小端模式配置信號(hào)指示的大小端模式對(duì)需要輸入所述處理器的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述大小端模式配置信號(hào)指示的大小端模式的第一數(shù)據(jù)信號(hào)，并將所述第一數(shù)據(jù)信號(hào)傳輸給所述處理器；
[0110]步驟1104，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述外設(shè)的大小端模式是否相同，如果是，執(zhí)行步驟1105，否則執(zhí)行步驟1106 ；
[0111]步驟1105，將需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)直接傳輸給所述外設(shè)；
[0112]步驟1106，對(duì)所述需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述外設(shè)的大小端模式的第二數(shù)據(jù)信號(hào)，并將所述第二數(shù)據(jù)信號(hào)傳輸給所述外設(shè)。
[0113]步驟1107，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述總線的大小端模式是否相同，如果是，執(zhí)行步驟1108，否則執(zhí)行步驟1109 ；
[0114]步驟1108，將需要傳輸給所述總線的總線數(shù)據(jù)信號(hào)直接傳輸給所述總線；[0115]步驟1109，對(duì)需要傳輸給所述總線的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述總線的大小端模式的第三數(shù)據(jù)信號(hào)，并將所述第三數(shù)據(jù)信號(hào)傳輸給所述總線。
[0116]上述第六實(shí)施例和第七實(shí)施例中，在進(jìn)行大小端模式配置之前，還可以對(duì)大小端模式配置信號(hào)進(jìn)行穩(wěn)定處理，即，所述通過(guò)大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號(hào)之后還包括:根據(jù)接收到的外部復(fù)位信號(hào)和外部時(shí)鐘信號(hào)對(duì)所述大小端模式配置信號(hào)進(jìn)行時(shí)鐘同步處理，得到具有異步復(fù)位值的大小端模式配置信號(hào)，并將所述具有異步復(fù)位值的大小端模式配置信號(hào)作為新的大小端模式配置信號(hào)。
[0117]以上所述僅是本發(fā)明的優(yōu)選實(shí)施方式，應(yīng)當(dāng)指出，對(duì)于本【技術(shù)領(lǐng)域】的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明原理的前提下，還可以作出若干改進(jìn)和潤(rùn)飾，這些改進(jìn)和潤(rùn)飾也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種數(shù)字芯片，包括:處理器和外設(shè)，其特征在于，還包括: 大小端模式輸入管腳，與外部配置模塊連接； 接口模塊，用于通過(guò)所述大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號(hào)； 處理器配置模塊，用于接收所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，對(duì)需要輸入所述處理器的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述大小端模式配置信號(hào)指示的大小端模式的第一數(shù)據(jù)信號(hào)，并將所述第一數(shù)據(jù)信號(hào)傳輸給所述處理器； 外設(shè)配置模塊，用于接收所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述外設(shè)的大小端模式是否相同，如果是，將需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)直接傳輸給所述外設(shè)，否則，對(duì)所述需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述外設(shè)的大小端模式的第二數(shù)據(jù)信號(hào)，并將所述第二數(shù)據(jù)信號(hào)傳輸給所述外設(shè)。
2.如權(quán)利要求1所述的數(shù)字芯片，其特征在于，還包括: 時(shí)鐘復(fù)位模塊，位于所述接口模塊與所述處理器配置模塊以及所述接口模塊與所述外設(shè)配置模塊之間，用于接收外部復(fù)位信號(hào)、外部時(shí)鐘信號(hào)以及所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，根據(jù)所述外部復(fù)位信號(hào)和所述外部時(shí)鐘信號(hào)對(duì)所述大小端模式配置信號(hào)進(jìn)行時(shí)鐘同步處理，得到具有異步復(fù)位值的大小端模式配置信號(hào)，并將所述具有異步復(fù)位值的大小端模式配置信號(hào)作為新的大小端模式配置信號(hào)傳輸給所述處理器配置模塊和所述外設(shè)配置模塊。
3.如權(quán)利要求1所述的數(shù)字芯片，其特征在于，所述外設(shè)配置模塊包括: 第一數(shù)據(jù)指示處理模塊 ，用于接收數(shù)據(jù)有效指示信號(hào)； 第一數(shù)據(jù)轉(zhuǎn)換模塊，用于接收總線數(shù)據(jù)信號(hào)、總線地址信號(hào)以及所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，當(dāng)所述數(shù)據(jù)有效指示信號(hào)指示當(dāng)前總線數(shù)據(jù)信號(hào)有效時(shí)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述外設(shè)的大小端模式是否相同，如果是，將需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)直接傳輸給所述外設(shè)，否則，對(duì)所述需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述外設(shè)的大小端模式的第二數(shù)據(jù)信號(hào)，并將所述第二數(shù)據(jù)信號(hào)傳輸給所述外設(shè)。
4.如權(quán)利要求1所述的數(shù)字芯片，其特征在于，還包括: 總線； 總線配置模塊，用于接收所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述總線的大小端模式是否相同，如果是，將需要傳輸給所述總線的總線數(shù)據(jù)信號(hào)直接傳輸給所述總線，否則，對(duì)需要傳輸給所述總線的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述總線的大小端模式的第三數(shù)據(jù)信號(hào)，并將所述第三數(shù)據(jù)信號(hào)傳輸給所述總線。
5.如權(quán)利要求4所述的數(shù)字芯片，其特征在于，還包括: 時(shí)鐘復(fù)位模塊，位于所述接口模塊與所述總線配置模塊之間，用于接收外部復(fù)位信號(hào)、外部時(shí)鐘信號(hào)以及所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，根據(jù)所述外部復(fù)位信號(hào)和所述外部時(shí)鐘信號(hào)對(duì)所述大小端模式配置信號(hào)進(jìn)行時(shí)鐘同步處理，得到具有異步復(fù)位值的大小端模式配置信號(hào)，并將所述具有異步復(fù)位值的大小端模式配置信號(hào)作為新的大小端模式配置信號(hào)傳輸給所述處理器配置模塊、所述外設(shè)配置模塊以及所述總線配置模塊。
6.如權(quán)利要求4或5所述的數(shù)字芯片，其特征在于，所述總線配置模塊包括: 第二數(shù)據(jù)指示處理模塊，用于接收數(shù)據(jù)有效指示信號(hào)； 第二數(shù)據(jù)轉(zhuǎn)換模塊，用于接收總線數(shù)據(jù)信號(hào)、總線地址信號(hào)以及所述接口模塊傳輸?shù)乃龃笮《四Ｊ脚渲眯盘?hào)，當(dāng)所述數(shù)據(jù)有效指示信號(hào)指示當(dāng)前總線數(shù)據(jù)信號(hào)有效時(shí)，判斷所述大小端模式配置信號(hào)指示的大小端模式與所述總線的大小端模式是否相同，如果是，將接收到的總線數(shù)據(jù)信號(hào)直接發(fā)送給所述總線，否則，對(duì)接收到的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述總線的大小端模式的第三數(shù)據(jù)信號(hào)，并將所述第三數(shù)據(jù)信號(hào)傳輸給所述總線。
7.一種具有數(shù)字芯片的設(shè)備，其特征在于，所述數(shù)字芯片包括如權(quán)利要求1至6任一項(xiàng)所述的結(jié)構(gòu)。
8.一種大小端模式配置方法，其特征在于，包括: 與外部配置模塊連接；通過(guò)大小端模式輸入管腳接 收所述外部配置模塊輸入的大小端模式配置信號(hào)； 對(duì)需要輸入處理器的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述大小端模式配置信號(hào)指示的大小端模式的第一數(shù)據(jù)信號(hào)，并將所述第一數(shù)據(jù)信號(hào)傳輸給所述處理器； 判斷所述大小端模式配置信號(hào)指示的大小端模式與外設(shè)的大小端模式是否相同，如果是，將需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)直接傳輸給所述外設(shè)，否則，對(duì)所述需要輸入所述外設(shè)的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述外設(shè)的大小端模式的第二數(shù)據(jù)信號(hào)，并將所述第二數(shù)據(jù)信號(hào)傳輸給所述外設(shè)。
9.如權(quán)利要求8所述的大小端模式配置方法，其特征在于，所述通過(guò)大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號(hào)之后還包括: 判斷所述大小端模式配置信號(hào)指示的大小端模式與總線的大小端模式是否相同，如果是，將需要傳輸給所述總線的總線數(shù)據(jù)信號(hào)直接傳輸給所述總線，否則，對(duì)需要傳輸給所述總線的總線數(shù)據(jù)信號(hào)進(jìn)行處理，得到符合所述總線的大小端模式的第三數(shù)據(jù)信號(hào)，并將所述第三數(shù)據(jù)信號(hào)傳輸給所述總線。
10.如權(quán)利要求8或9所述的大小端模式配置方法，其特征在于，所述通過(guò)大小端模式輸入管腳接收所述外部配置模塊輸入的大小端模式配置信號(hào)之后還包括: 根據(jù)接收到的外部復(fù)位信號(hào)和外部時(shí)鐘信號(hào)對(duì)所述大小端模式配置信號(hào)進(jìn)行時(shí)鐘同步處理，得到具有異步復(fù)位值的的大小端模式配置信號(hào)，并將所述具有異步復(fù)位值的作為新的大小端模式配置信號(hào)。
【文檔編號(hào)】G06F13/42GK103576739SQ201210273328
【公開(kāi)日】2014年2月12日 申請(qǐng)日期:2012年8月2日 優(yōu)先權(quán)日:2012年8月2日
【發(fā)明者】蔣建平 申請(qǐng)人:中興通訊股份有限公司