專利名稱：：半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及包含非易失性存儲裝置的半導(dǎo)體器件技術(shù)。
背景技術(shù)：
：近年來，由多個NAND型閃速存儲器和控制器構(gòu)成的SSD(SolidStateDrive:固態(tài)硬盤)被利用在服務(wù)器設(shè)備、膝上型個人計算機以及筆記本電腦等中。例如在非專利文獻4中，公開了NAND型閃速存儲器的擦除次數(shù)存在上限，數(shù)據(jù)寫入尺寸與數(shù)據(jù)擦除尺寸相差很大。另外，例如在專利文獻1、專利文獻2、專利文獻3以及專利文獻4中，公開了NAND型閃速存儲器的控制方法。并且，在本發(fā)明者研究的技術(shù)中，有例如包含相變存儲器的半導(dǎo)體器件。這種存儲器使用至少包含鋪(Sb)和締(Te)的Ge-Sb-Te系、Ag-1n-Sb-Te系等硫族(Chalcogenide)材料(或相變材料)作為記錄層材料。另外，其選擇元件可采用二極管。這樣，例如，在非專利文獻I中公開了使用了硫族材料和二極管的相變存儲器的特性。圖1是表示使用了相變材料的電阻性存儲元件的相變所必須的脈沖寬度與溫度的關(guān)系的圖。縱軸為溫度，橫軸為時間。如圖1所示，在該存儲元件中寫入存儲信息“O”時，施加將元件加熱到硫族材料的熔點Ta以上再急劇地冷卻這樣的復(fù)位脈沖。通過縮短冷卻時間tl(例如通過設(shè)定為大約Ins)，硫族材料成為高電阻的無定形(非晶體)狀態(tài)。相反地，在寫入存儲信息“I”時，施加將存儲元件保持在低于熔點Ta、高于結(jié)晶溫度Tx(與玻璃化轉(zhuǎn)變點相同或高于玻璃化轉(zhuǎn)變點)的溫度范圍內(nèi)這樣的置位脈沖。由此，硫族材料成為低電阻的多晶體狀態(tài)。結(jié)晶所需要的時間t2根據(jù)硫族材料的組成不同而不同。在圖1中示出的元件的溫度依賴于存儲元件本身發(fā)出的焦耳熱以及向周圍的熱擴散。另外，如非專利文獻2的記載，若減小相變存儲器的電阻元件構(gòu)造，則相變膜的狀態(tài)變化所需的功率變小。因此，在原理上，相變存儲器正朝著精細化發(fā)展，人們正積極地進行研究。另外，在非專利文獻3中，記載了硫族材料的低電阻化需要120ns左右，而高電阻化需要50ns左右時間的相變存儲器。在先技術(shù)文獻:專利文獻專利文獻1:日本特開2008-146255號公報專利文獻2:日本特開平07-153285號公報專利文獻3:日本專利第3926985號公報專利文獻4:日本特開2004-240572號公報非專利文獻非專利文獻1:“IEEE國際固態(tài)電路大會，技術(shù)論文輯要(IEEEInternationalSolid-StateCircuitsConference、DigestofTechnicalPapers)，，，(美國)，2007年，第472-473頁非專利文獻2:“IEEE國際電子器件會議，技術(shù)文摘(IEEEInternationalElectronDevicesmeeting、TECHNICALDIGEST)，，，(美國)，2001年，第803-806頁非專利文獻3IEEE固態(tài)電路雜志(IEEEJOURNALODSOLID-STATECIRCUIT,VOL.40，NoI,2005年I月)，，，(美國)，2005年，第293-300頁非專利文獻4=NAND型閃速存儲器的數(shù)據(jù)表(TC58NVG2S3ETA00)
發(fā)明內(nèi)容在本申請之前，本發(fā)明的發(fā)明人對利用于SSD(固態(tài)硬盤)或存儲卡等存儲器的NAND型閃速存儲器的控制方法進行了研究。并且，發(fā)明人對使用了由硫族材料構(gòu)成的記錄層以及二極管的相變存儲器的電阻值的特性進行了研究。以下，說明研究內(nèi)容。[對NAND型閃速存儲器的控制方法的研究]4Gbit的NAND型閃速存儲器(TC58NVG2S3ETA00)由以4096個決形成的芯片構(gòu)成，塊由64個頁形成(135168=131072+4096字節(jié))，頁由(2048+64)字節(jié)形成。SSD由多個NAND型閃速存儲器以及控制這些閃速存儲器的控制器構(gòu)成。主機控制器與SSD通過SATA(SerialAdvancedTechnologyAttachment:串行高級技術(shù)附件)接口連接。下面，說明產(chǎn)生從主機控制器向SSD寫入一頁的數(shù)據(jù)寫入命令時的寫入工作。向NAND型閃速存儲器的數(shù)據(jù)寫入以頁為單位進行，數(shù)據(jù)的寫入按以下步驟執(zhí)行。首先，控制器從NAND型閃速存儲器讀出一個塊的數(shù)據(jù)(135168字節(jié))。接著，擦除該一個決的數(shù)據(jù)(135168字節(jié))所保存的存儲器區(qū)域內(nèi)的數(shù)據(jù)。隨后，在存儲器區(qū)域內(nèi)重新寫入一頁數(shù)據(jù)(2112字節(jié))。另外，NAND型閃速存儲器有最大可擦除次數(shù)ERASEmax。若超過該最大可擦除次數(shù)ERASEmax,則不能保證NAND型閃速存儲器上所保存的數(shù)據(jù)，SSD迎來壽命的結(jié)束。因此，為了延長SSD的壽命，需要有高效的數(shù)據(jù)擦除方法。但是，NAND型閃速存儲器的數(shù)據(jù)寫入單位與數(shù)據(jù)擦除單位相差很大。NAND型閃速存儲器在寫入一頁數(shù)據(jù)(2112字節(jié))時，需要擦除64倍的數(shù)據(jù)尺寸(135168字節(jié))，數(shù)據(jù)擦除方法非常低效。這樣，已經(jīng)判明利用了NAND型閃速存儲器的SSD的耐用期限的改善較困難。并且，已經(jīng)判明在寫入一頁的數(shù)據(jù)(2112字節(jié))時，在擦除一個決的數(shù)據(jù)(135168字節(jié))之前需讀出該一個塊的數(shù)據(jù)，寫入性能劣化。[對電阻變化型非易失性存儲器的控制方法的研究]人們開發(fā)了相變存儲器(PhaseChangeMemory)>ReRAM(ResistiveRAM)等存儲器作為電阻變化型存儲器。這些存儲器的寫入次數(shù)具有上限值，該上限值確定電阻變化型存儲器的壽命。因此，已經(jīng)判明若向特定的存儲單元集中寫入，則其壽命變短。另外，電阻變化型存儲器能重寫數(shù)據(jù)，其最小單位小至一字節(jié)。也就是說，已經(jīng)判明能夠只改寫與所需數(shù)據(jù)尺寸相當?shù)牧?。解決問題的手段因此，本發(fā)明人提供一種半導(dǎo)體器件，其具有包含可重寫的多個存儲單元的非易失性存儲裝置、以及控制向該非易失性存儲裝置的存取的控制電路裝置，控制電路裝置具有以下功能。即，提供具有以下功能的裝置作為控制電路裝置:與從外部提供的第一地址獨立地設(shè)定對非易失性存儲裝置的第二地址的分配，以使得用于從外部提供的第一寫入數(shù)據(jù)的寫入的存儲單元的物理配置變?yōu)橹辽傧鄬τ谝粋€方向每隔N(N為自然數(shù))個配置。發(fā)明的效果根據(jù)本發(fā)明，第一寫入數(shù)據(jù)的寫入所使用的存儲單元能形成為至少相對于一個方向在物理上不相鄰。即，能與第一地址獨立地提供第二地址，該第二地址能減小在數(shù)據(jù)寫入時產(chǎn)生的焦耳熱給存儲單元造成的熱歷史的影響的。由此，能提供一種高可靠性、長壽命的半導(dǎo)體器件。通過以下的實施方式說明，上述以外的問題、構(gòu)成和效果將會變得明確。圖1是表示在使用了相變材料的電阻元件的相變所需的脈沖寬度和溫度的關(guān)系的圖。圖2是表示信息處理系統(tǒng)裝置的實施方式例的圖。圖3是表示本發(fā)明的控制電路的電路構(gòu)成的一例的圖。圖4是表示本發(fā)明的控制電路的電路構(gòu)成的一例的圖。圖5是表示本發(fā)明的非易失性存儲裝置的電路構(gòu)成的一例的圖。圖6是表示向非易失性存儲裝置的寫入工作的圖。圖7是表示從非易失性存儲裝置的讀出工作的一例的圖。圖8是表示對信息處理系統(tǒng)裝置接通電源時執(zhí)行的初始順序的一例的圖。圖9是表示本發(fā)明的物理表的一例的圖。圖10是表示本發(fā)明的物理段表(segmenttable)的一例的圖。圖11是表示本發(fā)明的寫入物理地址表的一例的圖。圖12是表示本發(fā)明的地址轉(zhuǎn)換表和非易失性存儲裝置的初始設(shè)定值的一例的圖。圖13是表示本發(fā)明的SSD配置信息的一例的圖。圖14是表示向本發(fā)明的非易失性存儲裝置寫入數(shù)據(jù)的構(gòu)成例的圖。圖15是表示本發(fā)明的地址圖范圍的一例的圖。圖16是表示非易失性存儲裝置的存儲單元陣列的能寫入存儲單元的配置例的圖。圖17是表示向非易失性存儲裝置的存儲單元陣列的能寫入存儲單元的數(shù)據(jù)寫入例的圖。圖18是表示向非易失性存儲裝置的存儲單元陣列的能寫入存儲單元的數(shù)據(jù)寫入例的圖。圖19是表示存儲器模塊所進行的數(shù)據(jù)的寫入工作的一例的圖。圖20是表示寫入物理地址表的更新方法的一例的圖。圖21是表示確定物理地址時的計算方法的一例的圖。圖22是表示地址轉(zhuǎn)換表和非易失性存儲裝置的數(shù)據(jù)更新方法的一例的圖。圖23是表示地址轉(zhuǎn)換表和非易失性存儲裝置的數(shù)據(jù)更新方法的一例的圖。圖24是表示本發(fā)明的物理地址之間的數(shù)據(jù)移動工作的一例的圖。圖25是表示本發(fā)明的管線式(pipeline)寫入工作的一例的圖。圖26是表示本發(fā)明的存儲器模塊的數(shù)據(jù)讀出工作的一例的圖。圖27是表示根據(jù)寫入方法選擇信息選擇的寫入方法的一例的圖。圖28是表示向非易失性存儲裝置的存儲單元陣列的數(shù)據(jù)寫入例的圖。圖29是表示向非易失性存儲裝置的存儲單元陣列的數(shù)據(jù)寫入例的圖。圖30是表示向非易失性存儲裝置的存儲單元陣列的數(shù)據(jù)寫入例的圖。圖31是表示向非易失性存儲裝置的存儲單元陣列的數(shù)據(jù)寫入例的圖。圖32是表示向非易失性存儲裝置的存儲單元陣列的數(shù)據(jù)寫入例的圖。圖33是表示向非易失性存儲裝置的存儲單元陣列的數(shù)據(jù)寫入例的圖。圖34是表示確定物理地址時的計算方法的一例的圖。圖35是表示向非易失性存儲裝置的存儲單元陣列的數(shù)據(jù)寫入例的圖。標號說明CPU_CHIP信息處理裝置NVMSTR0存儲模塊NVMlONVM17、RAM、NVMl7,NVMO存儲器裝置STRCTO、STRCTOI控制電路H0ST_IF接口電路RSTSIG復(fù)位信號REFCLK參考時鐘BUFOBUF3緩存區(qū)裝置ARB仲裁電路MANAGER信息處理電路RAMC,NVCTONVCT7存儲器控制裝置NXPTBL,NXPTBLO、NXPTBL1、NXPTBL2、NXPTBL3寫入物理地址表PSEGTBL1、PSEGTBL2物理段表PADTBL物理表LPTBL地址轉(zhuǎn)換表SYMD時鐘生成電路STREG狀態(tài)寄存器ADCMDIF地址和指令接口電路IOBUFIO緩存區(qū)C0NTL0GIC控制電路THMO溫度傳感器DATACTL數(shù)據(jù)控制電路BKOBK7內(nèi)存條ARYOm存儲器陣列RADLT行地址鎖存器CADLT列地址鎖存器ROffDEC行解碼器COLDEC列解碼器DSWl數(shù)據(jù)選擇電路DBUFO、DBUFl數(shù)據(jù)緩存區(qū)cel存儲單元BSffOm位線選擇電路SAOm讀出放大器WDROm寫入驅(qū)動器CLE指令.鎖存器使能信號CEB芯片使能信號ALE地址鎖存器信號WEB寫入使能信號REB讀使能信號10[7:0]輸入輸出信號具體實施例方式在以下的實施方式中，為方便起見，在必要時分割成多個小節(jié)或?qū)嵤┓绞絹磉M行說明。除特別明示的情況，它們相互間并不是沒有關(guān)系，而是存在如下關(guān)系，即一方為另一方的一部分或全部的變形例、應(yīng)用例、詳細說明、以及補充說明等。另外，在以下的實施方式中，在提及元件的數(shù)量等(包括個數(shù)、數(shù)值、量、范圍等)的情況下，除特別明示的情況和原理上明顯限定于特定數(shù)量的情況，并不限定于此特定的數(shù)量，也可以是特定的數(shù)量以上或以下。并且，在以下的實施方式中，除特別明示的情況和原理上認為明顯是必需的情況等，其構(gòu)成要素(也包含步驟要素等)并不一定是必需的。同樣地，在以下的實施方式中，在提及構(gòu)成元件等的形狀、位置關(guān)系等時，除特別明示的情況和原理上認為明顯不是的情況等，其也包含實質(zhì)上與該形狀等相近似或類似的情況。對于上述數(shù)量等(包含個數(shù)、數(shù)值、量、范圍等)也同樣如此。以下，基于附圖詳細說明本發(fā)明實施方式。此外，在用于說明實施方式的所有附圖中，對有相同功能的部件標注相同或關(guān)聯(lián)的附圖標記，省略其重復(fù)說明。另外，在以下的實施方式中，作為原則，除特別必要時以外，不重復(fù)同一或同樣部分的說明。構(gòu)成實施方式的各個塊的電路元件不作特別限定，可利用眾所周知的CMOS(互補型MOS晶體管)等集成電路技術(shù)在單晶硅那樣的一個半導(dǎo)體基板上形成。并且，在這些存儲單元中使用相變存儲器、ReRAM(ResistiveRamdamAccessMemory:電阻式隨機存取存儲器)這樣的電阻性存儲元件。[各實施方式例的概要]首先，用后述的實施方式例來說明采用的技術(shù)的概要。各實施方式例中以存儲單元為相變存儲器來說明。即，說明在由多個電阻變化型存儲器、以及控制這些存儲器的控制器構(gòu)成的SSD中，為了實現(xiàn)長壽命的SSD，而在寫入時控制器執(zhí)行的物理地址的分配控制技術(shù)。此外，實施方式例的控制器的控制基于發(fā)明人對相變存儲器的以下調(diào)查。向相變存儲器的寫入通過控制由電流產(chǎn)生的焦耳熱的影響來控制存儲單元的電阻值。已經(jīng)判明的是存在這樣的問題，即在向該相變存儲器寫入時，越鄰接寫入存儲單元的存儲單元越容易受到由該焦耳熱導(dǎo)致的熱歷史的影響，由于改寫工作，給不進行寫入的鄰接的存儲單元的電特性帶來影響，并且電阻值產(chǎn)生較大偏差。另外，已經(jīng)判明在向相變存儲單元重寫數(shù)據(jù)時，由于改寫后的狀態(tài)的差異導(dǎo)致的電阻值發(fā)生變動，存儲單元之間的電阻偏差變大，會對特性造成較大影響。在以下的實施方式例中，涉及由多個相變存儲器和控制這些存儲器的控制器構(gòu)成的SSD，目的在于提供一種從控制器實現(xiàn)在以下的(I)(6)中示出的寫入方法的高可靠性且長壽命的SSD。(I)控制器根據(jù)可靠性的等級，確定允許數(shù)據(jù)寫入的存儲單元的物理的配置，并進行寫入。(2)控制器根據(jù)可靠性的等級，確定禁止數(shù)據(jù)寫入的存儲單元的連續(xù)的物理的配置，并進行寫入。(3)控制器根據(jù)可靠性的等級，設(shè)置監(jiān)視用的存儲單元。(4)控制器根據(jù)可靠性的等級，壓縮數(shù)據(jù)并進行向存儲單元寫入。(5)從控制器向相變存儲器的寫入方法并不是進行數(shù)據(jù)的重寫，而是將相變存儲單元的狀態(tài)暫時設(shè)定成無定形或結(jié)晶狀態(tài)中的任一種狀態(tài)(擦除工作)，之后，寫入所希望的數(shù)據(jù)(寫入工作)。(6)使SSD配置信息SDCFG可編程，并靈活地構(gòu)成與信息處理系統(tǒng)裝置匹配的存儲器模塊NVMSTR0。為了實現(xiàn)這些目的，在實施方式的控制器中，基于在內(nèi)部寄存器上所存儲的信息，確定允許數(shù)據(jù)寫入的物理地址WPPAD，并生成進行從主機輸入到控制器的邏輯地址與該物理地址的關(guān)聯(lián)的地址圖ADMAP，從而難以受到數(shù)據(jù)寫入時的焦耳熱導(dǎo)致的熱歷史的影響。并且，主機能改寫內(nèi)部寄存器。在向相變存儲器寫入數(shù)據(jù)時，控制器在允許數(shù)據(jù)寫入的地址中連續(xù)的地址內(nèi)寫入?？刂破髟趬嚎s從主機接收到的寫入數(shù)據(jù)后，向相變存儲器寫入?？刂破鲗碜灾鳈C控制器的寫請求保存在緩存區(qū)中，并在寫入事前準備結(jié)束后向相變存儲器寫入?？刂破魇虑皩懭胛锢淼刂繁４娴綄懭胛锢淼刂繁鞱XPADTBL中，以準備將來的寫請求。在剛接通電源后，控制器初始化地址圖ADMAP、地址轉(zhuǎn)換表LPTBL、物理段表PSEGTBL、以及物理表PADTB，并進一步初始化非易失性存儲裝置和寫入物理地址表NXPADTBLο控制器管線式地處理向?qū)懻埱蟮木彺鎱^(qū)的保存、寫入事前準備、以及向相變存儲器的寫入工作。在向?qū)懭胛锢淼刂繁鞱XPADTBL登記物理地址時，控制器比較每個段的無效狀態(tài)的物理地址改寫次數(shù)，并選擇具有最少改寫次數(shù)的段，并按順序登記該段內(nèi)的物理地址。在向?qū)懭胛锢淼刂繁鞱XPADTBL登記物理地址時，控制器選擇具有物理地址的擦除次數(shù)小于擦除次數(shù)閾值的物理地址?？刂破髑蟪鰺o效物理地址的最大擦除次數(shù)與有效物理地址的最小擦除次數(shù)之差DIFEC，并在該差DIFEC大于閾值DERCth的情況下，為了減小該差DIFEC，使與無效物理地址有關(guān)的最大擦除次數(shù)MXERC中的具有最小值MXNERC的物理地址DPAD的數(shù)據(jù)移動到與無效物理地址有關(guān)的最大擦除次數(shù)MXERC中的具有最小值MXNERC的物理地址DPADl。通過采用該控制器，能確定物理地址以減小在數(shù)據(jù)寫入時產(chǎn)生的焦耳熱給存儲單元造成的熱歷史的影響。由此，能提供高可靠性、長壽命的SSD。并且，通過將與來自主機的邏輯地址對應(yīng)的物理地址分配到序列上，能抑制每個相變存儲器的物理地址的數(shù)據(jù)擦除次數(shù)的偏差，能提供高可靠性、長壽命的SSD。并且，由于控制器管線式地處理向?qū)懻埱蟮木彺鎱^(qū)保存、寫入事前準備、以及向相變存儲器的寫入工作，能提供高性能的SSD。(實施方式)使用圖2圖35說明應(yīng)用了本發(fā)明的實施方式的信息處理系統(tǒng)。圖2是表示由應(yīng)用了本發(fā)明的實施方式的信息處理裝置CPU_CHIP與存儲器模塊NVMSTR0構(gòu)成的信息處理系統(tǒng)裝置的構(gòu)成的一例的框圖。如圖2所示，信息處理裝置CPU_CHIP雖然不特別限定，這里是以最小512字節(jié)為單位的邏輯地址LAD來管理向存儲器模塊NVMSTR0保存的數(shù)據(jù)的主機控制器。通過接口信號HDH_IF，對該存儲器模塊NVMSTR0進行數(shù)據(jù)的讀出或?qū)懭?。連接信息處理裝置CPU_CHIP與存儲器模塊NVMSTR0的信號方式有串行接口信號方式、并行接口信號方式、以及光接口信號方式等。不言而喻，能利用所有的方式。使信息處理裝置CPU_CHIP與存儲器模塊NVMSTR0動作的時鐘方式有普通時鐘方式、源同步時鐘方式、嵌入式時鐘方式等。不言而喻，能利用所有的時鐘方式。本實施方式為嵌入式時鐘方式，說明通過串行接口信號方式工作的一例。從信息處理裝置CPU_CHIP埋入時鐘信息，轉(zhuǎn)換成串行數(shù)據(jù)的讀請求RDREQ或?qū)懻埱骔TREQ等通過接口信號HDH_IF向存儲器模塊NVMSTR0輸入。在讀請求RDREQ中包含邏輯地址值LAD、數(shù)據(jù)讀出命令RD、以及扇區(qū)計數(shù)SEC等，另外，在寫請求WTREQ中，包含邏輯地址值LAD、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC和寫入數(shù)據(jù)WDATA等。存儲器模塊NVMSTR0包括非易失性存儲裝置NVMlO至NVM17、隨機存取存儲器RAM、以及控制這些非易失性存儲裝置和隨機存取存儲器的控制電路STRCTO。非易失性存儲裝置NVMlO至NVM17是具有相同結(jié)構(gòu)和性能的非易失性存儲裝置。另外，如圖3所示，控制電路STRCTO包括接口電路H0ST_IF、緩存區(qū)BUFOBUF3、非易失性存儲裝置NVMO、寫入物理地址表NXPTBL1-2、仲裁電路ARB、信息處理電路MANAGER、分別直接控制非易失性存儲裝置NVMlO至NVM17的存儲器控制裝置NVCTO至NVCT7、直接控制隨機存取存儲器RAM的存儲器控制裝置RAMC、以及寄存器MAPREG。另夕卜，在圖4中示出的控制電路STRCT01與圖3的不同點在于裝備了多個寫入物理地址表NXPTBL0-3,除此之外的構(gòu)成、功能與圖3相同。圖5是表示作為非易失性存儲裝置NVMlO至NVM17利用的非易失性存儲器NVMEM的一例的框圖，并示出了以相變型非易失性存儲器作為例。非易失性存儲器NVMEM由時鐘生成電路SYMD、狀態(tài)寄存器STREG、地址和指令接口電路ADCMDIF、IO緩存區(qū)10BUF、控制電路C0NTL0GIC、溫度傳感器ΤΗΜ0、數(shù)據(jù)控制電路DATACTL、以及內(nèi)存條BKOBK3構(gòu)成。在各內(nèi)存條(memorybank)中包含存儲器陣列ARYx(X=Om)、行地址鎖存器RADLT、列地址鎖存器CADLT、行解碼器R0WDEC、列解碼器C0LDEC、數(shù)據(jù)選擇電路DSWl、數(shù)據(jù)緩存區(qū)DBUFO和數(shù)據(jù)緩存區(qū)DBUFl。在各存儲器陣列ARYx(x=Om)中，包含多個存儲單元cel、位線選擇電路BSffx(x=Om)、讀出放大器SAx(x=Om)和寫入驅(qū)動器WDRx(x=Om)?？刂菩盘朇TL由指令鎖存器使能CLE、芯片使能信號CEBdia鎖存器信號ALE、寫入使能信號WEB、讀使能信號REB、以及就緒/忙信號RBB構(gòu)成。I/O信號為輸入輸出信號，指令、地址和寫入數(shù)據(jù)被輸入，而讀出數(shù)據(jù)被輸出。[向非易失性存儲裝置的寫入工作]圖6示出了非易失性存儲裝置NVMlx(X=O7)的將M字節(jié)的數(shù)據(jù)經(jīng)由數(shù)據(jù)緩存區(qū)DBUFO向存儲單元cel寫入時的寫入工作的例子。此外，圖6和圖7中的“m*n”等的的意思是“X”(相乘)。把成為低電平的指令.鎖存器使能信號CLE驅(qū)動為高電平，把成為高電平的芯片使能信號CEB和地址鎖存器使能信號ALE驅(qū)動為低電平。此后，若經(jīng)由輸入輸出線Ι/0χ(χ=O7)輸入寫入指令W10，則利用寫入使能信號WEB的上升沿，寫入指令WlO被輸入地址指令接口電路ADCMDIF，并被解讀。另外，在指令WlO中，包含有指定數(shù)據(jù)緩存區(qū)DBUFO或者DBUFl的信息，在圖6的例子中，指定數(shù)據(jù)緩存區(qū)DBUF0。接下來，把成為高電平的指令鎖存器使能信號CLE驅(qū)動為低電平，把成為低電平的地址鎖存器使能信號ALE驅(qū)動為高電平，分成2次(CA1、CA2)按順序輸入列地址，分成3次(RA1、RA2、RA3)按順序輸入行地址。利用寫入使能信號WEB的上升沿，這些地址被輸入地址.指令接口電路ADCMDIF，并被解讀。由地址.指令接口電路ADCMDIF解讀地址、指令WlO的結(jié)果是，若向控制電路C0NTL0GIC傳送對內(nèi)存條BKO的讀出命令，則為了從內(nèi)存條BKO讀出數(shù)據(jù)，控制電路C0NTL0GIC激活內(nèi)存條BKO。向地址.指令接口電路ADCMDIF輸入的行地址(RAl、RA2、RA3)和列地址(CAl、CA2)通過控制電路C0NTL0GIC分別被傳送給已被激活的內(nèi)存條BKO的行地址鎖存器電路RADLT，被傳送給列地址鎖存器電路CADLT。該寫入工作從最初輸入的列地址開始。行地址(RAl、RA2、RA3)被從行地址鎖存器電路RADLT傳送給行解碼器R0WDEC，并利用行解碼器ROWDEC選擇與行地址(RA1、RA2、RA3)對應(yīng)的字線WLn。接著，列地址(CAl、CA2)被從列地址鎖存器電路CADLT傳送給列解碼器COLDEC并被解讀。來自列解碼器COLDEC的解讀結(jié)果被輸入給各存儲器陣列(ARY0_m)的位線選擇電路BSWO-m，按照每個存儲器陣列選擇一條位線BL，并經(jīng)由數(shù)據(jù)線DT0_m與寫入(寫)驅(qū)動器WDRO-m連接。寫入驅(qū)動器WDRO-m是經(jīng)由數(shù)據(jù)線DTO-m利用圖1的電流脈沖，用于時選擇的存儲單元cel成為低電阻狀態(tài)或高電阻狀態(tài)的電流提供電路。在使存儲單元cel成為高電阻狀態(tài)即寫入存儲信息“O”的情況下，將經(jīng)由數(shù)據(jù)線DTO-n施加的存儲單元電流Icell控制為在復(fù)位工作中必要的值Ireset。在使存儲單元cel成為低電阻狀態(tài)即寫入存儲信息“I”的情況下，將經(jīng)由數(shù)據(jù)線DTO-η施加的存儲單元電流Icell控制為在置位工作中必要的值Iset。由于在一個內(nèi)存條之中，存在mX8個寫入驅(qū)動器WDR，所以在一個存儲體中，能同時寫入m字節(jié)的存儲單元cel。接著，把成為高電平的地址鎖存器使能信號ALE驅(qū)動為低電平，與寫入使能信號WEB的上升沿同步，存儲信息DI⑴DI(M)經(jīng)由輸入輸出線I/Ox(x=O7)，向數(shù)據(jù)緩存區(qū)DBUFO依次輸入1字節(jié)的數(shù)據(jù)。每次向數(shù)據(jù)緩存區(qū)DBUFO輸入η字節(jié)的數(shù)據(jù)時，通過ηX8個寫入驅(qū)動器WDR，寫入η字節(jié)的數(shù)據(jù)。以下，示出該工作。首先，說明最初的η字節(jié)數(shù)據(jù)的寫入工作。在向數(shù)據(jù)緩存區(qū)DBUFO輸入了在最初的η字節(jié)的數(shù)據(jù)中的最初的I字節(jié)的數(shù)據(jù)時，通過寫入驅(qū)動器WDR，使利用列地址{CA1、CA2}選擇的最初的η字節(jié)的存儲單元變成低電阻狀態(tài)(擦除:ERS0)。接著，在向數(shù)據(jù)緩存區(qū)DBUFO輸入了全部最初的η字節(jié)的數(shù)據(jù)時，利用寫入驅(qū)動器WDR僅寫入數(shù)據(jù)緩存區(qū)DBUFO上所保持的數(shù)據(jù)中的“O”數(shù)據(jù)，并使存儲單元變成高電阻狀態(tài)(程序=PROGl)。由此，進行最初的η字節(jié)的數(shù)據(jù)寫入。接著，說明第二個η字節(jié)數(shù)據(jù)的寫入工作。在向數(shù)據(jù)緩存區(qū)DBUR)輸入第二個η字節(jié)的數(shù)據(jù)中的最初的I字節(jié)的數(shù)據(jù)時，通過寫入驅(qū)動器WDR，使利用列地址{{CA1、CA2}+(n)}選擇的第二個η字節(jié)的存儲單元變成低電阻狀態(tài)(擦除:ERS0)。接著，在向數(shù)據(jù)緩存區(qū)DBUFO輸入了全部第二個η字節(jié)的數(shù)據(jù)時，利用寫入驅(qū)動器WDR僅寫入數(shù)據(jù)緩存區(qū)DBUFO上所保持的數(shù)據(jù)中的“I”數(shù)據(jù)，并使存儲單元變成高電阻狀態(tài)(程序=PROGl)。由此，進行第二個η字節(jié)的數(shù)據(jù)寫入。第三個η字節(jié)的數(shù)據(jù)寫入工作也與上述工作同樣地進行，那時的列地址變?yōu)閧{CAl、CA2}+(2n)}。這樣，利用在開始列地址{CA1、CA2}依次加上了η的倍數(shù)的列地址，向選擇的η字節(jié)的存儲單元cel執(zhí)行擦除(ERSO)與程序(PROGl)。在寫入M字節(jié)的數(shù)據(jù)時，擦除(ERSO)與程序(PROGl)產(chǎn)生Μ/η次。另外，在用寫入指令WlO指定了數(shù)據(jù)緩存區(qū)DBUFl的情況下，經(jīng)由輸入輸出線I/0χ(χ=O7)輸入到數(shù)據(jù)緩存區(qū)DBUFl中，數(shù)據(jù)緩存區(qū)DBUFl所保持的數(shù)據(jù)被寫入存儲單JLCGIο如上所述，非易失性存儲裝置NVMlx(X=O7)在寫入M字節(jié)的數(shù)據(jù)時，只進行請求的M字節(jié)數(shù)據(jù)尺寸的擦除(ERSO)與程序(PROGl)工作。也就是說，由于擦除(ERSO)的數(shù)據(jù)尺寸與程序(PROGl)的數(shù)據(jù)尺寸相等，無需擦除(ERSO)額外的地址的數(shù)據(jù)，所以能實現(xiàn)高速的寫入。并且，在該寫入工作中，不進行重寫，而使成為對象的存儲單元cel暫時變成擦除狀態(tài)，從而能謀求存儲單元電阻值的均等化，能實現(xiàn)穩(wěn)定的寫入或讀出工作。[從非易失性存儲裝置的讀出工作]圖7示出了經(jīng)由數(shù)據(jù)緩存區(qū)DBUFO從非易失性存儲裝置NVMlx(x=O7)讀出指定數(shù)據(jù)尺寸的數(shù)據(jù)時的讀出工作的例子。把成為低電平的指令.鎖存器使能信號CLE驅(qū)動為高電平，把成為高電平的芯片使能信號CEB和地址.鎖存器使能信號ALE驅(qū)動為低電平。接著，若經(jīng)由輸入輸出線Ι/0χ(χ=O7)輸入讀出指令RD4，則利用寫入使能信號WEB的上升沿，第一扇區(qū)讀出指令RD4被輸入地址.指令接口電路ADCMDIF，并被解讀。其次，分別把成為高電平的指令鎖存器使能信號CLE驅(qū)動為低電平，把成為低電平的地址鎖存器使能信號ALE驅(qū)動為高電平，分成2次(CA1、CA2)按順序輸入列地址，分成3次(RA1、RA2、RA3)按順序輸入行地址。利用寫入使能信號WEB的上升沿，這些地址被輸入到地址.指令接口電路ADCMDIF，并被解讀。接著，把成為低電平的指令鎖存器使能信號CLE驅(qū)動為高電平，把成為高電平的芯片使能信號CEB和地址.鎖存器使能信號ALE驅(qū)動為低電平。接著，若經(jīng)由輸入輸出線I/Ox(x=07)輸入第二扇區(qū)數(shù)據(jù)讀出指令RD41，則利用寫入使能信號WEB的上升沿，第二讀出指令RD41被輸入到地址指令接口電路ADCMDIF，并被解讀。在指令RD4和RD41中，包含有指定數(shù)據(jù)緩存區(qū)DBUFO或者DBUFl的信息，在圖7的例子中，指定數(shù)據(jù)緩存區(qū)DBUF0。由地址.指令接口電路ADCMDIF解讀地址、指令RD4和指令RD41的結(jié)果是，若向控制電路C0NTL0GIC傳送對內(nèi)存條BKO的讀出命令，則為了從內(nèi)存條BKO讀出數(shù)據(jù)，控制電路C0NTL0GIC激活內(nèi)存條BKO。向地址.指令接口電路ADCMDIF輸入的行地址(RAl、RA2、RA3)和列地址(CAl、CA2)通過控制電路C0NTL0GIC分別被傳送給已被激活的內(nèi)存條BKO的行地址鎖存器電路RADLT,被傳送給列地址鎖存器電路CADLT。行地址(RAl、RA2、RA3)被從行地址鎖存器電路RADLT傳送給解碼器R0WDEC，并利用解碼器ROWDEC選擇與行地址(RA1、RA2、RA3)對應(yīng)的字線WLi。接著，列地址(CAl、CA2)被從列地址鎖存器電路CADLT傳送給列解碼器COLDEC并被解讀。來自列解碼器COLDEC的解讀結(jié)果被輸入給各存儲器陣列(ARY0_m)的位線選擇電路BSWO-m，按照每個存儲器陣列選擇一條位線BLi，并經(jīng)由數(shù)據(jù)線DT0_m與讀出放大器SAO-m連接。由此，由于按照每個存儲器陣列(ARYO-m)選擇I位的存儲器單元cel，在一個內(nèi)存條中，同時選擇合計(m+Ι)位的存儲單元cel(從第O位到第m位)。電流從按照存儲器陣列選擇的存儲單元cel(從第O位到第m位)，經(jīng)過數(shù)據(jù)線流動到分別設(shè)在存儲器陣列上的讀出放大器SAO-m，并測量這時的電壓，并通過與參考電壓相比較，檢測向存儲單元cel記錄的數(shù)據(jù)的m+Ι位數(shù)據(jù)Dnbyte。也就是說，利用列地址{CA1、CA2}從存儲單元cel同時檢測選擇的最初η字節(jié)(=(m+l)/8)的數(shù)據(jù)Dnbyte。例如，存儲器陣列ARYO的字線WLn與位線BLO上的存儲單元cel存儲有信息“I”而處于低電阻狀態(tài)的情況下，位線BLO和數(shù)據(jù)線DTO被充電，其電壓被傳送到讀出放大器SA，并檢測出數(shù)據(jù)“I”。另一方面，存儲器陣列ARYl的字線WLn與位線BLO上的存儲單元cel存儲有信息“O”而處于高電阻狀態(tài)的情況下，位線BLO和數(shù)據(jù)線DTl被大致保持為接地電壓VSS，其電壓被傳送到讀出放大器SA，并檢測出數(shù)據(jù)“O”。檢測出的第一個η字節(jié)(=(m+l)/8)的數(shù)據(jù)Dnbyte經(jīng)由數(shù)據(jù)選擇電路DSWl傳送到利用指令RD4和RD41指定的數(shù)據(jù)緩存區(qū)DBUF0。利用列地址{{CAl、CA2}+(n)}選擇下一個η字節(jié)數(shù)據(jù)，并傳送給數(shù)據(jù)緩存區(qū)DBUFO0這樣，利用在開始列地址{CA1、CA2}依次加上了η的倍數(shù)的列地址，從存儲單元cel選擇的η字節(jié)數(shù)據(jù)依次被傳送到數(shù)據(jù)緩存區(qū)DBUF0。在指定的數(shù)據(jù)尺寸為k*n字節(jié)時，產(chǎn)生k次的從存儲器單元陣列ARY到數(shù)據(jù)緩存區(qū)DBUFO的數(shù)據(jù)傳送。在進行從存儲單元cel到數(shù)據(jù)緩存區(qū)DBUFO的數(shù)據(jù)傳送期間，高電平的就緒/忙信號RBB變成低電平。在該數(shù)據(jù)傳送結(jié)束時，低電平的就緒/忙信號RBB變成高電平。在輸入輸出信號IO的信號數(shù)為8位(I字節(jié))的情況下，保存到數(shù)據(jù)緩存區(qū)DBUFO的k*n字節(jié)的數(shù)據(jù)與讀出使能信號REB的下降沿同步，按照DO(I)D0(k*n)的順序從輸入輸出信號IO輸出。例如，指定的數(shù)據(jù)尺寸是512字節(jié)，同時選擇的存儲單元cel的數(shù)據(jù)尺寸是16字節(jié)，輸入輸出信號IO的信號數(shù)是8位(I字節(jié))的情況下，進行合計32次(=512/16)的從存儲單元cel到數(shù)據(jù)緩存區(qū)DBUR)數(shù)據(jù)傳送，而從數(shù)據(jù)緩存區(qū)DBUR)經(jīng)由輸入輸出信號IO輸出數(shù)據(jù)的次數(shù)為512次。另外，在用指令RD4和RD41指定了數(shù)據(jù)緩存區(qū)DBUFl的情況下，同樣地，從非易失性存儲裝置NVMlx(X=O7)的存儲器陣列中經(jīng)由數(shù)據(jù)緩存區(qū)DBUFl讀出指定數(shù)據(jù)尺寸(k*n字節(jié))的數(shù)據(jù)。這樣，在指定了任意數(shù)據(jù)尺寸的讀出工作中，由于能高效地只讀出必要大小的數(shù)據(jù)，能實現(xiàn)高速讀出。[接通電源時的初始順序]圖8示出了實施例的信息處理系統(tǒng)裝置在電源接通時的初始順序例。圖8的(a)是表示利用了保存在控制電路STRCTO內(nèi)的非易失性存儲器NVMO的SSD配置信息SDCFG的情況下在電源接通時的初始順序的一例。圖8的(b)是表示利用了從信息處理裝置CPU_CHIP發(fā)送的SSD配置信息SDCFG的情況下在電源接通時的初始順序的一例。首先，在以下說明在圖8的(a)中示出的初始順序。在Tl期間(PwOn)將電源接通到信息處理裝置CPU_CHIP、存儲器模塊NVMSTR0內(nèi)的非易失性存儲裝置(NVM10至NVM17)、隨機存取存儲器RAM、控制電路STRCTO，并在T2期間(RST)進行復(fù)位。復(fù)位的方法并不特別限定，但可以是用各自的內(nèi)置電路進行自動復(fù)位的方法，也可以是在外部具有復(fù)位端子(RSTSIG)，通過復(fù)位信號進行復(fù)位工作的方法，也可以是通過接口信號HDH_IF從信息處理裝置CPU_CHIP向控制電路STRCTO輸入復(fù)位命令并進行復(fù)位的方法。在T2的復(fù)位期間(Reset)中，初始設(shè)定信息處理裝置CPU_CHIP、控制電路STRCT0、非易失性存儲裝置(NVM10至NVM17)、隨機存取存儲器RAM的內(nèi)部狀態(tài)?？刂齐娐稴TRCTO初始化保存在隨機存取存儲器RAM中的地址范圍圖ADMAP、地址轉(zhuǎn)換表LPTBL、物理段表PSEGTBL1、物理段表PSEGTBL2、以及物理地址表PADTB，并進一步初始化非易失性存儲裝置和寫入物理地址表NXPADTBL。在T2期間結(jié)束后的T3期間(MAP)中，控制電路STRCTO讀出保存在非易失性存儲器NVMO中的SSD配置信息SDCFG，并傳送到寄存器MAPREG中。接著，讀出寄存器MAPREG內(nèi)的SSD配置信息SDCFG，并利用該SSD配置信息SDCFG，生成地址圖范圍ADMAP，并保存到隨機存取存儲器RAM中。并且，如果寄存器MAPREG內(nèi)的SSD配置信息SDCFG中的邏輯地址區(qū)域LRNG信息分為邏輯地址區(qū)域LRNGl和LRNG2，控制電路STRCTO識別此信息，并將寫入物理地址表NXPADTBL內(nèi)部切分為邏輯地址區(qū)域LRNGl用的寫入物理地址表NXPADTBL1、邏輯地址區(qū)域LRNG2用的寫入物理地址表NXPADTBL2。雖然不特別限定，寫入物理地址表NXPADTBL由第O個條目到第(N_l)個條目的N個條目構(gòu)成的情況下，可以把從第O個條目到第(N/2-1)個條目這N/2個條目作為寫入物理地址表NXPADTBL1，并把從第N/2個條目到第N個條目這剩余的N/2個條目作為寫入物理地址表NXPADTBL2。在T3期間結(jié)束后的T4期間(SetUp)中，信息處理裝置CPU_CHIP讀出保存在控制電路STRCTO內(nèi)的非易失性存儲器NVMO中的程序，并啟動信息處理裝置CPU_CHIP。在T4期間結(jié)束以后的T5期間(Idle)以后，存儲器模塊NVMSTR0變?yōu)榭臻e狀態(tài)，成為等待來自信息處理裝置CPU_CHIP的請求的狀態(tài)。接著，說明在圖8的(b)中示出的初始順序。在Tll期間(PwOn)、T21期間(Reset)中，分別進行與圖8的(a)的Tl期間和T2期間同樣的工作。在T21期間結(jié)束后的T31期間(H2D)中，若信息處理裝置CPU_CHIP向存儲器模塊NVMSTR0發(fā)送SSD配置信息SDCFG，則控制電路STRCTO將該SSD配置信息SDCFG保存在非易失性存儲器NVMO中。在T31期間結(jié)束后的T41期間(MAP)、T51期間(SetUp)、以及Τ61期間(Idle)中，分別進行與圖8的(a)的T3期間、T4期間和T5期間同樣的工作。這樣，如圖8的(a)所示，如果SSD配置信息SDCFG被預(yù)先編程到存儲器模塊NVMSTR0中，則能在電源接通時高速地執(zhí)行初始順序。另外，如圖8的(b)所示，通過將SSD配置信息SDCFG從信息處理裝置CPU_CHIP編程到存儲器模塊NVMSTR0中，能在實施方式的信息處理系統(tǒng)裝置中構(gòu)成適當?shù)拇鎯ζ髂KNVMSTR0。[物理地址表]圖9示出了保存在隨機存取存儲器RAM中的物理地址表PADTBL。物理地址表PADTBL由物理地址PAD(PAD[31:0])、與該物理地址對應(yīng)的物理地址的有效標記PVLD、以及擦除次數(shù)PERC構(gòu)成，保存在隨機存取存儲器RAM中。有效標記PVLD值是I的情況下，表示對應(yīng)的物理地址PAD有效，而在O的情況下則表示無效。另外，信息處理電路MANAGER將物理地址PAD為“00000000”“027FFFFF”作為物理地址區(qū)域PRNG1，并將物理地址PAD為“02800000”“07FFFFFF”作為物理地址區(qū)域PRNG2來識別，并管理物理地址表PADTBL。另外，雖然不特別限定，物理地址PAD(PAD[31:0])由物理段地址SGAD(PAD[31:16])、物理地址PPAD(PAD[15:0])構(gòu)成。[物理段表]圖10示出了保存在隨機存取存儲器RAM中的物理段表PSEGTBL1和PSEGTBL2。圖10的(a)示出與無效物理地址有關(guān)的物理段表PSEGTBL1，而圖10的(b)示出與有效物理地址有關(guān)的物理段表PSEGTBL2。雖然不特別限定，物理地址PAD(PAD[31:0])的高位PAD[31:16]表示物理段地址SGAD。雖然不特別限定，一個物理地址的主數(shù)據(jù)尺寸為512字節(jié)，I段的主數(shù)據(jù)尺寸集合了65536個物理地址從而成為32M字節(jié)。首先，說明圖10的(a)。物理段表PSEGTBL1由物理段地址SGAD(PAD[31:16])、該物理段地址SGAD內(nèi)的無效物理地址總數(shù)TNIPA、在段地址SGAD內(nèi)的無效物理地址中具有最大擦除次數(shù)MXERC的無效物理地址MXIPAD、最大擦除次數(shù)MXERC、在段地址SGAD內(nèi)的無效物理地址中具有最小擦除次數(shù)MNERC的無效物理地址MNIPAD、以及最小擦除次數(shù)MNERC構(gòu)成，并保存在隨機存取存儲器RAM中。接著，說明圖10的(b)。物理段表PSEGTBL2由物理段地址SGAD(PAD[31:16])、該物理段地址SGAD內(nèi)的有效物理地址總數(shù)TNVPAGE、在段地址SGAD內(nèi)的有效物理地址中具有最大擦除次數(shù)MXERC的有效物理地址MXVPAD、最大擦除次數(shù)MXERC、在段地址SGAD內(nèi)的有效物理地址中具有最小擦除次數(shù)MNERC的有效物理地址MNVPAD、以及最小擦除次數(shù)MNERC構(gòu)成，并保存在隨機存取存儲器RAM中。[寫入物理地址表]圖11示出了保存在控制電路STRCTO中的寫入物理地址表NXPADTBL。在圖11的(a)中，示出了開始使用裝置時的初始狀態(tài)的寫入物理地址表NXPADTBL的一例。另外，在圖11的(b)中，示出了內(nèi)容的更新狀態(tài)的寫入物理地址表NXPADTBL的一例。寫入物理地址表NXPADTBL是向非易失性存儲裝置(NVM10至NVM17)寫入數(shù)據(jù)時，確定非易失性存儲裝置的物理地址PAD的表，并與多個(N)物理地址對應(yīng)。物理地址表NXPADTBL由條目編號ENUM、物理地址NXPAD、與該物理地址NXPAD對應(yīng)的物理地址有效標記NXPVLD、以及擦除次數(shù)NXPERC?？刂齐娐稴TRCTO識別SSD配置信息SDCFG中的邏輯地址區(qū)域LRNG信息分割為邏輯地址區(qū)域LRNGl和LRNG2，并將在寫入物理地址表NXPADTBL中從條目編號O至(N/2-1)這N/2個作為寫入物理地址表NXPADTBL1、將從條目編號(N/2)到N的剩余的N/2個作為寫入物理地址表NXPADTBL2來進行管理。另外，對于向邏輯地址區(qū)域LRNGl的寫入請求，利用寫入物理地址表NXPADTBL1，另外，對于向邏輯地址區(qū)域LRNG2的寫入請求，利用寫入物理地址表NXPADTBL2，向非易失性存儲裝置(NVM10至NVM17)寫入數(shù)據(jù)。條目編號ENUM表示多個(N)組的NXPAD的N值(O號N_1號)，該N值表示寫入優(yōu)先度(登記數(shù))。對于向邏輯地址區(qū)域LRNGl的寫入請求，從寫入物理地址表NXPADTBL1中的N值從小到大的順序為優(yōu)先來使用，對于向邏輯地址區(qū)域LRNG2的寫入請求，從寫入物理地址表NXPADTBL2中的N值從小到大的順序為優(yōu)先來使用。另外，在有效標記NXPVLD的值是O的情況下，意思是成為對象的物理地址為無效，在I的情況下，意思是成為對象的物理地址為有效。在圖11的(a)中，針對N=32的情況，說明寫入物理地址表NXPADTBL的初始設(shè)定(例如圖8的Tl到T3)。從條目編號ENUM=O號到(32/2)-1號，依次地設(shè)定與邏輯地址區(qū)域LRNGl對應(yīng)的、物理地址區(qū)域PRNGl中的從物理地址NXPAD的“00000000”號地址到“0000001E”號地址隔開一個的物理地址NXPAD。從條目編號ENUM=(32/2)號到(32_1)號，依次地設(shè)定與邏輯地址區(qū)域LRNG2對應(yīng)的、物理地址區(qū)域PRNG2中的從物理地址NXPAD的“02800000”號地址到“0280000F”號地址的按順序的物理地址NXPAD。而且，與這些物理地址NXPA對應(yīng)的有效標記NXPVLD和擦除次數(shù)NXPERC均設(shè)定為O0在寫入物理地址表NXPADTBL為在圖11的(a)中示出的狀態(tài)時，在通過接口信號HDH_IF,從信息處理裝置CPU_CHIP向該存儲器模塊NVMSTR0的邏輯地址區(qū)域LRNGl輸入了N/2次扇區(qū)計數(shù)SEC值為I(512字節(jié))的寫請求WTREQ的情況下，各個寫請求WTREQ所包含的數(shù)據(jù)在物理地址PAD的“00000000”號地址到“0000001E”號地址隔開一個地被寫入非易失性存儲裝置。并且，在通過接口信號HDH_IF，從信息處理裝置CPU_CHIP向該存儲器模塊NVMSTR0的邏輯地址區(qū)域LRNG2輸入了N/2次扇區(qū)計數(shù)SEC值為I(512字節(jié))的寫請求WTREQ的情況下，各個寫請求WTREQ所包含的數(shù)據(jù)在物理地址PAD的“02800000”號地址到“0280000F”號地址按順序地被寫入非易失性存儲裝置。另外，列舉其他工作例如下。在通過接口信號HDH_IF，從信息處理裝置CPU_CHIP向該存儲器模塊NVMSTR0的邏輯地址區(qū)域LRNGl輸入了I次扇區(qū)計數(shù)SEC值為16(8K字節(jié))的寫請求WTREQ的情況下，該寫請求WTREQ所包含的數(shù)據(jù)被分解到每個512字節(jié)的物理地址PAD，并在物理地址PAD的“00000000”號地址到“0000001E”號地址隔開一個地被寫入非易失性存儲裝置。在通過接口信號HDH_IF，從信息處理裝置CPU_CHIP，向該存儲器模塊NVMSTR0的邏輯地址區(qū)域LRNG2輸入了I次扇區(qū)計數(shù)SEC值為16(8K字節(jié))的寫請求WTREQ的情況下，該寫請求WTREQ所包含的數(shù)據(jù)被分解到每個512字節(jié)的物理地址PAD，并在物理地址PAD的“02800000”號地址到“0280000F”號地址按順序地被寫入非易失性存儲裝置。[地址轉(zhuǎn)換表的初始設(shè)定值例和非易失性存儲裝置的初始設(shè)定值例]在圖12的(a)中示出了在電源接通后(時間T0)控制電路STRCTO設(shè)定的地址轉(zhuǎn)換表LPTBL的初始設(shè)定狀態(tài)例，在圖12的(b)中示出了在電源接通后控制電路STRCTO設(shè)定的非易失性存儲裝置的初始設(shè)定狀態(tài)例。與地址轉(zhuǎn)換表LPTBL的全部邏輯地址LAD對應(yīng)的全部物理地址CPAD與物理地址有效標記CVF被初始設(shè)定為O。另外，非易失性存儲裝置的全部數(shù)據(jù)DATA、全部邏輯地址LAD、以及全部數(shù)據(jù)有效標記DVF被初始設(shè)定為O。[SSD配置信息]在圖13中示出了保存在STRCTO內(nèi)的非易失性存儲器NVMO中的SSD配置信息SDCFG的一例。在圖中，LRNG是邏輯地址區(qū)域，表示在扇區(qū)單位(512B)的邏輯地址LAD的范圍。CAP表示由邏輯地址區(qū)域LRNG確定的范圍的邏輯數(shù)據(jù)容量，RELLVL表示可靠性的等級。邏輯地址區(qū)域LRNGl占據(jù)以16進制表示的“0000_0000”“007F_FFFF”的邏輯地址LAD空間，具有4G字節(jié)的容量。另外，邏輯地址區(qū)域LRNG2占據(jù)以16進制表示的“0080_0000”“037F_FFFF”的邏輯地址空間，具有32G字節(jié)的大小。INTVLDCELL示出了在主數(shù)據(jù)區(qū)域內(nèi)的存儲單元中，允許隔開幾個來寫入存儲單元。如果INTVLDCELL是“1”，意思是相對于存儲單元的物理位置，可隔開一個寫入，如果INTVLDCELL為“0”，則能隔開O個，即能向物理位置鄰接的存儲單元寫入。INTVLRCELL示出了在冗余數(shù)據(jù)區(qū)域內(nèi)的存儲單元中，允許隔開幾個來寫入存儲單元。如果INTVLRCELL是“1”，意思是允許隔開一個地向存儲單元的寫入，如果INTVLRCELL是“0”，意思是允許隔開O個地即全部存儲單元的寫入。B0DRCELL是用于確定禁止連續(xù)寫入的存儲單元的區(qū)域BDR的必要信息。B0DRCELL是3的情況下，對于3個字線數(shù)的存儲單元區(qū)域禁止寫入。TESTCELL信息是為了確定用于進行測試的連續(xù)存儲單元區(qū)域TAREA必要的信息。TESTCELL是5的情況下，存儲單元區(qū)域TAREA的大小為5個位線數(shù)的存儲單元容量。M0NICELL是用于監(jiān)視存儲單元的電阻值、被寫入存儲單元的數(shù)據(jù)值(“I”或者“O”)等的存儲單元的數(shù)量。MONICELL是I的情況下，將用于進行測試的存儲單元區(qū)域TAREA內(nèi)I位的存儲單元作為用于監(jiān)視的存儲單元。存儲單元在復(fù)位狀態(tài)時使存儲單元的值變?yōu)椤?”，而在置位狀態(tài)時使存儲單元的值變?yōu)椤癐”的情況下，控制電路STRCTO首先將在接通電源時的初始順序結(jié)束后，將存儲單元區(qū)域TAREA內(nèi)的存儲單元變?yōu)橹梦粻顟B(tài)。即存儲單元保持“I”。接著，向由MONICELL指定的用于監(jiān)視的存儲單元(在圖16中示出的MONIl和M0NI2等)寫入數(shù)據(jù)“0”，即變成復(fù)位狀態(tài)。接著，控制電路STRCTO定期地從該用于監(jiān)視的存儲單元讀出數(shù)據(jù)?？刂齐娐稴TRCTO檢查讀出的數(shù)據(jù)是否為“O”。假如讀出的數(shù)據(jù)不是“0”，則判斷與SSD配置信息SDCFG內(nèi)的MONICELL對應(yīng)的邏輯地址區(qū)域LRNG內(nèi)的存儲單元的可靠性有可能下降。接著，控制電路STRCTO再次使存儲單元區(qū)域TAREA內(nèi)的存儲單元變成置位狀態(tài)，使由MONICELL指定的用于監(jiān)視的存儲單元變成復(fù)位狀態(tài)。并且，控制電路STRCTO再次定期地從該用于監(jiān)視的存儲單元讀出數(shù)據(jù)，檢查讀出的數(shù)據(jù)是否為“O”?？刂齐娐稴TRCTO也對從用于監(jiān)視的存儲單元讀出的數(shù)據(jù)不是“O”的情況的次數(shù)進行計數(shù)，通過利用該次數(shù)，能把握存儲單元的可靠性，能使存儲器模塊NVMSTR0的可靠度保持在某種固定水平上。另外，控制電路STRCTO也能在從用于監(jiān)視的存儲單元讀出的數(shù)據(jù)不是“O”的情況下，把表示可靠性下降的可能性的警告信息、以及與SSD配置信息SDCFG內(nèi)的MONICELL對應(yīng)的邏輯地址區(qū)域LRNG的值發(fā)送到信息處理裝置CPU_CHIP。信息處理裝置CPU_CHIP利用從控制電路STRCTO接收的邏輯地址區(qū)域LRNG的值、警告信息及其接收次數(shù)，能把握存儲器模塊NVMSTR0的可靠度，并使存儲器模塊NVMSTR0的可靠度保持在一定固定水平上。這樣，設(shè)有由MONICELL指定的用于監(jiān)視的存儲單元，通過定期讀出該存儲單元的數(shù)據(jù)，由于能把握存儲器模塊NVMSTR0的可靠度，能以高可靠性工作存儲器模塊NVMSTR0。ECCFLG示出了進行ECC(ErrorCorrectingCode:錯誤檢查和訂正)時的數(shù)據(jù)的單位。雖然不特別限定，ECCFLG是O的情況下，表示以512B數(shù)據(jù)為單位進行ECC，ECCFLG是I的情況下，表示以2048B數(shù)據(jù)為單位進行ECC，ECCFLG是2的情況下，表示以4096B數(shù)據(jù)為單位進行ECC，ECCFLG是3的情況下，表示以8192B數(shù)據(jù)為單位進行ECC，ECCFLG是4的情況下，表示以16384B數(shù)據(jù)為單位進行ECC，ECCFLG是5的情況下，表示以32B數(shù)據(jù)為單位進行ECC，ECCFLG是6的情況下，表示以64B數(shù)據(jù)為單位進行ECC，ECCFLG是7的情況下，表示以128B數(shù)據(jù)為單位進行ECC，ECCFLG是8的情況下，表示以256B數(shù)據(jù)為單位進行ECC。存儲裝置有硬盤、SSD(固態(tài)硬盤)、高速緩存存儲器和主存儲器等各種存儲裝置，并且數(shù)據(jù)讀出或?qū)懭氲膯挝徊煌＠缭谟脖P或SSD等存儲器中，以512B以上的數(shù)據(jù)單位進行讀出或?qū)懭搿Ａ硗?，在高速緩存存儲器中，其以行大小單?32B或64B等)在與主存儲器之間能進行數(shù)據(jù)讀出或數(shù)據(jù)寫入。這樣，即使在數(shù)據(jù)單位不同的情況下，能利用ECCFLG以不同數(shù)據(jù)單位進行ECC，能靈活地應(yīng)對向存儲器模塊NVMSTR0的請求。寫入方法選擇信息WRTFLG示出了寫入時的寫入方法。雖然不特別限定，示出了在寫入方法選擇信息WRTFLG是O的情況下以通常方法進行寫入，在WRTFLG是I的情況下寫入反轉(zhuǎn)數(shù)據(jù)，在寫入方法選擇信息WRTFLG是2的情況下，在數(shù)據(jù)寫入之前暫時讀出數(shù)據(jù)，之后寫入數(shù)據(jù)。TDCL信息是在主數(shù)據(jù)區(qū)域內(nèi)的存儲單元中，用于確定額外設(shè)置的存儲單元的區(qū)域DTMPATREA必要的信息。在TDCL是4的情況下，表示DTMPATREA是屬于4個位線數(shù)的存儲單元區(qū)域、4個字線數(shù)的存儲單元區(qū)域中的任一個區(qū)域的存儲單元的區(qū)域。TRCL信息是在冗余數(shù)據(jù)區(qū)域內(nèi)的存儲單元中，用于確定額外設(shè)置的存儲單元的區(qū)域RTMPATREA必要的信息。在TRCL是4的情況下，表示RTMPATREA是屬于4個位線數(shù)的存儲單元區(qū)域、4個字線數(shù)的存儲單元區(qū)域中的任一個區(qū)域的存儲單元的區(qū)域。由于DTMPATREA和RTMPATREA的存在，能延長存儲器模塊NVMSTR0的改寫壽命。[寫入數(shù)據(jù)的構(gòu)成例]以下說明利用了DTMPATREA的改寫方法，但是不言而喻的是也能適用利用了RTMPATREA的改寫方法。SSD配置信息SDCFG可編程，能與存儲器模塊NVMSTR0所要求的功能、性能和可靠性的水平相匹配而靈活地應(yīng)對。圖14示出了控制電路STRCTO向非易失性存儲裝置(NVM10至NVM17中)寫入的數(shù)據(jù)PAGEDATA的構(gòu)成。雖然不特別限定，數(shù)據(jù)PAGEDATA由主數(shù)據(jù)DArea(512字節(jié))和冗余數(shù)據(jù)RArea(16字節(jié))構(gòu)成。在冗余數(shù)據(jù)RArea中,包含數(shù)據(jù)反轉(zhuǎn)標記INVFLG、寫入標記WRITFLG、ECC標記ECCFLG、ECC碼ECC、狀態(tài)信息STATE、可靠性程度信息RELIABLE、損壞塊信息BADBLK、監(jiān)視單元信息MONITOR以及預(yù)備區(qū)域RSV。數(shù)據(jù)反轉(zhuǎn)標記INVFLG表示控制電路STRCTO向非易失性存儲裝置(NVM10至NVM17中)寫入的主數(shù)據(jù)DArea是否是使原來的寫入數(shù)據(jù)的各位反轉(zhuǎn)的數(shù)據(jù)。當數(shù)據(jù)反轉(zhuǎn)標記INVFLG中被寫入O的情況下，示出不使原來的主數(shù)據(jù)的各位反轉(zhuǎn)地被寫入了數(shù)據(jù)，被寫入I的情況下，示出使原來的主數(shù)據(jù)的各位反轉(zhuǎn)的數(shù)據(jù)被寫入。WRITFLG示出了控制電路STRCTO向非易失性存儲裝置(NVM10至NVM17中)寫入主數(shù)據(jù)DArea時執(zhí)行的寫入方法。雖然不特別限定，在向WRITFLG寫入了O的情況下，表示主數(shù)據(jù)DArea以通常方法被寫入，在向WRTFLG寫入了I的情況下，示出使原來的主數(shù)據(jù)的各位反轉(zhuǎn)的數(shù)據(jù)被寫入。在向WRTFLG寫入了2的情況下，表示在數(shù)據(jù)寫入之前暫時讀出數(shù)據(jù)，之后，僅寫入改寫所必要的某些數(shù)據(jù)。ECCFLG示出了控制電路STRCTO向非易失性存儲裝置(NVM10至NVM17中)寫入主數(shù)據(jù)DArea時，相對于何種程度的主數(shù)據(jù)DArea的大小生成了ECC碼。雖然不特別限定，在ECCFLG寫入了O的情況下，表示相對于512字節(jié)的數(shù)據(jù)尺寸生成了碼，在ECCFLG寫入了I的情況下，表示相對于1024字節(jié)的數(shù)據(jù)尺寸生成了碼。在ECCFLG寫入了2的情況下，表示相對于2048字節(jié)的數(shù)據(jù)尺寸生成了碼，在ECCFLG寫入了3的情況下，表示相對于32字節(jié)的數(shù)據(jù)尺寸生成了碼。ECC碼ECC是用于檢測主數(shù)據(jù)DArea的錯誤并進行修改的必要數(shù)據(jù)。在控制電路STRCTO向非易失性存儲裝置(NVM10至NVM17中)寫入主數(shù)據(jù)DArea時，利用控制電路STRCTO與主數(shù)據(jù)DArea對應(yīng)，ECC被生成，并被寫入冗余數(shù)據(jù)RArea。狀態(tài)信息STATE表示向非易失性存儲裝置(NVM10至NVM17中)寫入的主數(shù)據(jù)DArea處于有效狀態(tài)、無效狀態(tài)還是擦除狀態(tài)。雖然不特別限定，在向狀態(tài)信息STATE寫入了O的情況下，表示主數(shù)據(jù)DArea為無效狀態(tài)，在向狀態(tài)信息STATE寫入了I的情況下，表示主數(shù)據(jù)DArea為有效狀態(tài)，在向狀態(tài)信息STATE寫入了3的情況下，表示主數(shù)據(jù)DArea為擦除狀態(tài)?？煽啃猿潭刃畔ELIABLE表示向非易失性存儲裝置(NVM10至NVM17中)寫入的主數(shù)據(jù)DArea的可靠性程度。雖然不特別限定，可靠性程度信息RELIABLE的數(shù)值越高，表示主數(shù)據(jù)DArea的可靠性程度越高。在向可靠性程度信息RELIABLE寫入O的情況下，表示主數(shù)據(jù)DArea的可靠性程度為“普通”，在向可靠性程度信息RELIABLE寫入I的情況下，表示主數(shù)據(jù)DArea的可靠性程度為“高可靠性”。在向可靠性程度信息RELIABLE寫入2的情況下，表示主數(shù)據(jù)DArea的可靠性程度為“更高可靠性”。監(jiān)視單元信息MONITOR表示在向非易失性存儲裝置(NVM10至NVM17中)寫入的主數(shù)據(jù)DArea中是否包含監(jiān)視單元。在監(jiān)視單元信息MONITOR寫入了O的情況下，表示在主數(shù)據(jù)DArea中不包含監(jiān)視單元，在寫入了I的情況下，表示在主數(shù)據(jù)DArea中包含監(jiān)視單元ο損壞塊信息BADBLK表示向非易失性存儲裝置(NVM10至NVM17中)寫入的主數(shù)據(jù)DArea是否能利用。雖然不特別限定，在向損壞塊信息BADBLK寫入了O的情況下，表示主數(shù)據(jù)DArea能利用，在寫入了I的情況下，表示主數(shù)據(jù)DArea不能利用。在利用ECC能進行錯誤訂正的情況下，損壞塊信息BADBLK變成0，在不能進行錯誤訂正的情況下，損壞塊信息BADBLK變成I。預(yù)備區(qū)域RSV作為控制電路STRCTO能自由定義的區(qū)域存在。[能寫入的存儲單元的配置例]圖15表示控制電路STRCTO利用在圖13的(a)中示出的SSD配置信息，生成并保存到隨機存取存儲器RAM的地址圖范圍ADMAP的一例。另外，圖16表示控制電路STRCTO利用在圖13的(a)中示出的SSD配置信息和在圖15中示出的地址圖范圍ADMAP確定的作為數(shù)據(jù)寫入對象的非易失性存儲裝置內(nèi)的一個存儲單元陣列ARY的能寫入的存儲單元的配置例。在圖16中，字線WLOWLi和位線BLOBLj和交叉點表示存儲單元。另外，在圖16中，表示物理地址區(qū)域PRNGl內(nèi)的字線WLOWLm內(nèi)的第偶數(shù)號字線WLn(η=偶數(shù))與位線BLOBLj內(nèi)的第偶數(shù)號位線BLmOn=偶數(shù))的交叉點◎示出能進行數(shù)據(jù)寫入的第一允許寫入存儲單元。表示字線WLOWLm內(nèi)的第偶數(shù)號字線WLn(η=偶數(shù))與位線BLOBLj內(nèi)的第奇數(shù)號位線BLmOn=奇數(shù))的交叉點〇示出能進行數(shù)據(jù)寫入的第二允許寫入存儲單元。表示字線WLOWLm內(nèi)的第奇數(shù)號字線WLn(η=奇數(shù))與位線BLOBLj內(nèi)的第偶數(shù)號位線BLmOn=偶數(shù))的交叉點〇示出能進行數(shù)據(jù)寫入的第三允許寫入存儲單元。表示字線WLOWLm內(nèi)的第奇數(shù)號字線WLn(η=奇數(shù))與位線BLOBLj內(nèi)的第奇數(shù)號位線BLm(m=奇數(shù))的交叉點〇示出能進行數(shù)據(jù)寫入的第四允許寫入存儲單元。另外，以粗線表示的□表示監(jiān)視用的存儲單元。另外，表示物理地址區(qū)域PRNG2內(nèi)的字線WLm+4WLi與位線BLOBLj的交叉點的◎示出進行數(shù)據(jù)寫入的第一允許寫入存儲單元。圖16的禁止寫入?yún)^(qū)域BDR是從字線WLm+1連接到WLm+3的存儲單元區(qū)域，包含3X位線數(shù)(BLj+Ι)的存儲單元。利用控制電路STRCTO用SSD配置信息的BODRCELI^tt值“3”生成的地址圖范圍ADMAP信息，確定該禁止寫入?yún)^(qū)域BDR。禁止寫入?yún)^(qū)域BDR是用于進行物理地址區(qū)域PRNGl與PRNG2的分離，并進一步減小在數(shù)據(jù)寫入時存儲單元受到的焦耳熱的熱歷史的影響的區(qū)域，由圖13的SSD配置信息SDCFG中的B0DRCELL的值確定。另外，圖16的測試區(qū)域TAREA表示從位線BLn+Ι連接到BLn+5的存儲單元區(qū)域，包含5X字線數(shù)(WLi+Ι)的存儲單元。利用控制電路STRCTO用SSD配置信息的TESTCEL信息值“5”生成的地址圖范圍ADMAP信息，確定測試區(qū)域TAREA。在測試區(qū)域TAREA中，存在兩個監(jiān)視用的存儲單元MONII和MONI2。圖15的LAD是從信息處理裝置CPU_CHIP輸入到存儲器模塊NVMSTR0的以512字節(jié)數(shù)據(jù)為單位的邏輯地址。另外，PAD是物理地址，是從控制電路STRCTO輸入到非易失性存儲裝置(NVM10至NVM17)的地址。在該實施方式例的情況下，PAD以512字節(jié)的主數(shù)據(jù)DArea和16字節(jié)冗余數(shù)據(jù)RArea之和作為單位的物理地址來提供。控制電路STRCTO電路將邏輯地址LAD轉(zhuǎn)換成物理地址PAD，并非易失性存儲裝置(NVM10至NVM17)寫入數(shù)據(jù)。邏輯地址區(qū)域LRNGl占據(jù)以16進制表示的“0000_0000”“007F_FFFF”的邏輯地址LAD空間，具有4G字節(jié)的容量。另外，邏輯地址區(qū)域LRNG2占據(jù)以16進制表示的“0080_0000”“037F_FFFF”的邏輯地址空間，具有32G字節(jié)的大小。與邏輯地址區(qū)域LRNGl對應(yīng)的物理地址區(qū)域PRNGl具有以16進制表示的“0000_0000”“027F_FFFF”的物理地址PAD空間。在與該物理地址區(qū)域PRNGl對應(yīng)的物理地址PAD空間內(nèi)存在的全部存儲單元的容量為:主數(shù)據(jù)DArea是20G字節(jié)，冗余數(shù)據(jù)RArea是640M字節(jié)。雖然不特別限定，從高位的位開始，物理地址PAD由存儲體地址BKAD、行地址ROffAD(字線WL地址)、列地址C0LAD、以及芯片地址CHIPAD構(gòu)成。從高位的位開始，與物理地址區(qū)域PRNGl的物理地址PAD對應(yīng)的非易失性存儲裝置的地址由存儲體地址BKAD3BKAD0、行地址ROWADmROWADO(字線WLmWL0)、列地址COLADiC0LADn+6(位線BLiBLn+6)和列地址COLADiCOLADn(位線BLnBL0)、芯片地址CHIPAD7至CHIPAD0構(gòu)成。與邏輯地址區(qū)域LRNG2對應(yīng)的物理地址區(qū)域PRNG2具有以16進制表示的“0280_0000”“07FF_FFFF”的物理地址PAD空間。在與該物理地址區(qū)域PRNG2對應(yīng)的物理地址PAD空間內(nèi)存在的全部存儲單元的容量為:主數(shù)據(jù)DArea是44G字節(jié)，冗余數(shù)據(jù)RArea是1384M字節(jié)。雖然不特別限定，從高位的位開始，物理地址PAD由存儲體地址BKAD、行地址ROffAD(字線WL地址)、列地址C0LAD、以及芯片地址CHIPAD構(gòu)成。從高位的位開始，與物理地址區(qū)域PRNG2的物理地址PAD對應(yīng)的非易失性存儲裝置的地址由存儲體地址BKAD3BKADO、行地址ROWADiR0WADm+4(字線WLiWLm+4)、列地址COLADiC0LADn+6(位線BLiBLn+6)和列地址COLADiCOLADn(位線BLnBL0)、芯片地址CHIPAD7至CHIPAD0構(gòu)成。在圖16中，根據(jù)圖13的(a)的SSD配置信息SDCFG和圖15的地址圖范圍ADMAP的、與物理地址區(qū)域PRNGl和物理地址區(qū)域PRNG2對應(yīng)的存儲單元的配置揭示如下。在圖16中，在物理地址區(qū)域PRNGl中，對應(yīng)有從字線WLO連接到WLm的存儲單元內(nèi)的、除去了由測試區(qū)域TAREA確定的存儲單元(位線BLn+Ι至BLn+5)的存儲單元區(qū)域。另外，由于在SSD配置信息中邏輯地址區(qū)域LRNGl的INTVLDCELL信息是I(圖13)，對于與邏輯地址區(qū)域LRNGl對應(yīng)的物理地址區(qū)域PRNGl內(nèi)的存儲單元，被允許隔開一個地寫入。更具體地說，在字線WLO至WLm中，向位于隔開一個地選擇的字線與在位線BLOBLn和BLn+6BLj中隔開一個地選擇的位線的交叉點的存儲單元◎進行寫入。另外，向物理地址區(qū)域PRNGl的寫入方法的一例揭示如下。首先，對于物理地址區(qū)域PRNGl的以◎表示的第一允許寫入存儲單元進行寫入。接著，在向第一允許寫入存儲單元的寫入次數(shù)接近其上限值的情況下，從第一允許寫入存儲單元向第二允許寫入存儲單元進行寫入。接著，在向第二允許寫入存儲單元的寫入次數(shù)接近其上限值的情況下，從第二允許寫入存儲單元向第三允許寫入存儲單元進行寫入。接著，在向第三允許寫入存儲單元的寫入次數(shù)接近其上限值的情況下，從第三允許寫入存儲單元向第四允許寫入存儲單元進行寫入。通過這樣進行控制寫入，能對于物理地址區(qū)域PRNGl內(nèi)的全部存儲單元隔開一個寫入數(shù)據(jù)。因此，能減小在數(shù)據(jù)寫入時存儲單元受到的焦耳熱的熱歷史的影響，并實現(xiàn)高可靠性化。另外，能進行寫入直到物理地址區(qū)域PRNGl內(nèi)的全部存儲單元的總寫入次數(shù)，能實現(xiàn)長壽命化。在圖17中，示出了在用圖16說明的向物理地址區(qū)域PRNGl的寫入方法中，在物理地址區(qū)域PRNGl內(nèi)的第一允許寫入存儲單元中，在寫入了數(shù)據(jù)時的非易失性存儲裝置內(nèi)的存儲單元陣列ARY的一例。表示寫入了數(shù)據(jù)的存儲單元。如該圖所示，在物理地址區(qū)域PRNGl內(nèi)的字線WLO至WLm中，向位于隔開一個地選擇的字線與在位線BLOBLn和BLn+6BLj中隔開一個地選擇的位線的交叉點的存儲單元進行了寫入。在圖16的情況下，在物理地址區(qū)域PRNG2中，對應(yīng)有從字線WLm+4連接到WLi的存儲單元內(nèi)的、除去了由測試區(qū)域TAREA確定的存儲單元(位線BLn+Ι至BLn+5)的存儲單元區(qū)域。另外，由于在SSD配置信息中邏輯地址區(qū)域LRNG2的INTVLDCELL信息是0，與邏輯地址區(qū)域LRNG2對應(yīng)的物理地址區(qū)域PRNG2內(nèi)的所有存儲單元被允許寫入。因此，對于物理地址區(qū)域PRNG2的以◎表示的第一允許寫入存儲單元進行寫入。更具體地說，向位于選擇的字線WLm+4至WLi與選擇的位線BLOBLn和BLn+6BLj的交叉點的存儲單元進行寫入。與物理地址區(qū)域PRNG2對應(yīng)的物理地址PAD空間內(nèi)存在的全部存儲單元的容量有44G字節(jié)+1384M字節(jié)。在圖18中，示出了在用圖16說明的向物理地址區(qū)域PRNG2的寫入方法中，在物理地址區(qū)域PRNG2內(nèi)的第一允許寫入存儲單元中寫入了“I”的位數(shù)據(jù)時的非易失性存儲裝置內(nèi)的存儲單元陣列ARY的一例。表示寫入了數(shù)據(jù)的存儲單元。如該圖所示，進行了向物理地址區(qū)域PRNG2內(nèi)的全部存儲單元的寫入。如上所述，對物理地址區(qū)域PRNGl的存儲單元給與隔開一個地寫入許可，通過寫入數(shù)據(jù)，能減小在對物理地址區(qū)域PRNGl數(shù)據(jù)寫入時存儲單元受到的焦耳熱的熱歷史的影響，能提供高可靠性、長壽命的存儲器模塊NVMSTR0。另外，若將在圖13中示出的SSD配置信息SDCFG內(nèi)的INTVLDCELL的值設(shè)定為2，則給與對存儲單元隔開2個地寫入的許可，能寫入數(shù)據(jù)。該情況下，與隔開I個的情況相t匕，能進一步減小在數(shù)據(jù)寫入時存儲單元受到的焦耳熱的熱歷史的影響，能提供高可靠性、長壽命的存儲器模塊NVMSTRO。如上所述，SSD配置信息SDCFG可編程，能與存儲器模塊NVMSTRO所要求的可靠性的水平相匹配而靈活地應(yīng)對。[寫入動作]圖19表示寫入請求WREQOl從信息處理裝置CPU_CHIP輸入到存儲器模塊NVMSTRO時，存儲器模塊NVMSTRO進行的數(shù)據(jù)寫入工作的一例。雖然不特別限定，信息處理電路MANAGER使一個物理地址按照每個512字節(jié)的主數(shù)據(jù)DArea和16字節(jié)的冗余數(shù)據(jù)RArea的大小對應(yīng)，并向非易失性存儲裝置(NVM10至NVM17中)進行寫入。若從信息處理裝置CPU_CHIP向控制電路STRCTO輸入包含邏輯地址值LADO、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)值SECl、以及512字節(jié)的寫入數(shù)據(jù)WDATAO的寫請求WTREQOI，則接口電路H0ST_IF取出埋入寫請求WTREQ01的時鐘信息，并將串行數(shù)據(jù)化的寫請求WTREQ01轉(zhuǎn)換成并行數(shù)據(jù)，傳送給緩存區(qū)裝置BUFO和信息處理電路MANAGER(步驟I)。接著，信息處理電路MANAGER解讀邏輯地址值LADO、數(shù)據(jù)寫入命令WRT和扇區(qū)計數(shù)SECl，并檢索隨機存取存儲器RAM內(nèi)的地址轉(zhuǎn)換表LPTBL，讀出保存在地址LAD的O號地址中的現(xiàn)在的物理地址值CPADO、以及與該物理地址值CPADO對應(yīng)的有效標記CVF值。并且，信息處理電路MANAGER從隨機存取存儲器RAM內(nèi)的物理表PADTBL檢索地址轉(zhuǎn)換表LPTBL，并讀出與讀出的物理地址值CPADO對應(yīng)的擦除次數(shù)值PERC500和有效標記PVLD值(步驟2)。接著，信息處理電路MANAGER利用保存在隨機存取存儲器RAM的地址圖范圍ADMAP，判斷從信息處理裝置CPU_CHIP輸入到控制電路STRCTO的邏輯地址值LADO是邏輯地址區(qū)域LRNGl內(nèi)的邏輯地址值，或是邏輯地址區(qū)域LRNG2內(nèi)的邏輯地址值。在邏輯地址值LADO是邏輯地址區(qū)域LRNGl內(nèi)的邏輯地址值的情況下，從圖11示出的寫入物理地址表NXPADTBL1，另外，在邏輯地址值LADO是邏輯地址區(qū)域LRNG2內(nèi)的邏輯地址值的情況下，從寫入物理地址表NXPADTBL2按照寫入優(yōu)先度從高到低的順序，讀出由扇區(qū)計數(shù)值SECl指定的個數(shù)的、在該情況下為I個寫入物理地址NXPAD100、與這次的寫入物理地址NXPAD100對應(yīng)的有效標記NXPVLD值、以及擦除次數(shù)值NXPERC(步驟3)。接著，在現(xiàn)在的物理地址值CPADO與下一個寫入物理地址NXPAD100相等的情況下，信息處理電路MANAGER執(zhí)行步驟5，而在不同的情況下執(zhí)行步驟8。在步驟5中，信息處理電路MANAGER向非易失性存儲裝置(NVM10至NVM17中)的地址NXPAD的100號地址寫入數(shù)據(jù)WDATA0、與物理地址NXPAD100對應(yīng)的邏輯地址值LAD0、以及有效標記DVF值I。在步驟6中，信息處理電路MANAGER向地址轉(zhuǎn)換表LPTBL中的地址LAD的O號地址寫入與邏輯地址值LADO對應(yīng)的物理地址值NXPAD100和有效標記CVF值I。在步驟8中，信息處理電路MANAGER判斷從物理表PADTBL讀出的物理地址值CPADO對應(yīng)的有效標記CPVLD值是否為O。在有效標記CPVLD值是O的情況下，表示與邏輯地址LADO對應(yīng)的非易失性存儲裝置(NVM10至NVM17中)的物理地址CPADO無效，其表示與邏輯地址LADO對應(yīng)的物理地址不存在新的NXPAD100。在該步驟8后，信息處理電路MANAGER執(zhí)行步驟5。與此相對，在有效標記CPVLD值是I的情況下，表示與邏輯地址LADO對應(yīng)的物理地址CPADO仍然有效。在該情況下，信息處理電路MANAGER執(zhí)行步驟9。在步驟9中，信息處理電路MANAGER為了在與邏輯地址LADO對應(yīng)的新的物理地址NXPAD100中寫入數(shù)據(jù)WDATA0，將地址轉(zhuǎn)換表LPTBL內(nèi)的與物理地址CPADO對應(yīng)的有效標記CVF值變更為0，并且，使物理地址表PADTBL內(nèi)的與物理地址CPADO對應(yīng)的物理地址的有效標記PVLD變?yōu)镺。在步驟9中使與邏輯地址LADO對應(yīng)的物理地址CPADO無效后，信息處理電路MANAGER執(zhí)行步驟5。在接下去的步驟7中，信息處理電路MANAGER使與物理地址NXPAD100對應(yīng)的擦除次數(shù)值NXPERC增加I的新的擦除次數(shù)值NXPERC生成，將保存在隨機存取存儲器RAM中的物理地址表PADTBL內(nèi)的與物理地址NXPAD100對應(yīng)的擦除次數(shù)PERC改寫成該新的擦除次數(shù)值NXPERC，并使物理地址的有效標記CPVLD變成I。在步驟10中，信息處理電路MANAGER判斷向保存在寫入物理地址表NXPADTBL中的全部物理地址NXPAD的寫入是否完成。特別是，向保存在寫入物理地址表NXPADTBL中的全部物理地址NXPAD的寫入已經(jīng)完成的情況下進行步驟11，在未完成的情況下等待從信息處理裝置CPU_CHIP向存儲器模塊NVMSTRO的寫入請求。在步驟11中，在對保存在寫入物理地址表NXPADTBL中的全部物理地址NXPAD的寫入完成時，信息處理電路MANAGER利用物理地址表PADTBL的物理地址的有效標記CPVLD和擦除次數(shù)PERC，求出物理段地址SGAD內(nèi)的無效物理地址總數(shù)TNIPA、段地址SGAD內(nèi)的無效物理地址中具有最大擦除次數(shù)MXERC的無效物理地址MXIPAD、最大擦除次數(shù)MXERC、段地址SGAD內(nèi)的無效物理地址中具有最小擦除次數(shù)MNERC的無效物理地址麗IPAD、以及最小擦除次數(shù)MNERC，并更新物理段表PSEGTBL1。并且，信息處理電路MANAGER求出物理段地址SGAD內(nèi)的有效物理地址總數(shù)TNVPAGE、段地址SGAD內(nèi)的有效物理地址中具有最大擦除次數(shù)MXERC的有效物理地址MXVPAD、最大擦除次數(shù)MXERC、段地址SGAD內(nèi)的有效物理地址中具有最小擦除次數(shù)MNERC的有效物理地址MNVPAD、以及最小擦除次數(shù)MNERC，并更新物理段表PSEGTBL2。并且，信息處理電路MANAGER更新物理地址表NXPADTBL。在物理地址表NXPADTBL的更新結(jié)束的情況下，等待從信息處理裝置CPU_CHIP向存儲器模塊NVMSTRO的寫入請求。雖然示出了控制電路STRCTO裝備的寫入物理地址表NXPADTBL為一個的情況，如圖4所示，在控制電路STRCTO裝備多個寫入物理地址表NXPADTBL0-3的情況下，信息處理電路MANAGER能獨立管理、更新各個寫入物理地址表，所以提高了向非易失性存儲裝置(NVM10至NVM17)的寫入數(shù)據(jù)傳送速度。在圖20中，示出了用于將數(shù)據(jù)寫入非易失性存儲器、信息處理電路MANAGER需要的寫入物理地址表NXPADTBL的更新方法。如圖11所示，信息處理電路MANAGER將在寫入物理地址表NXPADTBL中的從條目編號O至(N/2-1)這N/2個作為寫入物理地址表NXPADTBL1、將從條目編號(N/2)到N的剩余的N/2個作為寫入物理地址表NXPADTBL2來進行管理。另外，在圖15的地址范圍圖ADMAP中，物理地址PAD“00000000”至“027FFFFF”表示物理地址區(qū)域PRNG1，物理地址PAD“02800000”至“07FFFFFF”表示物理地址區(qū)域PRNG2。因此，物理地址區(qū)域PRNGl的物理段地址SGA的范圍從“0000”變成“027F”，物理地址區(qū)域PRNG2的物理段地址SGA的范圍從“0280”變成“07FF”。信息處理電路MANAGER對于物理地址區(qū)域PRNGl范圍內(nèi)的物理地址PAD利用寫入物理地址表NXPADTBL1并對其進行更新，對于物理地址區(qū)域PRNG2范圍內(nèi)的物理地址PAD利用寫入物理地址表NXPADTBL2并對其更新。為了更新寫入物理地址表NXPADTBL，首先確定物理段地址，接著確定已確定的物理段地址內(nèi)的物理地址。如圖10所示，隨機存取存儲器RAM內(nèi)的物理段表PSEGTBL1中按照每個物理段地址SGA保存有無效狀態(tài)的物理地址的總數(shù)TNIPA、有效狀態(tài)的物理地址的總數(shù)TNVPAGE、無效狀態(tài)的物理地址CPAD中具有擦除次數(shù)的最小值MCPADERC的物理地址MCPAD、以及與物理地址MCPAD對應(yīng)的最小擦除次數(shù)值MCPADERC。首先，信息處理電路MANAGER從隨機存取存儲器RAM按照每個物理段地址SGA讀出無效狀態(tài)的物理地址的總數(shù)TNIPA、以及這些物理地址MCPAD的最小擦除次數(shù)值MCPADERC(步驟21)。接著，選擇從隨機存取存儲器RAM讀出的每個物理段地址SGA的無效狀態(tài)的物理地址的總數(shù)TNIPAGE大于寫入物理地址表NXPADTBL的登記數(shù)N的物理段地址SGA(步驟22)。并且，比較該每個選擇的物理段地址SGA的最小擦除次數(shù)值MCPADERC，并求出其最小擦除次數(shù)值MCPADERC中的最小值MMCPADERC(步驟23)。接著，將具有最小值MMCPADERC的物理段地址SGA、物理地址MCPAD確定為用于更新物理地址表NXPADTBL的物理段地址TPAGA、物理地址TMCPAD(步驟24)。為了使在步驟22選擇的物理段地址SGA存在，將物理地址空間的大小設(shè)成大于邏輯地址空間的大小，優(yōu)選至少是能登記寫入物理地址表NXPADTBL的地址大小以上。接著，信息處理電路MANAGER從隨機存取存儲器RAM讀出與物理段地址TSGA內(nèi)的物理地址TMCPAD對應(yīng)的擦除次數(shù)PERC，并與擦除次數(shù)閾值ERCth比較(步驟25)。在擦除次數(shù)PERC值為擦除次數(shù)閾值ERCth以下的情況下，信息處理電路MANAGER允許向現(xiàn)在的物理地址TMCPAD寫入，并進行步驟26。在擦除次數(shù)PERC值大于擦除次數(shù)閾值ERCth的情況下，信息處理電路MANAGER禁止向現(xiàn)在的物理地址TMCPAD寫入，并進行步驟29。在步驟29中，信息處理電路MANAGER判斷在現(xiàn)在的物理段地址內(nèi)具有擦除次數(shù)閾值ERCth以下的擦除次數(shù)的無效狀態(tài)的物理地址的數(shù)量Ninv是否小于寫入物理地址表NXPADTBL能登記的地址數(shù)量N(Ninv<N)，并在小于的情況下進行步驟30，而在大于的情況下進行步驟31。在步驟31中，信息處理電路MANAGER進行現(xiàn)在的物理地址TMCPAD的運算，并生成新物理地址TMCPAD，再次執(zhí)行步驟25。在圖21中出示步驟31的運算方法的一例。在后面說明圖21。在步驟30中，信息處理電路MANAGER生成在擦除次數(shù)閾值ERCth上加上某個值α的新擦除次數(shù)閾值ERCth，并再次執(zhí)行步驟25。在步驟26中，信息處理電路MANAGER向?qū)懭胛锢淼刂繁鞱XPADTBL登記現(xiàn)在的物理地址TMCPPAD、與該物理地址PPAD對應(yīng)的有效標記PVLD值和擦除次數(shù)PERC值。在寫入物理地址表NXPADTBL中，能進行N組的登記，雖然不特別限定，從條目編號ENUM的小編號到大編號的順序登記。寫入物理地址表NXPADTBL的登記組數(shù)可由信息處理電路MANAGER任意設(shè)定，優(yōu)選設(shè)置成向非易失性存儲裝置(NVM10至NVM17)的寫入速度成為最大。在接下去的步驟27中，信息處理電路MANAGER檢查向?qū)懭胛锢淼刂繁鞱XPADTBL的全部N組的登記是否已經(jīng)完成。如果全部N組的登記未完成，則執(zhí)行步驟29。如果全部N組的登記已經(jīng)完成，則結(jié)束寫入物理地址表NXPADTBL的更新(步驟28)。圖22示出了控制電路STRCTO向非易失性存儲裝置(NVM10至NVM17)寫入數(shù)據(jù)時的地址轉(zhuǎn)換表LPTBL的更新方法和向非易失性存儲裝置的數(shù)據(jù)更新方法的一例。地址轉(zhuǎn)換表LPTBL是用于將從信息處理裝置CPU_CHIP向控制電路STRCTO輸入的邏輯地址LAD轉(zhuǎn)變成非易失性存儲裝置的物理地址PAD的表。另外，地址轉(zhuǎn)換表LPTBL由與邏輯地址LAD對應(yīng)的物理地址CPAD和物理地址有效標記CVF構(gòu)成。另外，該地址轉(zhuǎn)換表LPTBL保存到隨機存取存儲器RAM中。在非易失性存儲裝置中，保存有與物理地址PAD對應(yīng)的數(shù)據(jù)DATA、邏輯地址LAD、以及數(shù)據(jù)有效標記DVF。圖22的(a)示出了在時間TO后，向邏輯地址區(qū)域LRNGl的寫請求WTREQO、WTREQ1、WTREQ2和WTREQ3被從信息處理裝置CPU_CHIP輸入到控制電路STRCT0，這些寫請求的數(shù)據(jù)表示在被寫入非易失性存儲裝置的物理地址區(qū)域PRNGl后的時間Tl的地址轉(zhuǎn)換表LPTBL和非易失性存儲裝置所保存的地址、數(shù)據(jù)和有效標記。在寫請求WTREQO中包含邏輯地址LAD值O、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATAO。在寫請求WTREQl中包含邏輯地址LAD值1、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATAl。在寫請求WTREQ2中包含邏輯地址LAD值2、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA2。在寫請求WTREQ3中包含邏輯地址LAD值3、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA3。在寫請求WTREQO、WTREQ1、WTREQ2和WTREQ3輸入到控制電路STRCTO時，接口電路H0ST_IF將這些寫請求傳送到緩存區(qū)裝置BUF0。接著，信息處理電路MANAGER按順序讀出保存在緩存區(qū)裝置BUFO的寫請求WTREQO、WTREQ1、WTREQ2和WTREQ3。接著，由于寫請求WTREQO、WTREQ1、WTREQ2和WTREQ3的邏輯地址LAD值分別為O、1、2和3，信息處理電路MANAGER通過存儲器控制裝置RAMC從保存在隨機存取存儲器RAM中的地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的O號地址、I號地址、2號地址和3號地址讀出物理地址值CPAD和有效標記CVF值。最初，如圖12所示，由于讀出的所有有效標記CVF值為0，在邏輯地址LAD的O號地址、I號地址、2號地址和3號地址中物理地址CPAD未被分配。接著，信息處理電路MANAGER生成與寫請求WTREQO、WTREQ1、WTREQ2和WTREQ3各自的寫入數(shù)據(jù)DATAO、DATA1、DATA2和DATA3對應(yīng)的ECC碼ECC0、ECC1、ECC2和ECC3，并依據(jù)在圖14中示出的數(shù)據(jù)格式，將寫入數(shù)據(jù)DATAO、DATA1、DATA2和DATA3作為主數(shù)據(jù)DAreaO、DAreal、DArea2和DArea3,并生成與這些主數(shù)據(jù)DAreaO、DAreal、DArea2和DArea3對應(yīng)的冗余數(shù)據(jù)RAreaO、RAreal、RArea2和RArea3。向非易失性存儲裝置的寫入數(shù)據(jù)WDATAO由主數(shù)據(jù)DAreaO和冗余數(shù)據(jù)RAreaO構(gòu)成，寫入數(shù)據(jù)WDATAl由主數(shù)據(jù)DAreal和冗余數(shù)據(jù)RAreal構(gòu)成，寫入數(shù)據(jù)WDATA2由主數(shù)據(jù)DArea2和冗余數(shù)據(jù)RArea2構(gòu)成,寫入數(shù)據(jù)WDATA3由主數(shù)據(jù)DArea3和冗余數(shù)據(jù)RArea3構(gòu)成。利用信息處理電路MANAGER，寫入數(shù)據(jù)WDATTA0、WDATA1、WDATA2和WDATA3分別被寫入非易失性存儲裝置的一個物理地址。在冗余數(shù)據(jù)RAreaO、RAreal、RArea2和RArea3中，分別包含ECC碼ECCO、ECCl、ECC2和ECC3，并且，共同地包含數(shù)據(jù)反轉(zhuǎn)標記INVFLG值O、寫入標記WRITFLG值O、ECC標記ECCFLG值O、狀態(tài)信息STATE值1、可靠性程度信息RELIABLE值1、損壞塊信息BADBLK值O、監(jiān)視單元信息MONITOR值O、以及預(yù)備區(qū)域RSV值O。接著，信息處理電路MANAGER讀出保存在寫入物理地址表NXPADTBL1的條目編號ENUM的O號至3號中的物理地址NXPAD值0、2、4、6，并被分配給邏輯地址LAD的O號地址、I號地址、2號地址和3號地址。并且，信息處理電路MANAGER依據(jù)物理地址NXPADl值0、2、4和6，通過仲裁電路ARB和存儲器控制裝置(NVCT10至NVCT17)，向非易失性存儲裝置的物理地址PAD的O號地址寫入寫請求WTREQO的數(shù)據(jù)DATAO所包含的寫入數(shù)據(jù)WDATA0、邏輯地址LAD值O和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的2號地址寫入寫請求WTREQl的數(shù)據(jù)DATAl所包含的寫入數(shù)據(jù)WDATAl、邏輯地址LAD值I和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的4號地址寫入寫請求WTREQ2的數(shù)據(jù)DATA2所包含的寫入數(shù)據(jù)WDATA2、邏輯地址LAD值2和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的6號地址寫入寫請求WTREQ3的數(shù)據(jù)DATA3所包含的寫入數(shù)據(jù)WDATA3、邏輯地址LAD值3和數(shù)據(jù)有效標記DVF值I。最后，信息處理電路MANAGER通過存儲器控制裝置RAMC，向隨機存取存儲器RAM中所保存的地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的O號地址寫入物理地址NXPAD值O和有效標記CVF值1，向邏輯地址LAD的I號地址寫入物理地址NXPAD值2和有效標記CVF值1，向邏輯地址LAD的2號地址寫入物理地址NXPAD值4和有效標記CVF值1，向邏輯地址LAD的3號地址寫入物理地址NXPAD值6和有效標記CVF值I。圖22的(b)示出了在時間Tl后，將寫請求WTREQ4、WTREQ5、WTREQ6、WTREQ7、WTREQ8和WTREQ9從信息處理裝置CPU_CHIP輸入到控制電路STRCT0，這些寫請求的數(shù)據(jù)表示在被寫入非易失性存儲裝置的物理地址區(qū)域PRNGl后的時間T2的地址轉(zhuǎn)換表LPTBL和非易失性存儲裝置所保存的地址、數(shù)據(jù)和有效標記。在寫請求WTREQ4中包含邏輯地址LAD值O、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA4。在寫請求WTREQ5中包含邏輯地址LAD值1、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA5。在寫請求WTREQ6中包含邏輯地址LAD值4、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA6。在寫請求WTREQ7中包含邏輯地址LAD值5、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA7。在寫請求WTREQ8中包含邏輯地址LAD值2、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA8。在寫請求WTREQ9中包含邏輯地址LAD值3、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA9。在寫請求WTREQ4、WTREQ5、WTREQ6、WTREQ7、WTREQ8和WTREQ9輸入到控制電路STRCTO時，接口電路H0ST_IF將這些寫請求傳送到緩存區(qū)裝置BUF0。接著，信息處理電路MANAGER按順序讀出保存在緩存區(qū)裝置BUFO的寫請求WTREQ4、WTREQ5、WTREQ6、WTREQ7、WTREQ8和WTREQ9。接著，信息處理電路MANAGER生成與寫請求WTREQ4、WTREQ5、WTREQ6和WTREQ7的寫入數(shù)據(jù)DATA4、DATA5、DATA6和DATA7對應(yīng)的ECC碼ECC4、ECC5、ECC6和ECC7，并依據(jù)在圖14中示出的數(shù)據(jù)格式，將寫入數(shù)據(jù)DATA4、DATA5、DATA6和DATA7作為主數(shù)據(jù)DArea5、DArea5>DArea6和DArea7,并生成與這些主數(shù)據(jù)DArea4、DArea5、DArea6和DArea7對應(yīng)的冗余數(shù)據(jù)RArea4、RArea5>RArea6和RArea7。向非易失性存儲裝置的寫入數(shù)據(jù)WDATA4由主數(shù)據(jù)DArea4和冗余數(shù)據(jù)RArea4構(gòu)成，寫入數(shù)據(jù)WDATA5由主數(shù)據(jù)DArea5和冗余數(shù)據(jù)RArea5構(gòu)成，寫入數(shù)據(jù)WDATA6由主數(shù)據(jù)DArea6和冗余數(shù)據(jù)RArea6構(gòu)成,寫入數(shù)據(jù)WDATA7由主數(shù)據(jù)DArea7和冗余數(shù)據(jù)RArea7構(gòu)成。利用信息處理電路MANAGER，寫入數(shù)據(jù)WDATA4、WDATA5、WDATA6和WDATA7分別被寫入非易失性存儲裝置的一個物理地址。在冗余數(shù)據(jù)RArea4、RArea5、RArea6和RArea7中，分別包含ECC碼ECC4、ECC5、ECC6和ECC7，并且，共同地包含數(shù)據(jù)反轉(zhuǎn)標記INVFLG值O、寫入方法選擇信息WRITFLG值O、ECC標記ECCFLG值O、狀態(tài)信息STATE值1、可靠性程度信息RELIABLE值1、損壞塊信息BADBLK值O、監(jiān)視單元信息MONITOR值O、以及預(yù)備區(qū)域RSV值O。接著，由于寫請求WTREQ4、WTREQ5、WTREQ6、WTREQ7、WTREQ8和WTREQ9的邏輯地址LAD值分別為0、1、4、5、2和3，信息處理電路MANAGER通過存儲器控制裝置RAMC從保存在隨機存取存儲器RAM中的地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的O號地址、I號地址、4號地址、5號地址、2號地址和3號地址分別讀出物理地址值CPAD和有效標記CVF值。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的O號地址的物理地址CPAD值為O，有效標記CVF值為1，為了使已經(jīng)被寫入的物理地址PAD的O號地址的數(shù)據(jù)變成無效，將物理地址PAD的O號地址的有效標記DVF值設(shè)定為O(101—111)。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的I號地址的物理地址CPAD值為2，有效標記CVF值為1，為了使已經(jīng)被寫入的物理地址PAD的I號地址的數(shù)據(jù)變成無效，將物理地址PAD的I號地址的有效標記DVF值設(shè)定為O(102—112)。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的4號地址的物理地址CPAD值為O，有效標記CVF值為0，可以看出在邏輯地址LAD的4號地址中，物理地址CPAD未被分配。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的5號地址的物理地址CPAD值為0，有效標記CVF值為0，可以看出在邏輯地址LAD的5號地址中，物理地址CPAD未被分配。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的2號地址的物理地址CPAD值為4，有效標記CVF值為1，為了使已經(jīng)被寫入的物理地址PAD4的號地址的數(shù)據(jù)變成無效，將物理地址PAD的4號地址的有效標記DVF值設(shè)定為O(103—113)。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的3號地址的物理地址CPAD值為6，有效標記CVF值為1，為了使已經(jīng)被寫入的物理地址PAD的6號地址的數(shù)據(jù)變成無效，將物理地址PAD的O號地址的有效標記DVF值設(shè)定為O(104—114)。接著，由于寫請求WTREQ4、WTREQ5、WTREQ6、WTREQ7、WTREQ8和WTREQ9的邏輯地址LAD值分別為0、1、4、5、2和3，信息處理電路MANAGER讀出保存在寫入物理地址表NXPADTBLI的條目編號ENUM的4號至9號中的物理地址NXPAD值8、10、12、14、16和18，并被分配給邏輯地址LAD的O號地址、I號地址、4號地址、5號地址、2號地址和3號地址。并且，信息處理電路MANAGER依據(jù)物理地址NXPAD值8、10、12、14、16和18，通過仲裁電路ARB和存儲器控制裝置(NVCT10至NVCT17)，向非易失性存儲裝置(NVM10-17)的物理地址PAD的8號地址寫入寫請求WTREQ4的數(shù)據(jù)DATA4所包含的寫入數(shù)據(jù)WDATA4、邏輯地址LAD值O和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的10號地址寫入寫請求WTREQ5的數(shù)據(jù)DATA5所包含的寫入數(shù)據(jù)WDATA5、邏輯地址LAD值I和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的12號地址寫入寫請求WTREQ6的數(shù)據(jù)DATA6所包含的寫入數(shù)據(jù)WDATA6、邏輯地址LAD值4和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的14號地址寫入寫請求WTREQ7的數(shù)據(jù)DATA7所包含的寫入數(shù)據(jù)WDATA7、邏輯地址LAD值5和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的16號地址寫入寫請求WTREQ8的數(shù)據(jù)DATA8所包含的寫入數(shù)據(jù)WDATA8、邏輯地址LAD值2和數(shù)據(jù)有效標記DVFLD值1，向物理地址PAD的18號地址寫入寫請求WTREQ9的數(shù)據(jù)DATA9所包含的寫入數(shù)據(jù)WDATA9、邏輯地址LAD值3和數(shù)據(jù)有效標記DVF值I。圖23示出了控制電路STRCTO在非易失性存儲裝置(NVM10至NVM17)的物理地址區(qū)域LRNG2中寫入數(shù)據(jù)時的地址轉(zhuǎn)換表LPTBL的更新方法和向非易失性存儲裝置的數(shù)據(jù)更新方法的一例。地址轉(zhuǎn)換表LPTBL是用于將從信息處理裝置CPU_CHIP向控制電路STRCTO輸入的邏輯地址LAD轉(zhuǎn)變成非易失性存儲裝置的物理地址PAD的表。地址轉(zhuǎn)換表LPTBL由與邏輯地址LAD對應(yīng)的物理地址PAD和物理地址有效標記CVF構(gòu)成。另外，該地址轉(zhuǎn)換表LPTBL保存在隨機存取存儲器RAM中。在非易失性存儲裝置中，保存有與物理地址PAD對應(yīng)的數(shù)據(jù)DATA、邏輯地址LAD、以及數(shù)據(jù)有效標記DVF。圖23的(a)示出了在時間TO后，將向邏輯地址區(qū)域LRNG2的寫請求WTREQ0、WTREQl、WTREQ2和WTREQ3從信息處理裝置CPU_CHIP輸入到控制電路STRCT0，這些寫請求的數(shù)據(jù)表示在被寫入非易失性存儲裝置的物理地址區(qū)域PRNG2后的時間Tl的地址轉(zhuǎn)換表LPTBL和非易失性存儲裝置所保存的地址、數(shù)據(jù)和有效標記。在寫請求WTREQO中包含以16進制表示的邏輯地址LAD值“800000”、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATAO。在寫請求WTREQl中包含以16進制表示的邏輯地址LAD值“800001”、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATAl。在寫請求WTREQ2中包含以16進制表示的邏輯地址LAD值“800002”、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA2。在寫請求WTREQ3中包含以16進制表示的邏輯地址LAD值“800003”、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA3。在寫請求WTREQO、WTREQ1、WTREQ2和WTREQ3輸入到控制電路STRCTO時，接口電路H0ST_IF將這些寫請求傳送到緩存區(qū)裝置BUF0。接著，信息處理電路MANAGER按順序讀出保存在緩存區(qū)裝置BUFO的寫請求WTREQO、WTREQ1、WTREQ2和WTREQ3。接著，由于寫請求WTREQO、WTREQ1、WTREQ2和WTREQ3的邏輯地址LAD值分別為O、1、2和3，信息處理電路MANAGER從通過存儲器控制裝置RAMC保存在隨機存取存儲器RAM中的地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的“800000”號地址、“800001”號地址、“800002”號地址和“800003”號地址讀出物理地址值CPAD和有效標記CVF值。最初，如圖12所示，由于讀出的所有有效標記CVF值為0，在邏輯地址LAD的“800000”號地址、“800001”號地址、“800002”號地址和“800003”號地址中物理地址CPAD未被分配。接著，信息處理電路MANAGER生成與寫請求WTREQO、WTREQ1、WTREQ2和WTREQ3各自的寫入數(shù)據(jù)DATAO、DATA1、DATA2和DATA3對應(yīng)的ECC碼ECC0、ECC1、ECC2和ECC3，并依據(jù)在圖14中示出的數(shù)據(jù)格式，將寫入數(shù)據(jù)DATAO、DATA1、DATA2和DATA3作為主數(shù)據(jù)DAreaO、DAreal、DArea2和DArea3,并生成與這些主數(shù)據(jù)DAreaO、DAreal、DArea2和DArea3對應(yīng)的冗余數(shù)據(jù)RAreaO、RAreal、RArea2和RArea3。向非易失性存儲裝置的寫入數(shù)據(jù)WDATAO由主數(shù)據(jù)DAreaO和冗余數(shù)據(jù)RAreaO構(gòu)成，寫入數(shù)據(jù)WDATAl由主數(shù)據(jù)DAreal和冗余數(shù)據(jù)RAreal構(gòu)成，寫入數(shù)據(jù)WDATA2由主數(shù)據(jù)DArea2和冗余數(shù)據(jù)RArea2構(gòu)成,寫入數(shù)據(jù)WDATA3由主數(shù)據(jù)DArea3和冗余數(shù)據(jù)RArea3構(gòu)成。利用信息處理電路MANAGER，寫入數(shù)據(jù)WDATAO、WDATAUWDATA2和WDATA3分別被寫入非易失性存儲裝置的一個物理地址。在冗余數(shù)據(jù)RAreaO、RAreal、RArea2和RArea3中，分別包含ECC碼ECCO、ECCl、ECC2和ECC3，并且，共同地包含數(shù)據(jù)反轉(zhuǎn)標記INVFLG值O、寫入標記WRITFLG值O、ECC標記ECCFLG值O、狀態(tài)信息STATE值1、可靠性程度信息RELIABLE值1、損壞塊信息BADBLK值O、監(jiān)視單元信息MONITOR值O、以及預(yù)備區(qū)域RSV值O。接著，信息處理電路MANAGER讀出保存在寫入物理地址表NXPADTBL2的條目編號ENUM的16號至19號中的物理地址NXPAD值2800000、2800001、2800002、2800003，并被分配給邏輯地址LAD的“800000”號地址、“800001”號地址、“800002”號地址和“800003”號地址。并且，信息處理電路MANAGER依據(jù)物理地址NXPAD值2800000、2800001、2800002和2800003，通過仲裁電路ARB和存儲器控制裝置(NVCT10至NVCT17)，向非易失性存儲裝置的物理地址PAD的“2800000”號地址寫入寫請求WTREQO的數(shù)據(jù)DATAO所包含的寫入數(shù)據(jù)TOATAO、邏輯地址LAD值800000和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的“2800001”號地址寫入寫請求WTREQl的數(shù)據(jù)DATAl所包含的寫入數(shù)據(jù)WDATA1、邏輯地址LAD值800001和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的“2800002”號地址寫入寫請求WTREQ2的數(shù)據(jù)DATA2所包含的寫入數(shù)據(jù)WDATA2、邏輯地址LAD值800002和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的“2800003”號地址寫入寫請求WTREQ3的數(shù)據(jù)DATA3所包含的寫入數(shù)據(jù)WDATA3、邏輯地址LAD值800003和數(shù)據(jù)有效標記DVF值I。最后，信息處理電路MANAGER通過存儲器控制裝置RAMC，向隨機存取存儲器RAM中所保存的地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的“800000”號地址寫入物理地址NXPAD值2800000和有效標記CVF值1，向邏輯地址LAD的“800001”號地址寫入物理地址NXPAD值2800001和有效標記CVF值1，向邏輯地址LAD的“800002”號地址寫入物理地址NXPAD值2800002和有效標記CVF值1，向邏輯地址LAD的“800003”號地址寫入物理地址NXPAD值2800003和有效標記CVF值I。圖23的(b)示出了在時間Tl后，寫請求WTREQ4、WTREQ5、WTREQ6、WTREQ7、WTREQ8和WTREQ9被從信息處理裝置CPU_CHIP輸入到控制電路STRCT0，這些寫請求的數(shù)據(jù)表示在被寫入非易失性存儲裝置的物理地址區(qū)域PRNG2后的時間T2的地址轉(zhuǎn)換表LPTBL和非易失性存儲裝置所保存的地址、數(shù)據(jù)和有效標記。在寫請求WTREQ4中包含邏輯地址LAD值800000、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA4。在寫請求WTREQ5中包含邏輯地址LAD值800001、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA5。在寫請求WTREQ6中包含邏輯地址LAD值800004、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA6。在寫請求WTREQ7中包含邏輯地址LAD值800005數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA7。在寫請求WTREQ8中包含邏輯地址LAD值800002、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA8。在寫請求WTREQ8中包含邏輯地址LAD值800003、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)SEC值1、以及寫入數(shù)據(jù)DATA9。在寫請求WTREQ4、WTREQ5、WTREQ6、WTREQ7、WTREQ8和WTREQ9被輸入到控制電路STRCTO時，接口電路H0ST_IF將這些寫請求傳送到緩存區(qū)裝置BUF0。接著，信息處理電路MANAGER按順序讀出保存在緩存區(qū)裝置BUFO的寫請求WTREQ4、WTREQ5、WTREQ6、WTREQ7、WTREQ8和WTREQ9。接著，信息處理電路MANAGER生成與寫請求WTREQ4、WTREQ5、WTREQ6和WTREQ7的寫入數(shù)據(jù)DATA4、DATA5、DATA6和DATA7對應(yīng)的ECC碼ECC4、ECC5、ECC6和ECC7，并依據(jù)在圖14中示出的數(shù)據(jù)格式，將寫入數(shù)據(jù)DATA4、DATA5、DATA6和DAIA7作為主數(shù)據(jù)DArea5、DArea5>DArea6和DArea7,并生成與這些主數(shù)據(jù)DArea4、DArea5、DArea6和DArea7對應(yīng)的冗余數(shù)據(jù)RArea4、RArea5>RArea6和RArea7。向非易失性存儲裝置的寫入數(shù)據(jù)WDATA4由主數(shù)據(jù)DArea4和冗余數(shù)據(jù)RArea4構(gòu)成，寫入數(shù)據(jù)WDATA5由主數(shù)據(jù)DArea5和冗余數(shù)據(jù)RArea5構(gòu)成，寫入數(shù)據(jù)WDATA6由主數(shù)據(jù)DArea6和冗余數(shù)據(jù)RArea6構(gòu)成,寫入數(shù)據(jù)WDATA7由主數(shù)據(jù)DArea7和冗余數(shù)據(jù)RArea7構(gòu)成。利用信息處理電路MANAGER，寫入數(shù)據(jù)WDATA4、WDATA5、WDATA6和WDATA7分別被寫入非易失性存儲裝置的一個物理地址。在冗余數(shù)據(jù)RArea4、RArea5、RArea6和RArea7中，分別包含ECC碼ECC4、ECC5、ECC6和ECC7，并且，共同地包含數(shù)據(jù)反轉(zhuǎn)標記INVFLG值O、寫入標記WRITFLG值O、ECC標記ECCFLG值O、狀態(tài)信息STATE值1、可靠性程度信息RELIABLE值1、損壞塊信息BADBLK值O、監(jiān)視單元信息MONITOR值O、以及預(yù)備區(qū)域RSV值O。接著，由于寫請求WTREQ4、WTREQ5、WTREQ6、WTREQ7、WTREQ8和WTREQ9的邏輯地址LAD值分別為800000、800001、800004、800005、800002和800003，信息處理電路MANAGER從通過存儲器控制裝置RAMC保存在隨機存取存儲器RAM中的地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的“800000”號地址、“800001”號地址、“800004”號地址、“800005”號地址、“800002”號地址和“800003”號地址分別讀出物理地址值CPAD和有效標記CVF值。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的“800000”號地址的物理地址CPAD值為2800000，有效標記CVF值為I，為了使已經(jīng)被寫入的物理地址PAD“800000”號地址的數(shù)據(jù)變成無效，將物理地址PAD的800000號地址的有效標記DVF值設(shè)定為O(201—211)。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的“800001”號地址的物理地址CPAD值為2800001，有效標記CVF值為1，為了使已經(jīng)被寫入的物理地址PAD“800001”號地址的數(shù)據(jù)變成無效，將物理地址PAD的“2800001”號地址的有效標記DVF值設(shè)定為O(202—212)。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的“800004”號地址的物理地址CPAD值為0，有效標記CVF值為0，可以看出在邏輯地址LAD的“800004”號地址中，物理地址CPAD未被分配。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的“800005”號地址的物理地址CPAD值為0，有效標記CVF值為O，可以看出在邏輯地址LAD的“800005”號地址中，物理地址CPAD未被分配。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的“800002”號地址的物理地址CPAD值為2800002，有效標記CVF值為1，為了使已經(jīng)被寫入的物理地址PAD“800002”號地址的數(shù)據(jù)變成無效，將物理地址PAD的“2800002”號地址的有效標記DVF值設(shè)定為O(203—213)。地址轉(zhuǎn)換表LPTBL的邏輯地址LAD的“800003”號地址的物理地址CPAD值為2800003，有效標記CVF值為I，為了使已經(jīng)被寫入的物理地址PAD“2800003”號地址的數(shù)據(jù)變成無效，將物理地址PAD的“2800003”號地址的有效標記DVF值設(shè)定為O(204—214)。接著，由于寫請求WTREQ4、WTREQ5、WTREQ6、WTREQ7、WTREQ8和WTREQ9的邏輯地址LAD值分別為800000、800001、800004、800005、800002和800003，信息處理電路MANAGER讀出保存在寫入物理地址表NXPADTBL2的條目編號ENUM的20號至25號中的物理地址NXPAD值2800004、2800005、2800006、2800007、2800008和2800009，并被分配給邏輯地址LAD的“800000”號地址、“800001”號地址、“800004”號地址、“800005”號地址、“800002”號地址和“800003”號地址。并且，信息處理電路MANAGER依據(jù)物理地址NXPAD值2800004、2800005、2800006、2800007、2800008和2800009，通過仲裁電路ARB和存儲器控制裝置(NVCT10至NVCT17)，向非易失性存儲裝置(NVM10-17)的物理地址PAD的“2800004”號地址寫入寫請求WTREQ4的數(shù)據(jù)DATA4所包含的寫入數(shù)據(jù)WDATA4、邏輯地址LAD值800000和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的“2800005”號地址寫入寫請求WTREQ5的數(shù)據(jù)DATA5所包含的寫入數(shù)據(jù)WDATA5、邏輯地址LAD值800001和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的“2800006”號地址寫入寫請求WTREQ6的數(shù)據(jù)DATA6所包含的寫入數(shù)據(jù)WDATA6、邏輯地址LAD值800004和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的“2800007”號地址寫入寫請求WTREQ7的數(shù)據(jù)DATA7所包含的寫入數(shù)據(jù)WDATA7、邏輯地址LAD值800005和數(shù)據(jù)有效標記DVF值1，向物理地址PAD的“2800008”號地址寫入寫請求WTREQ8的數(shù)據(jù)DATA8所包含的寫入數(shù)據(jù)WDATA8、邏輯地址LAD值800002和數(shù)據(jù)有效標記DVFLD值1，向物理地址PAD的“2800009”號地址寫入寫請求WTREQ9的數(shù)據(jù)DATA9所包含的寫入數(shù)據(jù)WDATA9、邏輯地址LAD值800003和數(shù)據(jù)有效標記DVF值I。在圖24中，示出了信息處理電路MANAGER執(zhí)行的抑制相變存儲器的每個物理地址的數(shù)據(jù)擦除次數(shù)的偏差，并均衡化的另外的方法。如圖11所示，信息處理電路MANAGER將在寫入物理地址表NXPADTBL中的從條目編號O至(N/2-1)這N/2個作為寫入物理地址表NXPADTBL1、將從條目編號(N/2)到N的剩余的N/2個作為寫入物理地址表NXPADTBL2來進行管理。在圖19和圖20說明的每個物理地址的擦除次數(shù)均衡化方法是對于無效狀態(tài)的物理地址的動態(tài)的擦除次數(shù)均衡化方法。在該動態(tài)的擦除次數(shù)均衡化方法中，由于存在無效狀態(tài)的物理地址的擦除次數(shù)與有效狀態(tài)的物理地址的擦除次數(shù)之差變大的情況，在圖24中，示出了抑制無效狀態(tài)的物理地址的擦除次數(shù)與有效狀態(tài)的物理地址的擦除次數(shù)的偏差的靜態(tài)的擦除次數(shù)均衡化法。另外，在圖15的地址范圍圖ADMAP中，物理地址PAD“00000000”至“027FFFFF”表示物理地址區(qū)域PRNG1，物理地址PAD“02800000”至“07FFFFFF”表示物理地址區(qū)域PRNG2。因此，物理地址區(qū)域PRNGl的物理段地址SGA的范圍為從“0000”到“027F”，物理地址區(qū)域PRNG2的物理段地址SGA的范圍為從“0280”到“07FF”。信息處理電路MANAGER分別在物理地址區(qū)域PRNGl和物理地址區(qū)域PRNG2的范圍內(nèi)進行在圖24中示出的靜態(tài)的擦除次數(shù)均衡化方法。信息處理電路MANAGER在步驟51進行如下工作。在步驟51中，信息處理電路MANAGER求出在圖10中示出的物理段表PSEGTBL1內(nèi)的與無效物理地址有關(guān)的最大擦除次數(shù)MXERC中的最大值MXIVERC、與物理段表PSEGTBL2內(nèi)的與有效物理地址有關(guān)的最小擦除次數(shù)MNERC中的最小值MNVLERC之差DIFEC(=MXIVERC-MNVLERC)。在接下去的步驟52中，信息處理電路MANAGER設(shè)定無效狀態(tài)的物理地址的擦除次數(shù)與有效狀態(tài)的物理地址的擦除次數(shù)之差的閾值DERCth，并比較該閾值DERCth與擦除次數(shù)差DIFEC。在擦除次數(shù)差DIFEC大于閾值DERCth的情況下，信息處理電路MANAGER執(zhí)行用于進行擦除次數(shù)均衡化的步驟53，在小于閾值DERCth的情況下，執(zhí)行步驟58。在步驟58中，信息處理電路MANAGER判斷物理段表PSEGTBL1或PSEGTBL2是否被更新，在已被更新的情況下再次執(zhí)行步驟51求出擦除次數(shù)差DIFEC，在任何一個物理段表都沒有被更新的情況下，再次執(zhí)行步驟58。在步驟53中，信息處理電路MANAGER在物理段表PSEGTBL2內(nèi)的與有效物理地址有關(guān)的最小擦除次數(shù)MNERC中，從最小擦除次數(shù)開始按順序地選擇M個物理地址SPADlM0在步驟54中，信息處理電路MANAGER在物理段表PSEGTBL1內(nèi)的與無效物理地址有關(guān)的最大擦除次數(shù)MXERC中，從最小擦除次數(shù)開始按順序地選擇M個物理地址DPADlM0在步驟55中，信息處理電路MANAGER調(diào)查被選擇的物理地址DPADlM是否登記在寫入物理地址表NXPADTBL中。假如被選擇的物理地址DPADlM登記在寫入物理地址表NXPADTBL中，則將在步驟59中選擇的物理地址DPADlM從具有最小值MXNERC的物理地址的候補中排除，再次執(zhí)行步驟54。假如被選擇的物理地址DPADlM未登記在寫入物理地址表NXPADTBL中，則執(zhí)行步驟56。在步驟56中，信息處理電路MANAGER使物理地址SPADlM的數(shù)據(jù)移動到物理地址DPADlM。在步驟57中，信息處理電路MANAGER使物理地址SPADlM的數(shù)據(jù)移動到物理地址DPADlM，從而有必要更新的全部表。在該例中，示出了移動了M個物理地址的數(shù)據(jù)的例子，但M的值根據(jù)目標性能利用信息處理電路MANAGER可編程，若假設(shè)寫入物理地址表NXPADTBL的登記數(shù)為N，則優(yōu)選設(shè)定成I彡M彡N。[管線寫入工作]圖25示出了從信息處理裝置CPU_CHIP向存儲器模塊NVMSTR0連續(xù)地產(chǎn)生了寫請求的情況下，在存儲器模塊NVMSTR0內(nèi)部，管線式地執(zhí)行數(shù)據(jù)的寫入工作的一例。雖然不特別限定，在控制電路STRCTO的緩存區(qū)裝置BUFO至3中，分別能保存NX512字節(jié)的寫入數(shù)據(jù)。緩存區(qū)傳送工作WTBUF0、WTBUF1、WTBUF2和WTBUF3把寫請求WTREQ分別傳送到緩存區(qū)裝置BUFO、BUFl、BUF2和BUF3，并且事前準備工作PRE0P0、PREOPl、PRE0P2和PRE0P3指示用于將已被傳送到緩存區(qū)裝置BUFO、BUFUBUF2和BUF3的寫入數(shù)據(jù)分別寫入非易失性存儲裝置NVM的事前準備工作，數(shù)據(jù)寫入工作WTNVMO、WTNVMl、WTNVM2和WTNVM3指示把保存在緩存區(qū)裝置BUF0、BUF1、BUF2和BUF3中的寫入數(shù)據(jù)分別寫入非易失性存儲裝置NVM的工作。由于緩存區(qū)傳送工作WTBUFO、WTBUFl、WTBUF2和WTBUF3、事前準備工作PREOPO、PREOPUPRE0P2和PRE0P3、數(shù)據(jù)寫入工作WTNVMO、WTNVMl、WTNVM2和WTNVM3通過控制電路STRCTO實現(xiàn)了管線式工作，能提高寫入速度。在時間TO至T2期間產(chǎn)生的N次寫請求WTREQ(I)-WTREQ(N)在接口電路H0ST_IF中首先被傳送到緩存區(qū)裝置BUFO(WTBUFO)。若不能向緩存區(qū)裝置BUFO保存寫入數(shù)據(jù)，則在時間T2至T4期間產(chǎn)生的N次寫請求WTREQ(N+1)-WTREQ(2N)被傳送到緩存區(qū)裝置BUFl(WTBUFl)。若不能向緩存區(qū)裝置BUFl保存寫入數(shù)據(jù)，則在時間T4至T6期間產(chǎn)生的N次寫請求WTREQ(2N+1)-WTREQ(3N)被傳送到緩存區(qū)裝置BUF2(WTBUF2)。若不能向緩存區(qū)裝置BUF2保存寫入數(shù)據(jù)，則在時間T6至T8期間產(chǎn)生的N次寫請求WTREQ(3N+1)-WTREQ(4N)被傳送到緩存區(qū)裝置BUF3(WTBUF3)。信息處理電路MANAGER在時間Tl至T3期間，執(zhí)行用于將保存在緩存區(qū)裝置BUFO中的寫入數(shù)據(jù)寫入非易失性存儲裝置NVM的事前準備(PREOPO)。信息處理電路MANAGER執(zhí)行的事前準備(PREOPO)的工作內(nèi)容如下所示。(I)利用包含在寫請求WTREQ(I)-WTREQ(N)中的邏輯地址LAD值，并從地址轉(zhuǎn)換表LPTBL讀出物理地址PAD，根據(jù)需要使該物理地址PAD的有效標記DVLD的值為0，使數(shù)據(jù)無效。(2)更新地址轉(zhuǎn)換表LPTBL。(3)利用包含在寫請求WTREQ(I)-WTREQ(N)中的邏輯地址LAD值，并從地址轉(zhuǎn)換表LPTBL讀出物理地址PAD，根據(jù)需要使該物理地址PAD的有效標記DVLD的值為0，使數(shù)據(jù)無效。(4)更新地址轉(zhuǎn)換表LPTBL。(5)讀出保存在寫入物理地址表NXPADTBL中的物理地址NXPAD，并將該物理地址NXPAD分配給寫請求WTREQ(I)-WTREQ(N)所包含的邏輯地址LAD。(6)更新物理段表PSEGTBL。(7)更新物理表PADTB。(8)準備下一次寫入，更新寫入物理地址表NXPADTBL。其他的事前準備工作PRE0P1、PRE0P2、PRE0P3也進行與事前準備工作PREOPO同樣的工作。接著，信息處理電路MANAGER在時間T3至T5期間，執(zhí)行將保存在緩存區(qū)裝置BUFO中的寫入數(shù)據(jù)寫入非易失性存儲裝置NVM(WTNVMO)。此時，被寫入數(shù)據(jù)的非易失性存儲裝置NVM的物理地址與在上述(4)的物理地址NXPAD值相等。其他的數(shù)據(jù)寫入工作WTNVMl、WTNVM2、WTNVM3也執(zhí)行與數(shù)據(jù)寫入工作WTNVMO同樣的工作。[讀出工作]圖26表示讀請求RDREQOI被從信息處理裝置CPU_CHIP輸入到存儲器模塊NVMSTR0時，存儲器模塊NVMSTR0進行的數(shù)據(jù)讀出工作的一例。若包含邏輯地址值LAD0、數(shù)據(jù)讀出命令RD、扇區(qū)計數(shù)值SECl的讀請求RDREQ01被從信息處理裝置CPU_CHIP輸入到控制電路STRCT0，則接口電路H0ST_IF取出埋入寫請求WTREQOI的時鐘信息，并將串行數(shù)據(jù)化的讀請求RDREQ01轉(zhuǎn)換成并行數(shù)據(jù)，傳送給緩存區(qū)裝置BUFO和信息處理電路MANAGER(步驟61)。接著，信息處理電路MANAGER解讀邏輯地址值LADO、數(shù)據(jù)讀出命令RD和扇區(qū)計數(shù)SECl，并讀出保存在隨機存取存儲器RAM內(nèi)的地址轉(zhuǎn)換表LPTBL內(nèi)的保存在地址LAD的O號地址中的物理地址值CPAD0、以及與該物理地址值CPADO對應(yīng)的有效標記CVF值(步驟62)。接著，檢查讀出的有效標記CVF值是否是I(步驟63)。假如有效標記CVF值是O的情況下，表示在邏輯地址LAD的O號地址未被分配物理地址CPAD，并由于不能從非易失性存儲裝置NVM讀出數(shù)據(jù)，所以信息處理電路MANAGER通過接口電路H0ST_IF向信息處理裝置CPU_CHIP傳送(步驟65)。假如有效標記CVF值是I的情況下，由于表示在邏輯地址LAD的O號地址中對應(yīng)有物理地址CPAD的O號地址，所以信息處理電路MANAGER通過仲裁電路ARB和存儲器控制裝置(NVCT10NVCT17)，從非易失性存儲裝置(NVM1017)的地址CPAD的O號地址讀出數(shù)據(jù)RDATAO。在數(shù)據(jù)RDATAO中，包含主數(shù)據(jù)DAreaO和冗余數(shù)據(jù)RAreaO，并且在冗余數(shù)據(jù)RAreaO中包含寫入方法選擇信息WRTFLG和ECC碼ECCO(步驟64)。接著，信息處理電路MANAGER讀出保存在非易失性存儲器NVMO中的SSD配置信息SDCFG內(nèi)的邏輯地址區(qū)域LRNG、與邏輯地址區(qū)域LRNG對應(yīng)的寫入方法選擇信息WRTFLG，并調(diào)查邏輯地址值LADO是哪個邏輯地址區(qū)域LRNG的邏輯地址，并求出與此對應(yīng)的寫入方法選擇信息WRTFLG。并且，檢查寫入方法選擇信息WRTFLG值是否為I(步驟66)。如果寫入方法選擇信息WRTFLG值是I，則使主數(shù)據(jù)DAreaO和ECC碼ECCO的各位反轉(zhuǎn)，并生成主數(shù)據(jù)IDAreaO和ECC碼IECCO(步驟67)。接著，信息處理電路MANAGER利用ECC碼IECCO檢查在主數(shù)據(jù)IDAreaO中是否有錯誤，并如果有錯誤則進行訂正(步驟68)，通過接口電路H0ST_IF傳送到信息處理裝置CPU_CHIP(步驟69)。如果寫入方法選擇信息WRTFLG值不是1，則信息處理電路MANAGER利用ECC碼ECCO檢查在主數(shù)據(jù)DAreaO中是否有錯誤，并如果有錯誤則進行訂正(步驟68)，通過接口電路H0ST_IF傳送到信息處理裝置CPU_CHIP(步驟69)。[寫入方法]圖27說明利用在圖13的(b)中示出的SSD配置信息中的寫入方法選擇信息WRTFLG選擇的寫入方法。在圖13的(b)中，邏輯地址區(qū)域LRNGl的寫入方法選擇信息WRTFLG被設(shè)定為0，而邏輯地址區(qū)域LRNG2的寫入方法選擇信息WRTFLG被設(shè)定為I。另外，雖然不特別限定，置位狀態(tài)的存儲單元表示位數(shù)據(jù)“0”，而復(fù)位狀態(tài)的存儲單元表示位數(shù)據(jù)“I”。若包含邏輯地址值LAD、數(shù)據(jù)寫入命令WRT、扇區(qū)計數(shù)值SEC1、以及512字節(jié)的寫入數(shù)據(jù)DATAO的寫請求WTREQOI被通過接口電路H0ST_IF從信息處理裝置CPU_CHIP輸入到信息處理電路MANAGER(步驟71)，則信息處理電路MANAGER利用保存在隨機存取存儲器RAM的地址圖范圍ADMAP，判斷邏輯地址值LAD是邏輯地址區(qū)域LRNGl內(nèi)的邏輯地址值，或是邏輯地址區(qū)域LRNG2內(nèi)的邏輯地址值，并分別檢查邏輯地址區(qū)域LRNGl和LRNG2的寫入方法選擇信息WRTFLG(步驟72)。如果在寫請求WTREQ01中所包含的邏輯地址LAD是邏輯地址區(qū)域LRNGl內(nèi)的邏輯地址LAD，則由于邏輯地址區(qū)域LRNGl的寫入方法選擇信息WRTFLG被設(shè)定為0，所以寫入數(shù)據(jù)DATAO和與寫入數(shù)據(jù)DATAO對應(yīng)的冗余數(shù)據(jù)RAreaO被寫入圖16的物理地址區(qū)域PRNGl內(nèi)的用◎表示的允許寫入存儲單元中(步驟76)。如果在寫請求WTREQ01中所包含的邏輯地址LAD是邏輯地址區(qū)域LRNG2內(nèi)的邏輯地址LAD，則由于邏輯地址區(qū)域LRNG2的寫入方法選擇信息WRTFLG被設(shè)定為I，執(zhí)行步驟73至步驟76。信息處理電路MANAGER在步驟73對512字節(jié)(512x8位)的寫入數(shù)據(jù)DATAO中的“O”的位數(shù)據(jù)和“I”的位數(shù)據(jù)進行計數(shù)(步驟73)，比較“O”的位數(shù)據(jù)的數(shù)量與“I”的位數(shù)據(jù)的數(shù)量(步驟74)。接著，信息處理電路MANAGER在“I”的位數(shù)據(jù)的數(shù)量大雨“O”的位數(shù)據(jù)的數(shù)量的情況下使寫入數(shù)據(jù)DATAO的各位反轉(zhuǎn)(步驟75)，寫入到圖16的物理地址區(qū)域PRNG2內(nèi)的以◎表示的允許寫入存儲單元中(步驟76)。通過使寫入數(shù)據(jù)DATAO的各位反轉(zhuǎn)，在512字節(jié)(512x8位)內(nèi)，“I”的位數(shù)據(jù)的數(shù)量始終在2048位(=4096/2)以下。在向存儲單元寫入512字節(jié)(512x8位)數(shù)據(jù)時，暫時使512字節(jié)(512x8位)的存儲單元變成置位狀態(tài)(利用“O”位數(shù)據(jù)擦除)，之后，改寫必要的存儲單元至復(fù)位狀態(tài)(利用“I”位數(shù)據(jù)寫入)。通過使寫入數(shù)據(jù)的各位反轉(zhuǎn)，寫入數(shù)據(jù)中的位數(shù)據(jù)“I”的數(shù)量變成始終在1/2以下，能使寫入數(shù)據(jù)量減半。由此，對于圖16的物理地址區(qū)域PRNG2內(nèi)的以◎表示的允許寫入存儲單元，能將“I”的位數(shù)據(jù)隔開一個地寫入，并能減小在數(shù)據(jù)寫入時存儲單元受到的焦耳熱的熱歷史的影響，并提供聞可罪性、長壽命的SSD。在圖28中，示出了利用在圖27說明的寫入方法選擇信息WRTFLG為I的情況下的寫入方法，在物理地址區(qū)域PRNG2內(nèi)的存儲單元中寫入數(shù)據(jù)時的非易失性存儲裝置內(nèi)的存儲單元陣列ARY的實例。字線WLOWLi與位線BLOBLj的交叉點表示存儲單元，◎表示能進行允許的數(shù)據(jù)寫入的第一允許寫入存儲單元。TAREA表示用于進行測試的連續(xù)的存儲單元區(qū)域。另外，□表示監(jiān)視用的存儲單元MONII和MONI2。用圖27說明的寫入方法選擇信息WRTFLG為I的情況下的寫入方法寫入了“I”的位數(shù)據(jù)用籲表示。如該圖所示，對于物理地址區(qū)域PRNG2內(nèi)的以◎表示的允許寫入存儲單元，通過將“I”的位數(shù)據(jù)鋸齒形地寫入，能減小存儲單元受到的焦耳熱的熱歷史的影響而不改變實際有效的存儲器容量，并提供高可靠性、長壽命的信息處理裝置。另外，在圖27說明的寫入方法選擇信息WRTFLG為2的情況下，數(shù)據(jù)被從指定區(qū)域讀出(步驟77)，之后，被以位為單位與寫入數(shù)據(jù)比較(步驟78)，執(zhí)行只改寫發(fā)現(xiàn)了不同的有必要改寫的數(shù)據(jù)(步驟79)。圖29示出了在圖5中示出的非易失性存儲器NVMEM的內(nèi)存條BKOBK3分別以三維即立體地重疊成4層時的非易失性存儲裝置內(nèi)的存儲單元陣列ARY的一例。雖然不特別限定，內(nèi)存條BKO被形成在第O層，內(nèi)存條BKl被形成在第O層的下層作為第一層，內(nèi)存條BK2被形成在第一層的下層作為第二層，內(nèi)存條BK3被形成在第二層的下層作為第三層。字線WLOWLi與位線BLOBLj的交叉點表示存儲單元，表示寫入了數(shù)據(jù)的存儲單元。第O層的內(nèi)存條BKO與第一層的內(nèi)存條BKl形成物理地址區(qū)域PRNGl，第二層的內(nèi)存條BK2與第三層的內(nèi)存條BK3形成物理地址區(qū)域PRNG2。TAREAO、TAREA1、TAREA2和TAREA3表示用于進行測試的連續(xù)的存儲單元區(qū)域。另外，□表示監(jiān)視用的存儲單元MONI1-0、MONI1-1、MONI2-0和M0NI2-1。在第O層的內(nèi)存條BKO中，數(shù)據(jù)被寫入到字線WLOWLi中的第偶數(shù)號的字線WLn(η=偶數(shù))與位線BLOBLj中的第偶數(shù)號的位線BLm(m=偶數(shù))的交叉點即第一允許寫入存儲單元，在第一層的內(nèi)存條BKl中，數(shù)據(jù)被寫入到字線WLOWLi中的第奇數(shù)號的字線WLn(η=奇數(shù))與位線BLOBLj中的第偶數(shù)號的位線BLmOn=奇數(shù))的交叉點即第四允許寫入存儲單元，在第二層的內(nèi)存條ΒΚ2中，數(shù)據(jù)被寫入字線WLOWLi與位線BLOBLj的交叉點即第一允許寫入存儲單元，在第三層的內(nèi)存條ΒΚ3中，數(shù)據(jù)被寫入字線WLOWLi與位線BLOBLj的交叉點即第一允許寫入存儲單元。這樣，通過使非易失性存儲器NVMEM的內(nèi)存條BKOΒΚ3分別在三維上即立體地重疊，能減小非易失性存儲器NVMEM的芯片面積，并實現(xiàn)低成本且大容量的非易失性存儲器。另外，通過在第O層的內(nèi)存條BKO中向第一允許寫入存儲單元寫入數(shù)據(jù)，另外在第一層的內(nèi)存條BKO中向第四允許寫入存儲單元寫入數(shù)據(jù)，能以層間的寫入存儲單元不重合的方式寫入數(shù)據(jù)，并能減小存儲單元受到的焦耳熱的熱歷史的影響，并提供高可靠性、長壽命的信息處理裝置。圖21的(a)示出了物理地址CPAD與非易失性存儲器NVMlO17的芯片地址CHIPA[2:0]、各個非易失性存儲器芯片(NVM1017)內(nèi)的存儲地址BK[1:0]、行地址ROW、列地址COL的對應(yīng)關(guān)系。信息處理電路MANAGER進行該地址關(guān)聯(lián)。行地址ROW的值表示激活的字線WL編號，而列地址COL的值表示激活的位線BL編號。也就是說，在行地址ROW的值是i時，第i號的字線WLi被激活，而在列地址COL的值是j時，第j號的位線BLj被激活。圖21的(b)對更新在圖20中說明的用于將數(shù)據(jù)寫入非易失性存儲器信息、信息處理電路MANAGER需要的寫入物理地址表NXPADTBL時，生成新的物理地址的方法(圖20的步驟31)的一例進行說明。在圖13中示出的SSD配置信息SDCFG內(nèi)的INTVLDCELL的值記作mi。位線BLimax是第imax號的位線BLimax,imax表示位線編號中的最大值。信息處理電路MANAGER將現(xiàn)在的物理地址CPAD轉(zhuǎn)換成芯片地址CHIPA、存儲體地址BK、行地址ROW和列地址COL(步驟42)。接著，在用轉(zhuǎn)換的行地址ROW的值ci指定的字線編號為WLc1、用列地址COL的值cj指定的位線編號是BLcj的情況下，判斷位線編號BLcj是否在最大位線編號BLimax與INTVLDCELL值mi之差以上(步驟43)。如果位線編號BLcj在該差以上則執(zhí)行步驟44，而如果位線編號BLcj小于該差則執(zhí)行步驟46。在步驟44中，計算與新的物理地址對應(yīng)的字線編號WLnx與位線編號BLnx。以下示出計算方法。字線編號WLnx=字線編號WLci+INTVLDCELL值mi+1最初寫入數(shù)據(jù)的位線編號是O的情況:位線編號BLnx=O最初寫入數(shù)據(jù)的位線編號是I的情況:位線編號BLnx=I在步驟46中，計算與新的物理地址對應(yīng)的字線編號WLnx與位線編號BLnx。以下示出計算方法。字線編號WLnx=字線編號WLci位線編號BLnx=位線編號BLcj+INTVLDCELL值mi+1在步驟45中，根據(jù)字線編號WLnx和位線編號BLnx確定新的物理地址CPADnx。首先，字線編號WLnx成為新的行地址ROWnx，位線編號BLnx成為新的列地址COLnx。接著，信息處理電路MANAGER依據(jù)在圖21的(a)中示出的地址關(guān)聯(lián)，根據(jù)芯片地址CHIPA、存儲體地址BK、行地址ROWnx、以及列地址COLnx求出新的物理地址CPADnx。圖30對利用了在圖13的(C)中示出的SSD配置信息中的根據(jù)TDCL信息設(shè)置的DTMPAREA、以及在圖15中示出的地址圖范圍ADMAP，并向物理地址區(qū)域PRNGl內(nèi)的寫入方法進行說明。首先，說明圖30的(a)。在圖13的(C)中示出的SSD配置信息中，由于TDCL的值是4，與字線WL1-3至WLi這4條字線連接的存儲單元區(qū)域、與位線BLj-3至BLj這4條位線連接的存儲單元區(qū)域中的任一個區(qū)域所包含的存儲單元區(qū)域是DTMPAREA,以虛線圍起來的存儲單元區(qū)域表示該DTMPAREA。另夕卜，由于在圖13的(c)中示出的SSD配置信息中邏輯地址區(qū)域LRNGl的INTVLDCELL信息是I，對于與邏輯地址區(qū)域LRNGl對應(yīng)的物理地址區(qū)域PRNGl內(nèi)的存儲單元，能隔開一個地寫入。字線WLOWLi和位線BLOBLj和交叉點表示存儲單元。具體地說，物理地址區(qū)域PRNGl內(nèi)的字線WLOWLi中的第偶數(shù)號字線WLn(η=偶數(shù))與位線BLOBLj中的第偶數(shù)號位線BLmOn=偶數(shù))的交叉點示出能進行數(shù)據(jù)寫入的第一允許寫入存儲單元。字線WLOWLi中的第偶數(shù)號字線WLn(η=偶數(shù))與位線BLOBLj中的第奇數(shù)號位線BLmOn=奇數(shù))的交叉點示出能進行數(shù)據(jù)寫入的第二允許寫入存儲單元。字線WLOWLi中的第奇數(shù)號字線WLn(η=奇數(shù))與位線BLOBLj中的第偶數(shù)號位線BLm(m=偶數(shù))的交叉點示出能進行數(shù)據(jù)寫入的第三允許寫入存儲單元，字線WLOWLi中的第奇數(shù)號字線WLn(η=奇數(shù))與位線BLOBLj中的第奇數(shù)號位線BLm(m=奇數(shù))的交叉點示出能進行數(shù)據(jù)寫入的第四允許寫入存儲單元。這樣，相對于邏輯地址區(qū)域LRNG1，物理地址區(qū)域PRNGl具有4倍以上的大小情況下，通過設(shè)定第一允許寫入存儲單元至第四允許寫入存儲單元，對于I個邏輯地址，能分配4個物理地址。圖30的(a)示出了在物理地址區(qū)域PRNGl內(nèi)，在DTMPAREA區(qū)域以外的所有第一允許寫入存儲單元中寫入了數(shù)據(jù)的情況。籲表示數(shù)據(jù)被寫入、成為有效的存儲單元。接著，圖30的(b)和(C)示出相對于I個邏輯地址，一邊將分配的存儲單元從第一允許寫入存儲單元轉(zhuǎn)移到第二允許寫入存儲單元，一邊寫入數(shù)據(jù)的方法。首先，說明圖30的(b)。從圖30的(a)所示的狀態(tài)開始，在發(fā)生了向存儲單元的、與用字線WLO和位線BLO選擇的第一允許寫入存儲單元W0BL0CEL、以及用字線WLO和位線BL2選擇的第一允許寫入存儲單元W0BL2CEL分別對應(yīng)的邏輯地址LAD的寫入的情況下，不向第一允許寫入存儲單元W0BL0CEL寫入數(shù)據(jù)，而寫入DTMPAREA區(qū)域內(nèi)的用字線WL0、位線BLj-2選擇的第二允許寫入存儲單元W0BLj-2CEL。同樣地，不向第一允許寫入存儲單元W0BL2CEL寫入數(shù)據(jù)，而寫入DTMPAREA區(qū)域內(nèi)的用字線WL0、位線BLj選擇的第二允許寫入存儲單元WOBLjCEL。圖30的(C)示出了重復(fù)進行了在圖30的(b)中的寫入方法后，結(jié)果是被寫入數(shù)據(jù)的存儲單元從第一允許寫入存儲單元轉(zhuǎn)移到第二允許寫入存儲單元的情況。接著，圖31的(a)和(b)中，示出相對于I個邏輯地址，一邊將分配的存儲單元從第二允許寫入存儲單元轉(zhuǎn)移到第三允許寫入存儲單元，一邊寫入數(shù)據(jù)的方法。首先，說明圖31的(a)。從圖30的(C)所示的狀態(tài)開始，在發(fā)生了向與用字線WLO和位線BLl選擇的第二允許寫入存儲單元W0BL1CEL、以及用字線WLO和位線BL3選擇的第二允許寫入存儲單元W0BL3CEL分別對應(yīng)的邏輯地址LAD的寫入的情況下，不向第二允許寫入存儲單元W0BL1CEL寫入數(shù)據(jù)，而寫入DTMPAREA區(qū)域內(nèi)的用字線WLi_l、位線BLO選擇的第三允許寫入存儲單元W1-1BL0CEL。同樣地，不向第二允許寫入存儲單元W0BL3CEL寫入數(shù)據(jù)，而寫入DTMPAREA區(qū)域內(nèi)的用字線WLi_l、位線BL2選擇的第三允許寫入存儲單元W1-1BL2CEL0圖31的(b)示出了重復(fù)進行了在圖31的(a)中的寫入方法后，結(jié)果是被寫入數(shù)據(jù)的存儲單元從第二允許寫入存儲單元轉(zhuǎn)移到第三允許寫入存儲單元的情況。接著，圖32的(a)和(b)中，示出相對于I個邏輯地址，一邊將分配的存儲單元從第三允許寫入存儲單元轉(zhuǎn)移到第四允許寫入存儲單元，一邊寫入數(shù)據(jù)的方法。首先，說明圖32的(a)。從圖31的(b)所示的狀態(tài)開始，在發(fā)生了向與用字線WLl和位線BLO選擇的第三允許寫入存儲單元W1BL0CEL、以及用字線WLl和位線BL2選擇的第三允許寫入存儲單元W1BL2CEL分別對應(yīng)的邏輯地址LAD的寫入的情況下，不向第三允許寫入存儲單元W1BL0CEL寫入數(shù)據(jù)，而寫入DTMPAREA區(qū)域內(nèi)的用字線WL1、位線BLj_2選擇的第四允許寫入存儲單元WLlBLj-2CEL。同樣地，不向上述第三允許寫入存儲單元WL1BL2CEL寫入數(shù)據(jù)，而寫入DTMPAREA區(qū)域內(nèi)的用字線WL1、位線BLj-2選擇的第四允許寫入存儲單元WLlBLjCEL。圖32的(b)示出了重復(fù)進行了利用圖32的(a)的寫入方法后，結(jié)果是被寫入數(shù)據(jù)的存儲單元從第三允許寫入存儲單元轉(zhuǎn)移到第四允許寫入存儲單元的情況。當然，不言而喻的是，也能相對于I個邏輯地址，一邊將分配的存儲單元從第四允許寫入存儲單元轉(zhuǎn)移到第一允許寫入存儲單元，一邊寫入數(shù)據(jù)。如上所述，由于與邏輯地址區(qū)域LRNGl對應(yīng)的存儲單元的數(shù)量成為邏輯地址區(qū)域LRNGl的4倍以上，對于I個邏輯地址能分配多個物理地址，一邊向物理地離開一個以上的存儲單元寫入,一邊將作為寫入數(shù)據(jù)的存儲單元從第一允許寫入存儲單元向第二允許寫入存儲單元、從第二允許寫入存儲單元向第三允許寫入存儲單元、從第三允許寫入存儲單元向第四允許寫入存儲單元、從第四允許寫入存儲單元向第一允許寫入存儲單元按順序地轉(zhuǎn)移，從而能減小在數(shù)據(jù)寫入時存儲單元受到的焦耳熱的熱歷史的影響，并能提供高可靠性的信息處理裝置，并且，對于I個邏輯地址LAD按順序分配多個物理地址CPAD，使對于I個邏輯地址LAD的改寫次數(shù)的限制值增大，并能提供長壽命的信息處理裝置。圖33示出了在圖5中示出的非易失性存儲器NVMEM的內(nèi)存條BKOBK3分別以三維即立體地重疊成4層時的非易失性存儲裝置內(nèi)的數(shù)據(jù)被寫入的存儲單元的另外一例。雖然不特別限定，內(nèi)存條BKO被形成在第O層，內(nèi)存條BKl被形成在第O層的下層作為第一層，內(nèi)存條BK2被形成在第一層的下層作為第二層，內(nèi)存條BK3被形成在第二層的下層作為第三層。字線WLOWLi與位線BLOBLj的交叉點表示存儲單元，表示寫入了數(shù)據(jù)的存儲單元。圖33利用SSD配置信息中的寫入方法選擇信息WRTFLG是I的情況下的寫入方法，物理地、鋸齒形地向存儲單元寫入數(shù)據(jù)。另外，第O層的內(nèi)存條BKO至第三層的內(nèi)存條BK3形成物理地址區(qū)域PRNG2。在第O層的內(nèi)存條BKO和第二層的內(nèi)存條BK2中，數(shù)據(jù)被寫入到字線WLOWLi中的第偶數(shù)號的字線WLn(η=偶數(shù))與位線BLOBLj中的第偶數(shù)號的位線BLm(m=偶數(shù))的交叉點即存儲單元WLevenBLeven，在第一層的內(nèi)存條BKl和第三層的內(nèi)存條BK3中，數(shù)據(jù)被寫入到字線WLOWLi中的第奇數(shù)號的字線WLn(η=奇數(shù))與位線BLOBLj中的第奇數(shù)號的位線BLm(m=奇數(shù))的交叉點即存儲單元WLoddBLodd。這樣，通過使非易失性存儲器NVMEM的內(nèi)存條BKOBK3分別在三維上即立體地重疊，能減小非易失性存儲器NVMEM的芯片面積，并實現(xiàn)低成本且大容量的非易失性存儲器。另外，能以在第O層至第三層的層間寫入的存儲單元不重疊的方式寫入數(shù)據(jù)。能減小存儲單元受到的焦耳熱的熱歷史的影響，并能提供高可靠性、長壽命的信息處理裝置。圖34對更新在圖20中說明的、用于將數(shù)據(jù)寫入非易失性存儲器信息、信息處理電路MANAGER需要的寫入物理地址表NXPADTBL時，生成新的物理地址的方法(圖20的步驟31)的一例進行說明。另外，信息處理電路MANAGER進行在圖21的(a)中示出的物理地址CPAD與非易失性存儲器的各種地址(芯片地址CHIPA、內(nèi)存條地址BK、行地址ROW、列地址C0L)的關(guān)聯(lián)。并且，利用在圖13的(C)中示出的SSD配置信息中的寫入方法選擇信息WRTFLG是I的情況下的寫入方法，物理地、鋸齒形地向存儲單元寫入數(shù)據(jù)。另外，位線BLimax是第imax號的位線BLimax,imax表示位線編號中的最大值。信息處理電路MANAGER將現(xiàn)在的物理地址CPAD(步驟81)轉(zhuǎn)換成芯片地址CHIPA、存儲體地址BK、行地址ROW和列地址COL(步驟82)。接著，判斷由轉(zhuǎn)換的行地址ROW的值ci指定的字線編號WLci是否是偶數(shù)(步驟83)。如果字線編號WLci是偶數(shù)則執(zhí)行步驟84，如果是奇數(shù)則執(zhí)行步驟88。在步驟84中，在由列地址COL的值cj指定的位線編號是BLcj的情況下，判斷位線編號BLcj是否在最大位線編號BLimax與I之差以上。如果位線編號BLcj在該差以上則執(zhí)行步驟85，而如果位線編號BLcj小于該差則執(zhí)行步驟87。在步驟85和87中，計算與新的物理地址對應(yīng)的字線編號WLnx與位線編號BLnx。以下示出計算方法。在步驟85中為:字線編號WLnx=字線編號WLci+Ι，位線編號BLnx=I。在步驟87中為:字線編號WLnx=字線編號WLci，位線編號BLnx=BLcj+2。在步驟88中，在由列地址COL的值cj指定的位線編號是BLcj的情況下，判斷位線編號BLcj是否在最大位線編號BLimax以上。如果位線編號BLcj在該差以上則執(zhí)行步驟89，而如果位線編號BLcj小于該差則執(zhí)行步驟90。在步驟89和90中，計算與新的物理地址對應(yīng)的字線編號WLnx與位線編號BLnx。以下示出計算方法。在步驟89中為:字線編號WLnx=字線編號WLci+Ι，位線編號BLnx=O。在步驟90中為:字線編號WLnx=字線編號WLci，位線編號BLnx=BLcj+2。在步驟86中，信息處理電路MANAGER根據(jù)字線編號WLnx和位線編號BLnx確定新的物理地址CPADnx。首先，字線編號WLnx成為新的行地址ROWnx，位線編號BLnx成為新的列地址COLnx，接著，信息處理電路MANAGER依據(jù)在圖21的(a)中示出的地址關(guān)聯(lián)根據(jù)芯片地址CHIPA、存儲體地址BK、行地址ROWnx、以及列地址COLnx求出新的物理地址CPADnx。圖35對利用了在圖13的(C)中示出的SSD配置信息中的根據(jù)寫入方法選擇信息WRTFLG、TDCL信息設(shè)置的DTMPAREA、以及在圖15中示出的地址圖范圍ADMAP，并向物理地址區(qū)域PRNG2內(nèi)的寫入方法進行說明。首先，說明圖35的(a)。在圖13的(C)中示出的SSD配置信息中由于TDCL的值是4，與字線WL1-3至WLi這4條字線連接的存儲單元區(qū)域、與位線BLj-3至BLj這4條位線連接的存儲單元區(qū)域中的任一個區(qū)域所包含的存儲單元區(qū)域是DTMPAREA,以虛線圍起來的存儲單元區(qū)域表示該DTMPAREA。因為在圖13的(C)中示出的利用SSD配置信息中的寫入方法選擇信息WRTFLG是1，所以用在圖27中示出的寫入方法，數(shù)據(jù)被鋸齒形地寫入存儲單元。具體地說，數(shù)據(jù)被寫入物理地址區(qū)域PRNG2內(nèi)的字線WLOWLi中的第偶數(shù)號的字線WLn(η=偶數(shù))與位線BLOBLj中的第偶數(shù)號的位線BLm(m=偶數(shù))的交叉點即存儲單元WLevenBLevenCEL中，數(shù)據(jù)被寫入字線WLOWLi中的第奇數(shù)號的字線WLn(η=奇數(shù))與位線BLOBLj中的第偶數(shù)號的位線BLm(m=偶數(shù))的交叉點即存儲單元WLoddBLoddCEL中?；n表示數(shù)據(jù)被寫入、成為有效的存儲單元。另外，數(shù)據(jù)未被寫入物理地址區(qū)域Prng2內(nèi)的字線WLOWLi中的第偶數(shù)號的字線WLn(η=偶數(shù))與位線BLOBLj中的第奇數(shù)號位線BLm(m=奇數(shù))的交叉點即存儲單元WLevenBLoddCEL、以及字線WLOWLi中的第奇數(shù)號的字線WLn(η=奇數(shù))與位線BLOBLj中的第偶數(shù)號的位線BLm(m=偶數(shù))的交叉點即存儲單元WLoddBLevenCEL。這樣，通過一次寫入，實際有效地被寫入數(shù)據(jù)的存儲單元數(shù)量變成整體的一半，對于I個邏輯地址能分配2個物理地址。因此，在圖35的(b)和(C)中，示出了如下的方法:對于I個邏輯地址，一邊將分配存儲單元從存儲單元WLevenBLevenCEL轉(zhuǎn)移到存儲單元WLoddBLevenCEL、從存儲單元WLoddBLoddCEL轉(zhuǎn)移到存儲單元WLevenBLoddCEL，一邊寫入數(shù)據(jù)。以下說明圖35的(b)。從圖35的(a)所示的狀態(tài)開始，在發(fā)生了向與用字線WLO和位線BLO選擇的存儲單元WL0BL0CEL和用字線WLl和位線BLl選擇的存儲單元WL1BL1CEL分別對應(yīng)的邏輯地址LAD的寫入的情況下，不向存儲單元WL0BL0CEL寫入數(shù)據(jù)，而向位于DTMPAREA區(qū)域內(nèi)的由第奇數(shù)號的字線WLi_2與位線BLO選擇的存儲單元WLi_2BL0CEL寫入數(shù)據(jù)。另外，不向存儲單元WL1BL1CEL寫入數(shù)據(jù)，而向位于DTMPAREA區(qū)域內(nèi)的由第偶數(shù)號的字線WL1-1與位線BLl選擇的存儲單元WL1-1BLlCEL寫入數(shù)據(jù)。由此，能將寫入數(shù)據(jù)的存儲單元從存儲單元WLevenBLevenCEL轉(zhuǎn)移到存儲單元WLoddBLevenCEL、從存儲單元WLoddBLoddCEL轉(zhuǎn)移到存儲單元WLevenBLoddCEL。圖35的(b)示出了重復(fù)進行了在圖35的(a)中的寫入方法后，結(jié)果是被寫入數(shù)據(jù)的存儲單元從存儲單元WLevenBLevenCEL轉(zhuǎn)移到存儲單元WLoddBLevenCEL、從存儲單元WLoddBLoddCEL轉(zhuǎn)移到存儲單元WLevenBLoddCEL。如上所述，若應(yīng)用由在圖13的(C)中示出的SSD配置信息中的寫入方法選擇信息WRTFLG值I選擇的寫入方法，則通過I次寫入，實際有效地被寫入數(shù)據(jù)的存儲單元數(shù)量變成整體的一半。因此，對于I個邏輯地址LAD，能分配2個物理地址PAD，一邊向鋸齒形地分離的存儲單元寫入，一邊將寫入數(shù)據(jù)的存儲單元從存儲單元WLevenBLevenCEL轉(zhuǎn)移到存儲單兀WLoddBLevenCEL、從存儲單兀WLoddBLoddCEL轉(zhuǎn)移到存儲單兀WLevenBLoddCEL,從而能減小在數(shù)據(jù)寫入時存儲單元受到的焦耳熱的熱歷史的影響，并能提供高可靠性的信息處理裝置，并且，對于I個邏輯地址LAD按順序分配多個物理地址CPAD，使對于I個邏輯地址LAD的改寫次數(shù)的限制值增大，并能提供長壽命的信息處理裝置。[總結(jié)]利用以上說明的實施方式，能得到的主要的效果如下所述。第一，利用控制器，能對于相變存儲器的存儲單元每隔N個地寫入，在數(shù)據(jù)寫入時能減小存儲單元受到的焦耳熱的熱歷史的影響，能提供高可靠性、長壽命的信息處理裝置。第二，利用控制器，能對于相變存儲器的存儲單元每隔N個地寫入，在數(shù)據(jù)寫入時能減小存儲單元受到的焦耳熱的熱歷史的影響，能提供高可靠性、長壽命的信息處理裝置。第三，利用控制器，對于相變存儲器的存儲單元，能將禁止寫入的存儲單元物理地連續(xù)的區(qū)域中，在數(shù)據(jù)寫入時能減小存儲單元受到的焦耳熱的熱歷史的影響，能提供高可靠性、長壽命的信息處理裝置。第四，由于SSD配置信息SDCFG可編程，能提供靈活地與信息處理系統(tǒng)裝置匹配的高可靠性、長壽命的信息處理裝置。第五，利用控制器通過壓縮數(shù)據(jù)并寫入存儲單元，能提供包含在數(shù)據(jù)寫入時能減小存儲單元受到的焦耳熱的熱歷史的影響、而不改變實際有效的存儲器容量的相變存儲器的、高可靠性、長壽命的信息處理裝置。第六，利用控制器，通過將來自主機的邏輯地址對應(yīng)的物理地址分配到序列上，能抑制每個相變存儲器的地址的數(shù)據(jù)擦除次數(shù)的偏差，能提供高可靠性、長壽命的信息處理裝置。第七，由于控制器管線式地處理向?qū)懻埱蟮木彺鎱^(qū)保存、寫入事前準備、以及向相變存儲器的寫入工作，能提供高性能的信息處理裝置。產(chǎn)業(yè)上的可利用性相對于非易失性存儲器單元，本發(fā)明的半導(dǎo)體器件能物理地每隔N個地寫入，能減小在數(shù)據(jù)寫入時存儲單元受到的焦耳熱的熱歷史的影響。因此，能適用于要求高可靠性、長壽命的信息處理裝置。另外，確定存儲器模塊構(gòu)成的SSD配置信息可編程。因此，能根據(jù)信息處理裝置的用途等靈活地應(yīng)對半導(dǎo)體器件的存儲區(qū)域的結(jié)構(gòu)。另外，通過將與邏輯地址對應(yīng)的物理地址分配到序列上，能抑制每個相變存儲器的地址的數(shù)據(jù)擦除次數(shù)的偏差。因此，半導(dǎo)體器件可以應(yīng)用于請求高可靠性的信息處理裝置。并且，由于控制器管線式地處理向?qū)懻埱蟮木彺鎱^(qū)保存、寫入事前準備、以及向相變存儲器的寫入工作，本發(fā)明的半導(dǎo)體器件可以應(yīng)用于高性能的信息處理裝置。權(quán)利要求1.一種半導(dǎo)體器件，具有包含可重寫的多個存儲單元的非易失性存儲裝置、以及控制向該非易失性存儲裝置的存取的控制電路裝置，所述半導(dǎo)體器件的特征在于，上述控制電路裝置與從外部提供的第一地址獨立地設(shè)定對上述非易失性存儲裝置的第二地址的分配，以使得用于寫入從外部提供的第一寫入數(shù)據(jù)的存儲單元的物理配置成為至少相對于一個方向每隔N個配置，其中N為自然數(shù)。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述控制電路裝置能對上述N的值進行編程。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述控制電路裝置將根據(jù)上述第一寫入數(shù)據(jù)生成的ECC碼和上述第一寫入數(shù)據(jù)寫入到利用上述第二地址指定的每隔N個的存儲單元。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述控制電路裝置將根據(jù)上述第一寫入數(shù)據(jù)生成的包含數(shù)據(jù)壓縮信息或?qū)懭敕椒ㄟx擇信息的冗余數(shù)據(jù)以及上述第一寫入數(shù)據(jù)寫入到利用上述第二地址指定的每隔N個的存儲單元。5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述控制電路裝置將壓縮了上述第一寫入數(shù)據(jù)的第二寫入數(shù)據(jù)寫入到由上述第二地址指定的每隔N個的存儲單元中，以減少寫入到上述非易失性存儲裝置的位數(shù)。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其特征在于，上述第一寫入數(shù)據(jù)的壓縮方法是位反轉(zhuǎn)。`7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，在上述非易失性存儲裝置中，設(shè)定有由物理地連續(xù)的多個存儲單元構(gòu)成的第一物理地址區(qū)域和第二物理地址區(qū)域，上述控制電路裝置針對上述第一物理地址區(qū)域分配上述第二地址，以使得至少相對于一個方向每隔N個寫入上述第一寫入數(shù)據(jù)，針對上述第二物理地址區(qū)域，分配上述第二地址以使得至少相對于一個方向每隔M個寫入上述第一寫入數(shù)據(jù)，其中N為自然數(shù)、M為O或自然數(shù)，且M<N。8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述非易失性存儲裝置具有多個內(nèi)存條的層疊構(gòu)造，上述控制電路裝置設(shè)定成在至少一組鄰接的內(nèi)存條之間使上述第二地址的分配偏移。9.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其特征在于，上述控制電路裝置以在上述第二地址上連續(xù)的方式寫入上述第一寫入數(shù)據(jù)。10.一種半導(dǎo)體器件，具有包含可重寫的多個存儲單元的非易失性存儲裝置、以及控制向該非易失性存儲裝置的存取的控制電路裝置，所述半導(dǎo)體器件的特征在于，上述控制電路裝置具有存儲區(qū)域，該存儲區(qū)域存儲如下信息:表示從外部提供的第一地址的第一區(qū)域信息、以及包含對于上述第一區(qū)域信息的存儲器容量信息、可靠性程度信息、寫入存儲單元的間隔信息、邊界區(qū)域信息、測試區(qū)域信息、監(jiān)視用單元數(shù)信息、錯誤檢測訂正數(shù)據(jù)尺寸信息、以及寫入方法選擇信息的第一配置信息。11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于，上述第一配置信息是可編程的。12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于，上述控制電路裝置利用上述第一配置信息的一部分，確定對于上述非易失性存儲裝置的上述多個存儲單元的允許寫入?yún)^(qū)域。13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件，其特征在于，上述控制電路裝置在電源接通后立即確定上述允許寫入?yún)^(qū)域。14.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其特征在于，上述控制電路裝置具有存儲區(qū)域，該存儲區(qū)域存儲如下信息:相對于上述第一地址被獨立地分配的針對上述非易失性存儲裝置的第二地址表示的第二區(qū)域信息；以及包含對于上述第二區(qū)域信息的存儲器容量信息、可靠性程度信息、寫入存儲單元的間隔信息、邊界區(qū)域信息、測試區(qū)域信息、監(jiān)視用單元數(shù)信息、錯誤檢測訂正數(shù)據(jù)尺寸信息、以及寫入方法選擇信息的第二配置信息。15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其特征在于，上述控制電路裝置利用上述第一配置信息和上述第二配置信息的一部分，確定與上述第一區(qū)域信息和上述第二區(qū)域信息分別對應(yīng)的上述非易失性存儲裝置的向上述多個存儲單元的允許寫入?yún)^(qū)域。全文摘要本發(fā)明提供一種半導(dǎo)體器件，具有包含可重寫的多個存儲單元的非易失性存儲裝置、以及控制向該非易失性存儲裝置的存取的控制電路裝置，提出具有以下功能的裝置作為控制電路裝置，即與從外部提供的第一地址獨立地設(shè)定對非易失性存儲裝置的第二地址的分配，以使得用于從外部提供的第一寫入數(shù)據(jù)的寫入的存儲單元的物理配置變?yōu)橹辽傧鄬τ谝粋€方向每隔N(N為自然數(shù))個配置。利用本發(fā)明，能夠?qū)崿F(xiàn)一種具有高可靠性、壽命長、能高速工作、且便于使用的信息處理裝置。文檔編號G06F12/06GK103106149SQ20121037974公開日2013年5月15日申請日期2012年9月28日優(yōu)先權(quán)日2011年10月3日發(fā)明者三浦誓士申請人:株式會社日立制作所