半導(dǎo)體器件的制作方法
【專利說明】半導(dǎo)體器件
[0001]相關(guān)申請的交叉引用
[0002]將2014年3月20日提交的日本專利申請N0.2014-059016的公開內(nèi)容(包括說明書，附圖和摘要)整體并入本文作為參考。
技術(shù)領(lǐng)域
[0003]本發(fā)明涉及一種半導(dǎo)體器件，例如涉及一種適用于具有不同電源電壓的兩個電路的半導(dǎo)體器件的技術(shù)。
【背景技術(shù)】
[0004]半導(dǎo)體器件中的一個并入用于產(chǎn)生功率控制元件的控制信號的控制電路。在這種半導(dǎo)體器件中，被施加至功率控制元件的電壓，即將要被控制的電源的電源電壓高于控制電路的電源電壓。因此，為了將控制信號輸入至功率控制元件，第二控制電路可設(shè)置在控制電路和功率控制元件之間。通常，第二控制電路的電源電壓等于或小于功率控制元件的電源電壓，且高于控制電路的電源電壓。在這種半導(dǎo)體器件中，需要從低電源電壓的電路中分離出高電源電壓的電路。
[0005]例如，日本未審專利公布N0.特開平11 (1999)-330456(專利文獻I)描述了一種用于分離兩個電路的分離結(jié)構(gòu)的技術(shù)。
[0006]在專利文獻I中，由多晶硅膜形成的浮置場板圍繞有源區(qū)。此外，設(shè)置金屬電極以便與多晶硅膜重疊。金屬電極通過接觸孔耦合至多晶硅膜。設(shè)置半絕緣膜以便覆蓋金屬電極。
[0007]此外，日本未審專利公布N0.2010-80891(專利文獻2)以及日本未審專利公布N0.特開平4(1992)-332173(專利文獻3)描述了功率MOSFET的耐壓結(jié)構(gòu)。在專利文獻2中，場板圍繞漏區(qū)。此外，設(shè)置互連線以便與場板重疊。互連線通過接觸插頭耦合至場板。在專利文獻3中，絕緣氧化膜設(shè)置在高電位電極和基極電極之間。此外，薄膜電阻層設(shè)置在絕緣氧化膜上方。薄膜電阻層在平面圖中是螺旋的，且耦合高電位電極以及基極電極。

【發(fā)明內(nèi)容】

[0008]本發(fā)明人已經(jīng)研宄了在具有隔離結(jié)構(gòu)的區(qū)域中設(shè)置用于耦合不同電源電位的兩個電路的晶體管以在不同電源電位的電路之間傳輸控制信號。此時，本發(fā)明人想到通過雜質(zhì)區(qū)圍繞晶體管以將晶體管與其它電路隔離。但是，在這種結(jié)構(gòu)中，本發(fā)明人已經(jīng)發(fā)現(xiàn)圍繞晶體管的雜質(zhì)區(qū)中會發(fā)生電流泄漏。本說明書和附圖的描述將使其他問題和新穎特征變得顯而易見。
[0009]根據(jù)一個實施例，半導(dǎo)體器件具有第一電路區(qū)以及具有第二電路的第二電路區(qū)。第二電路的電源電壓低于第一電路的電源電壓。第一電路區(qū)由隔離區(qū)圍繞。隔離區(qū)具有設(shè)置在元件隔離膜上方的場板。沿第一電路區(qū)的邊緣以重復(fù)方式設(shè)置場板。此外，晶體管將第二電路耦合至第一電路。圍繞晶體管設(shè)置第二導(dǎo)電類型區(qū)。隔離區(qū)具有設(shè)置在場板上方的多個導(dǎo)電膜。此外，在第二導(dǎo)電類型區(qū)的從第一電路區(qū)側(cè)朝向第二電路區(qū)側(cè)延伸的部分與元件隔離膜在平面圖中彼此重疊的區(qū)域中，在平面圖中從第一電路區(qū)側(cè)朝向第二電路區(qū)側(cè)交替設(shè)置場板和導(dǎo)電膜。此外，在這個區(qū)域中，場板的電位以及導(dǎo)電膜的電位從第一電路區(qū)朝向第二電路區(qū)降低。此外，導(dǎo)電膜中的至少一個的電位低于平面圖中在第二電路區(qū)側(cè)與導(dǎo)電膜相鄰的場板的電位。此外，這種導(dǎo)電膜覆蓋第二導(dǎo)電類型區(qū)的至少一部分，而在第二導(dǎo)電類型區(qū)的延伸方向上沒有間隔。
[0010]根據(jù)一個實施例，能防止第二導(dǎo)電類型區(qū)中的電流泄漏。
【附圖說明】
[0011]圖1是采用根據(jù)第一實施例的半導(dǎo)體器件的電設(shè)備的原理框圖。
[0012]圖2是示出根據(jù)第一實施例的半導(dǎo)體器件的構(gòu)造的平面圖。
[0013]圖3是由圖2中的虛線α圍繞的區(qū)域的放大圖。
[0014]圖4是沿圖3的線Α-Α’截取的截面圖。
[0015]圖5是沿圖3的線Β-Β’截取的截面圖。
[0016]圖6是沿圖3的線C-C’截取的截面圖。
[0017]圖7是沿圖3的線D-D’截取的截面圖。
[0018]圖8是沿圖3的線Ε-Ε’截取的截面圖。
[0019]圖9是沿圖3的線F-F’截取的截面圖。
[0020]圖1OA和1B是示出HTRB(高溫反向偏置)測試結(jié)果的曲線圖。
[0021]圖11是示出圖3的變型的示意圖。
[0022]圖12是示出圖3的變型的示意圖。
[0023]圖13是沿圖12的線A-A’截取的截面圖。
[0024]圖14是沿圖12的線B-B’截取的截面圖。
[0025]圖15是沿圖12的線C-C’截取的截面圖。
[0026]圖16是示出圖6的變型的示意圖。
[0027]圖17是根據(jù)第二實施例的半導(dǎo)體器件的構(gòu)造的平面圖。
[0028]圖18是示出根據(jù)第三實施例的半導(dǎo)體器件的構(gòu)造的平面圖的部分放大圖。
[0029]圖19是沿圖18的線A-A’截取的截面圖。
[0030]圖20是沿圖18的線B-B’截取的截面圖。
[0031]圖21是沿圖18的線C-C’截取的截面圖。
[0032]圖22是沿圖18的線D-D’截取的截面圖。
[0033]圖23是沿圖18的線E-E’截取的截面圖。
[0034]圖24是沿圖18的線F-F’截取的截面圖。
[0035]圖25是示出根據(jù)第四實施例的半導(dǎo)體器件的構(gòu)造的平面圖。
[0036]圖26是由圖25中的虛線α圍繞的區(qū)域的放大圖。
[0037]圖27是沿圖26的線Α-Α’截取的截面圖。
[0038]圖28是沿圖26的線Β_Β’截取的截面圖。
[0039]圖29是沿圖26的線C_C’截取的截面圖。
[0040]圖30是沿圖26的線D-D’截取的截面圖。
[0041]圖31是沿圖26的線E-E’截取的截面圖。
[0042]圖32是沿圖26的線F_F’截取的截面圖。
[0043]圖33是沿圖26的線G_G’截取的截面圖。
[0044]圖34是由圖25中的虛線β圍繞的區(qū)域的放大圖。
[0045]圖35是沿圖34的線Α_Α’截取的截面圖。
【具體實施方式】
[0046]以下將參考【附圖說明】實施例。在所有附圖中，相同部件由相同參考數(shù)字表示，并將適當(dāng)省略它們的說明。
[0047]第一實施例
[0048]圖1是采用根據(jù)第一實施例的半導(dǎo)體器件SD的電設(shè)備的原理框圖。根據(jù)本實施例的半導(dǎo)體器件SD是用于將控制信號施加至功率控制電路OPC的器件。功率控制電路OPC控制輸入至諸如電機的負載LD的功率。
[0049]在圖1中所示的示例中，功率控制電路OPC包括高壓側(cè)MOS晶體管HM以及低壓側(cè)MOS晶體管LM。高壓側(cè)MOS晶體管HM以及低壓側(cè)MOS晶體管LM例如是平面型高壓MOS晶體管、垂直MOS晶體管、雙極晶體管或IGBT(絕緣柵雙極晶體管)。此外，雖然在圖1中所示的示例中高壓側(cè)MOS晶體管HM的數(shù)量是一個，但是可設(shè)置多個高壓側(cè)MOS晶體管ΗΜ。類似地，雖然在圖1中所示的示例中低壓側(cè)MOS晶體管LM的數(shù)量是一個，但是可設(shè)置多個低壓側(cè)MOS晶體管LM。
[0050]半導(dǎo)體器件SD包括控制電路LGC (第二電路)，電平移位電路LSC，高壓驅(qū)動電路HDC(第一電路)以及低壓側(cè)驅(qū)動電路LDC?？刂齐娐稬GC是邏輯電路并產(chǎn)生用于根據(jù)外部輸入信號控制負載LD的控制信號。這種控制信號包括用于控制低壓側(cè)驅(qū)動電路LDC的信號以及用于控制高壓側(cè)驅(qū)動電路HDC的信號。電壓(第一電壓)從電源VT被施加至高壓側(cè)驅(qū)動電路HDC。
[0051]低壓側(cè)驅(qū)動電路LDC的電源電壓大致與控制電路LGC的電源電壓相同。因此，控制電路LGC在不通過電平移位電路的情況下耦合至低壓側(cè)驅(qū)動電路LDC。另一方面，高壓側(cè)驅(qū)動電路HDC的電源電壓(第一電壓)大于控制電路LGC的電源電壓(第二電壓)。因此，控制電路LGC通過電平移位電路LSC耦合至高壓側(cè)驅(qū)動電路HDC。電平移位電路LSC包括下文說明的晶體管TR。
[0052]圖2是示出根據(jù)本實施例的半導(dǎo)體器件SD的構(gòu)造的平面圖。半導(dǎo)體器件SD具有由保護環(huán)GDR圍繞的區(qū)域內(nèi)的第一電路區(qū)HSR、隔離區(qū)SPR、第二電路區(qū)LSR以及晶體管TR。
[0053]第一電路區(qū)HSR具有高壓側(cè)驅(qū)動電路HDC，且第二電路區(qū)LSR具有低壓側(cè)驅(qū)動電路LDC以及控制電路LGC。低壓側(cè)驅(qū)動電路LDC的電源電壓以及控制電路LGC的電源電壓(第二電壓)低于第一電路區(qū)HSR的電源電壓(第一電壓)。
[0054]第一電路區(qū)HSR由隔離區(qū)SPR圍繞。S卩，第一電路區(qū)HSR通過隔離區(qū)SPR與第二電路區(qū)LSR隔離。借此，具有不同電源電位的電路可形成在一個襯底SUB中。
[0055]在圖2中所示的示例中，襯底SUB以及第一電路區(qū)HSR大致為矩形。第一電路區(qū)HSR布置為靠近襯底SUB的一個角。此外，沒有其它的電路布置在第一電路區(qū)HSR的一個長邊(圖2中所示的示例中的上側(cè)的邊)以及一個短邊(圖2中所示的示例中的左側(cè)的邊)和最靠近這些邊的襯底SUB的邊之間。
[0056]晶體管TR位于隔離區(qū)SPR中，且將控制電路LGC耦合至高壓側(cè)驅(qū)動電路HDC。更具體地，控制電路LGC耦合至晶體管TR的柵電極GE (下文說