半導(dǎo)體器件的制作方法
【專利說明】半導(dǎo)體器件
[0001]相關(guān)申請(qǐng)的交叉引用
[0002]本申請(qǐng)基于2014年7月17日提交的日本專利申請(qǐng)N0.2014-147048的優(yōu)先權(quán)并要求其優(yōu)先權(quán)的權(quán)益，通過引用的方式將該日本專利申請(qǐng)的全部?jī)?nèi)容并入本文中。
技術(shù)領(lǐng)域
[0003]本文中所描述的實(shí)施例總體上涉及半導(dǎo)體器件。
【背景技術(shù)】
[0004]在半導(dǎo)體器件的將晶體管和二極管安裝在同一襯底上作為集成電路的區(qū)域中，由于寄生晶體管的操作，可能在形成二極管的區(qū)域中出現(xiàn)流至襯底的泄漏電流。

【發(fā)明內(nèi)容】

[0005]實(shí)施例提供了可以抑制流至襯底的泄漏電流的半導(dǎo)體器件。
[0006]實(shí)施例提供了:
[0007]半導(dǎo)體器件，其包括:
[0008]第一導(dǎo)電類型的襯底層；
[0009]襯底層中的第二導(dǎo)電類型的第一半導(dǎo)體層；
[0010]第一導(dǎo)電類型的第二半導(dǎo)體層，其在第一半導(dǎo)體層中并且由第一半導(dǎo)體層與襯底層分開;
[0011]第二半導(dǎo)體層中的第二導(dǎo)電類型的第三半導(dǎo)體層；
[0012]第三半導(dǎo)體層中的第一導(dǎo)電類型的第四半導(dǎo)體層；
[0013]第一導(dǎo)電類型的第五半導(dǎo)體層，其在第三半導(dǎo)體層中并且與第四半導(dǎo)體層分開；
[0014]第二導(dǎo)電類型的第六半導(dǎo)體層，其在第三半導(dǎo)體層中并且與第四半導(dǎo)體層分開，第六半導(dǎo)體層具有比第三半導(dǎo)體層的第二導(dǎo)電類型雜質(zhì)濃度高的第二導(dǎo)電類型雜質(zhì)濃度；
[0015]連接到第四半導(dǎo)體層的第一電極；以及
[0016]連接到第五半導(dǎo)體層和第六半導(dǎo)體層的第二電極。
[0017]此外，實(shí)施例提供了:
[0018]半導(dǎo)體器件，其包括:
[0019]第一導(dǎo)電類型的襯底層；以及
[0020]設(shè)置在襯底上的二極管，二極管包括:
[0021]襯底層中的第二導(dǎo)電類型的第一半導(dǎo)體層；
[0022]第一導(dǎo)電類型的第二半導(dǎo)體層，其在第一半導(dǎo)體層中并且與襯底層分開；
[0023]第二半導(dǎo)體層中的第二導(dǎo)電類型的第三半導(dǎo)體層；
[0024]第三半導(dǎo)體層中的第一導(dǎo)電類型的第四半導(dǎo)體層；以及
[0025]連接到第四半導(dǎo)體層的表面的第一電極。
[0026]此外，實(shí)施例提供了:
[0027]半導(dǎo)體器件，其包括:
[0028]第一導(dǎo)電類型的襯底層；
[0029]襯底層的上表面上的絕緣層；
[0030]襯底與絕緣層之間的第二導(dǎo)電類型的第一半導(dǎo)體區(qū)；
[0031]第一半導(dǎo)體區(qū)中的第一導(dǎo)電類型的第二半導(dǎo)體區(qū)；
[0032]第二導(dǎo)電類型的第三半導(dǎo)體區(qū)，其在第二半導(dǎo)體區(qū)中并且與第一半導(dǎo)體區(qū)分開；
[0033]第三半導(dǎo)體區(qū)中的第一導(dǎo)電類型的第四半導(dǎo)體區(qū)；
[0034]第三半導(dǎo)體區(qū)中的第一導(dǎo)電類型的第五半導(dǎo)體區(qū)；
[0035]第三半導(dǎo)體區(qū)中的第二導(dǎo)電類型的第六半導(dǎo)體區(qū)；
[0036]第一電極，其在襯底層的上表面處與第二半導(dǎo)體區(qū)電接觸；以及
[0037]第二電極，其在襯底層的上表面處與第三半導(dǎo)體區(qū)和第四半導(dǎo)體區(qū)電接觸。
【附圖說明】
[0038]圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的示意性截面圖。
[0039]圖2A和圖2B是示出根據(jù)另一個(gè)實(shí)施例的半導(dǎo)體器件的示意性截面圖。
[0040]圖3A和圖3B是示出根據(jù)另一個(gè)實(shí)施例的半導(dǎo)體器件的示意性截面圖。
[0041]圖4是示出根據(jù)另一個(gè)實(shí)施例的半導(dǎo)體器件的示意性截面圖。
【具體實(shí)施方式】
[0042]示例性實(shí)施例提供了可以抑制流至襯底的泄漏電流的半導(dǎo)體器件。
[0043]通常，根據(jù)一個(gè)實(shí)施例，半導(dǎo)體器件被設(shè)置為包括第一導(dǎo)電類型襯底和設(shè)置在襯底上的二極管。二極管包括設(shè)置在襯底中的第二導(dǎo)電類型第一半導(dǎo)體層、設(shè)置在第一半導(dǎo)體層中并且與襯底分開的第一導(dǎo)電類型第二半導(dǎo)體層、設(shè)置在第二半導(dǎo)體層中的第二導(dǎo)電類型第三半導(dǎo)體層、設(shè)置在第三半導(dǎo)體層中的第一導(dǎo)電類型第四半導(dǎo)體層、與第四半導(dǎo)體層分開并且設(shè)置在第三半導(dǎo)體層中的第一導(dǎo)電類型第五半導(dǎo)體層、與第四半導(dǎo)體層分開并且設(shè)置在第三半導(dǎo)體層中的第二導(dǎo)電類型第六半導(dǎo)體層，該第二導(dǎo)電類型第六半導(dǎo)體層具有比第三半導(dǎo)體層的第二導(dǎo)電類型雜質(zhì)濃度高的第二導(dǎo)電類型雜質(zhì)濃度。
[0044]在下文中，將參考附圖來對(duì)示例性實(shí)施例進(jìn)行描述。在各個(gè)附圖中，利用相同的附圖標(biāo)記來標(biāo)識(shí)相同的元件。下面將根據(jù)第一導(dǎo)電類型為P型并且第二導(dǎo)電類型為η型的假設(shè)來進(jìn)行描述，但是也可以通過將第一導(dǎo)電類型設(shè)置為η型并且將第二導(dǎo)電類型設(shè)置為P型來執(zhí)行實(shí)施例。
[0045]圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的示意性截面圖。
[0046]根據(jù)第一實(shí)施例的半導(dǎo)體器件具有二極管20、雙極型晶體管40以及金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET) 50和60安裝在襯底層10 (也被稱為“襯底10”)上的結(jié)構(gòu)。例如，襯底層10可以是半導(dǎo)體晶片或其一部分，例如形成在半導(dǎo)體晶片上或形成在半導(dǎo)體晶片中的半導(dǎo)體層。襯底層10也可以是設(shè)置在絕緣晶片等上的半導(dǎo)體材料。二極管20、雙極型晶體管40以及MOSFET 50和60設(shè)置在襯底10的表面處。
[0047]除了二極管20、雙極型晶體管40以及MOSFET 50和60之外的許多元件都可以形成在襯底10上。二極管20、雙極型晶體管40、MOSFET 50和60以及其它元件形成集成電路。
[0048]例如，襯底10是P型硅襯底。此外，在該示例中，下文將描述的每個(gè)半導(dǎo)體層是硅層。然而，襯底10和半導(dǎo)體層不僅限于硅，并且可以例如是碳化硅或氮化鎵。
[0049]例如，雙極型晶體管40是NPN型雙極型晶體管。雙極型晶體管40包括設(shè)置在襯底10中的η型集電極層41。
[0050]在集電極層41中，設(shè)置了 P型基極層42。在基極層42中，P型基極接觸層44和η型發(fā)射極層45按照彼此分開的方式設(shè)置?；鶚O接觸層44的P型雜質(zhì)濃度高于基極層42的P型雜質(zhì)濃度。
[0051]在集電極層41中，η型集電極接觸層43被設(shè)置為與基極層42分開。S卩，接觸層43和基極層42彼此不鄰接或彼此不直接接觸。集電極接觸層43的η型雜質(zhì)濃度高于集電極層41的η型雜質(zhì)濃度。
[0052]雙極型晶體管40的每個(gè)層的表面與襯底10的表面齊平。在該表面(例如，圖1中所描繪的上表面)上，設(shè)置了絕緣層80。
[0053]在集電極接觸層43上，設(shè)置了集電極電極46。集電極電極46穿透絕緣層80并且到達(dá)集電極接觸層43的表面。集電極接觸層43與集電極電極46進(jìn)行直接歐姆接觸或者經(jīng)由金屬硅化物層而與集電極電極46進(jìn)行歐姆接觸。集電極層41經(jīng)由集電極接觸層43電連接到集電極電極46。
[0054]在基極接觸層44上，設(shè)置了基極電極47?；鶚O電極47穿透絕緣層80并且到達(dá)基極接觸層44的表面?；鶚O接觸層44與基極電極47進(jìn)行直接歐姆接觸或者經(jīng)由金屬娃化物層而與基極電極47進(jìn)行歐姆接觸?；鶚O層42經(jīng)由基極接觸層44電連接到基極電極47。
[0055]在發(fā)射極層45上，設(shè)置了發(fā)射極電極48。發(fā)射極電極48穿透絕緣層80并且到達(dá)發(fā)射極層45的表面。發(fā)射極層45與發(fā)射極電極48進(jìn)行直接歐姆接觸或者經(jīng)由金屬硅化物層而與發(fā)射極電極48進(jìn)行歐姆接觸，并且發(fā)射極層45電連接到發(fā)射極電極48。
[0056]MOSFET 50 為 ρ 溝道型 MOSFET，并且 MOSFET 60 為 η 溝道型 MOSFET。MOSFET 50和MOSFET 60形成CMOS電路。
[0057]MOSFET 50具有設(shè)置在襯底10中的η型半導(dǎo)體層51。在半導(dǎo)體層51中，ρ型漏極層52、ρ型源極層53和η型接觸層54按照彼此分開的方式設(shè)置。S卩，ρ型漏極層52、ρ型源極層53和η型接觸層54彼此不鄰接或者彼此不直接接觸。如圖1中所描繪的，半導(dǎo)體層51的部分將ρ型漏極層52、ρ型源極層53和η型接觸層54彼此分開。接觸層54的η型雜質(zhì)濃度高于半導(dǎo)體層51的η型雜質(zhì)濃度。源極層53設(shè)置在漏極層52與接觸層54之間。
[0058]半導(dǎo)體層51的位于漏極層52與源極層53之間的表面區(qū)成為溝道區(qū)。在溝道區(qū)上，設(shè)置柵極電極56以使絕緣膜(柵極絕緣膜)55位于溝道區(qū)與柵極電極56之間。
[0059]上面所描述的MOSFET 50的每個(gè)層的表面與襯底10的表面一致。在該表面上，設(shè)置了絕緣層80。
[0060]在漏極層52上，設(shè)置了漏極電極57。漏極電極57穿透絕緣層80并且到達(dá)漏極層52的表面。漏極層52與漏極電極57進(jìn)行直接歐姆接觸或者經(jīng)由金屬硅化物層而與漏極電極57進(jìn)行歐姆接觸，并且漏極層52電連接到漏極電極57。
[0061]在源極層53上，設(shè)置了源極電極58。源極電極58穿透絕緣層80并且到達(dá)源極層53的表面。源極層53與源極電極58進(jìn)行直接歐姆接觸或者經(jīng)由金屬硅化物層而與源極電極58進(jìn)行歐姆接觸，并且源極層53電連接到源極電極58。
[0062]在接觸層54上，設(shè)置了電極59。電極59穿透絕緣層80并且到達(dá)接觸層54的表面。接觸層54與電極59進(jìn)行直接歐姆接觸或者經(jīng)由金屬硅化物層而與電極59進(jìn)行歐姆接觸。例如，電極59與源極電極58短路(電連接)。
[0063]MOSFET