專(zhuān)利名稱(chēng)：Soi h型柵mos器件的建模方法
技術(shù)領(lǐng)域：
本發(fā)明涉及器件提參建模領(lǐng)域，特別涉及一種對(duì)H型柵SOI MOS器件建模的方法。
背景技術(shù)：
隨著集成電路技術(shù)的發(fā)展和越來(lái)越廣泛的應(yīng)用，集成電路設(shè)計(jì)時(shí)必須考慮其高可靠性、高性能、低成本的要求，人們對(duì)IC CAD軟件統(tǒng)計(jì)容差分析、優(yōu)化設(shè)計(jì)、成品率、成本分析及可靠性預(yù)測(cè)的功能和精度要求也越來(lái)越高。而在IC CAD軟件中，MOSFET的器件模型是將IC設(shè)計(jì)和IC產(chǎn)品功能與性能聯(lián)系起來(lái)的關(guān)鍵紐帶。伴隨著集成器件尺寸越來(lái)越小，集成規(guī)模越來(lái)越大，集成電路工序越來(lái)越復(fù)雜，對(duì)器件模型的精度要求也越來(lái)越高。當(dāng)今一個(gè)精確的MOSFET模型無(wú)疑已成為IC CAD設(shè)計(jì)者首要解決的問(wèn)題，一直也是國(guó)際上研究的重點(diǎn)和熱點(diǎn)。目前業(yè)界主流的MOSFET器件模型為BSM模型，所對(duì)應(yīng)的SOI MOSFET器件模型為BSMSOI模型。BSIMS0I所針對(duì)的器件為條型柵器件，在實(shí)際電路設(shè)計(jì)時(shí)，為了方便進(jìn)行體引出，MOSFET會(huì)采用H型柵器件結(jié)構(gòu)，在此種情況下會(huì)增加延伸源體結(jié)側(cè)面電容以及延伸漏體結(jié)側(cè)面電容，原有的BSMSOI模型沒(méi)有考慮此因素的影響。

發(fā)明內(nèi)容
針對(duì)之前建立的模型無(wú)法考慮到H型柵器件延伸源體結(jié)側(cè)面電容以及延伸漏體結(jié)側(cè)面電容對(duì)于器件性能的影響，本發(fā)明提供了一種對(duì)H型柵SOI MOS器件建模的方法，該方法包括a)建立包含模擬條型柵SOI MOS器件的初級(jí)MOS器件模型以及模擬延伸源體PN結(jié)側(cè)面電容的延伸源體PN結(jié)側(cè)面電容模型和模擬延伸漏體PN結(jié)側(cè)面電容的延伸漏體PN結(jié)側(cè)面電容模型的總體模型；b)對(duì)總體模型中的初級(jí)MOS器件模型和延伸源體PN結(jié)側(cè)面電容模型和延伸漏體PN結(jié)側(cè)面電容模型分別進(jìn)行參數(shù)提取。根據(jù)本發(fā)明提供的建模方法，考慮延伸源體結(jié)側(cè)面電容以及延伸漏體結(jié)側(cè)面電容對(duì)于H型柵SOI器件的性能的影響，提高了模型的精確度，能夠有效的運(yùn)用于對(duì)H型柵SOI器件的仿真設(shè)計(jì)。


通過(guò)閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯圖1為根據(jù)本發(fā)明的H型柵SOI MOS器件建模方法的流程圖；圖2為示例性的H型柵SOI MOS器件的版圖示意圖；圖3為本發(fā)明的模擬H型柵SOI MOS器件的總體模型的大致電路圖。附圖中相同或相似的附圖標(biāo)記代表相同或相似的部件。
具體實(shí)施例方式為使本發(fā)明的目的、技術(shù)方案和優(yōu)點(diǎn)更加清楚，下面將結(jié)合附圖對(duì)本發(fā)明的實(shí)施例作詳細(xì)描述。下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出，其中自始至終相同或類(lèi)似的標(biāo)號(hào)表示相同或類(lèi)似的元件或具有相同或類(lèi)似功能的元件。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。下文的公開(kāi)提供了許多不同的實(shí)施例或例子用來(lái)實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開(kāi)，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。下面參考圖f圖3來(lái)說(shuō)明本發(fā)明。圖1為根據(jù)本發(fā)明的H型柵SOI MOS器件建模方法的流程圖。在步驟S 101中，建立包含模擬條型柵SOI MOS器件的初級(jí)MOS器件模型以及模擬延伸源體PN結(jié)側(cè)面電容的延伸源體PN結(jié)側(cè)面電容模型和模擬延伸漏體PN結(jié)側(cè)面電容的延伸漏體PN結(jié)側(cè)面電容模型的總體模型。其中，初級(jí)MOS器件模型為BSIMS0I模型，延伸源體PN結(jié)側(cè)面電容模型和延伸漏體PN結(jié)側(cè)面電容模型為SPICE中的PN結(jié)電容模型。參考圖2來(lái)說(shuō)明本發(fā)明所針對(duì)的H型柵SOI MOS器件。圖2為示例性的H型柵SOI MOS器件的版圖示意圖。H型柵SOMOS器件包括源端S201、柵端S202、漏端S203、第一體引出端S204和第二體引出端S205以及第一延伸區(qū)域S206和第二延伸區(qū)域S207，其中，SA為柵到源端有源區(qū)邊界的距離，SB為柵到漏端有源區(qū)邊界的距離，在源端S201和第一延伸區(qū)域S206以及第二延伸區(qū)域S207之間存在延伸PN結(jié)電容S208和S209，在漏端S203和第一延伸區(qū)域S206以及第二延伸區(qū)域S207之間存在延伸PN結(jié)電容S210和S211，在源端S201和柵端S202之間存在源體PN結(jié)側(cè)面電容212，在漏端S203和柵端S202之間存在漏體PN結(jié)側(cè)面電容213。而目前的BSMSOI模型中未考慮S208-S211這四個(gè)延伸PN結(jié)側(cè)面電容，而只考慮了源體PN結(jié)側(cè)面電容212和漏體PN結(jié)側(cè)面電容213。為此，本發(fā)明的實(shí)施例中通過(guò)建立包含模擬條型柵SOI MOS器件的初級(jí)MOS器件模型(即BSMSOI模型)以及模擬延伸源體PN結(jié)側(cè)面電容(例如S208和S209)的延伸源體PN結(jié)側(cè)面電容模型和模擬延伸漏體PN結(jié)側(cè)面電容(例如S210和S211)的延伸漏體PN結(jié)側(cè)面電容模型的總體模型(子電路模型)，來(lái)模擬H型柵SOI MOS器件。例如，可以采用以下的SPICE代碼來(lái)定義一個(gè)子電路模型(即總體模型，電路圖大致如圖3所示):其中ml, dl, d2為器件名。nmos,pwell為器件模型名。area=0的原因是源漏注入到底時(shí)不存在源體、漏體底面結(jié)。(如果源漏注入不到底時(shí)則需要考慮底面結(jié)，具體方式見(jiàn)另一個(gè)相關(guān)專(zhuān)利申請(qǐng))。.subckt nch dgs biw=3. 5u il=0. 35u SA=8e-7SB=8e_7as=’iw*SA’ps=’2* (iw+SA)’ psl=’ 2*SA’ ad=’ iw*SB’ pd=’ 2* (iw+SB)’ pdl=’ 2*SB’ dtemp=0count=l (定義子電路 nch的連接節(jié)點(diǎn)和參數(shù)等，SA以及SB定義如圖2所示)mid gseb nmos w=iw l=il as=as ps=ps ad=ad pd=pddtemp=dtemp m=count (定義使用BSMSOI模型的MOS器件ml)vie GND! Ov
dlb s pwell area=0 p j=ps ldtemp=dtemp (定義模擬延伸源體 PN 結(jié)側(cè)面電容的延伸源體PN結(jié)dl)d2b d pwell area=0 pj=pdl dtemp=dtemp (定義模擬延伸漏體 PN 結(jié)側(cè)面電容的延伸漏體PN結(jié)d2)。在步驟S102中，對(duì)總體模型中的初級(jí)MOS器件模型和延伸源體PN結(jié)側(cè)面電容模型和延伸漏體PN結(jié)側(cè)面電容模型分別進(jìn)行參數(shù)提取。此過(guò)程可以通過(guò)商用軟件例如安捷倫的MBP(Model BuilderProgrammer)來(lái)實(shí)施。可以針對(duì)某種特定的H型柵SOI工藝，分別提取初級(jí)MOS器件模型nmos和延伸PN結(jié)側(cè)面電容模型pwell的參數(shù)。從而可以對(duì)該種工藝中的H型柵SOI MOS器件進(jìn)行準(zhǔn)確的建模。利用環(huán)振對(duì)此建模方法進(jìn)行了驗(yàn)證。以中國(guó)科學(xué)院微電子研究所0.35um SOI工藝為例，101級(jí)環(huán)振的測(cè)試周期為12ns。采用標(biāo)準(zhǔn)方法(即僅僅采用BSMSOI模型)的仿真結(jié)果為9. 5ns，而采用根據(jù)本發(fā)明實(shí)施方式所建立的模型模擬結(jié)果為12.4ns?？梢钥闯龈鶕?jù)本發(fā)明實(shí)施方式所建立的模型與測(cè)試結(jié)果符合很好。上述實(shí)施例為本發(fā)明較佳的實(shí)施方式，但本發(fā)明的實(shí)施方式并不受上述實(shí)施例的限制，其他的任何未背離本發(fā)明的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡(jiǎn)化，均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種SOI MOS器件的建模方法，其中該SOI MOS器件為H型柵SOI MOS器件，該方法包括 a)建立包含模擬條型柵SOIMOS器件的初級(jí)MOS器件模型以及模擬延伸源體PN結(jié)側(cè)面電容的延伸源體PN結(jié)側(cè)面電容模型和模擬延伸漏體PN結(jié)側(cè)面電容的延伸漏體PN結(jié)側(cè)面電容模型的總體模型； b)對(duì)總體模型中的初級(jí)MOS器件模型和延伸源體PN結(jié)側(cè)面電容模型和延伸漏體PN結(jié)側(cè)面電容模型分別進(jìn)行參數(shù)提取。
2.根據(jù)權(quán)利要求I所述的方法，其中初級(jí)MOS器件模型為BSIMS0I模型。
3.根據(jù)權(quán)利要求I或2中所述的方法，其中延伸源體PN結(jié)側(cè)面電容模型和延伸漏體PN結(jié)側(cè)面電容模型為SPICE中的PN結(jié)電容模型。
全文摘要
本發(fā)明提供了一種SOI MOS器件的建模方法，其中該SOI MOS器件為H型柵的SOI MOS器件，該方法包括a)建立包含模擬條形柵的SOI MOS器件的初級(jí)MOS器件模型以及模擬延伸源體PN結(jié)側(cè)面電容的源體PN結(jié)側(cè)面電容模型和模擬延伸漏體PN結(jié)側(cè)面電容的延伸漏體PN結(jié)側(cè)面電容模型的總體模型；b)對(duì)總體模型中的初級(jí)MOS器件模型和延伸源體PN結(jié)側(cè)面電容模型和延伸漏體PN結(jié)側(cè)面電容模型分別進(jìn)行參數(shù)提取。本發(fā)明提供的建模方法考慮了H型柵SOI MOS器件中延伸源體結(jié)側(cè)面電容以及延伸漏體結(jié)側(cè)面電容對(duì)于器件性能的影響，提高了模型的精確度，能夠有效的運(yùn)用于對(duì)器件的仿真設(shè)計(jì)。
文檔編號(hào)G06F17/50GK102982215SQ20121053688
公開(kāi)日2013年3月20日 申請(qǐng)日期2013年1月6日 優(yōu)先權(quán)日2013年1月6日
發(fā)明者卜建輝, 畢津順, 羅家俊, 韓鄭生 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所