對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的方法和系統(tǒng)的制作方法
【專利摘要】本發(fā)明涉及一種對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的方法和系統(tǒng)。所述方法包括：將為與所述數(shù)字電路模塊在同一條數(shù)據(jù)通路中的其他模塊的驗(yàn)證測試用例進(jìn)行編譯，得到機(jī)器碼；對所述數(shù)字電路模塊進(jìn)行仿真，將所述機(jī)器碼采用仿真的數(shù)字電路模塊進(jìn)行處理，將處理后的機(jī)器碼保存到存儲器中；所述集成電路的中央處理單元經(jīng)由所述數(shù)據(jù)通路從所述存儲器中讀取所述機(jī)器碼并執(zhí)行。本發(fā)明可以對數(shù)字電路模塊進(jìn)行驗(yàn)證，并且不需要專門為該模塊建立專門的驗(yàn)證測試用例，省時(shí)省力，縮短開發(fā)周期。
【專利說明】對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的方法和系統(tǒng)
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及集成電路驗(yàn)證領(lǐng)域，尤其涉及一種對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的方法和系統(tǒng)。
【背景技術(shù)】
[0002]驗(yàn)證工作是集成電路設(shè)計(jì)過程中極其關(guān)鍵的環(huán)節(jié)之一，驗(yàn)證工作用于檢驗(yàn)集成電路的設(shè)計(jì)是否實(shí)現(xiàn)了設(shè)計(jì)規(guī)范描述的功能和時(shí)序，驗(yàn)證工作還用于驗(yàn)證設(shè)計(jì)規(guī)范描述的功能是否合理，為保證電路設(shè)計(jì)的正確且合理，驗(yàn)證工作變得越來越重要。隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大，對驗(yàn)證方法的要求也越來越多，除了要求驗(yàn)證的質(zhì)量外，還要求驗(yàn)證的方法具有高效性。一般地，在較大規(guī)模的專用集成電路(Application Specific IntegratedCircuits,簡稱:ASIC)、片上系統(tǒng)(System on Chip,簡稱:SoC)、知識產(chǎn)權(quán)(IntellectualProperty，簡稱:IP)模塊等的設(shè)計(jì)過程中，驗(yàn)證工作通常要占整個設(shè)計(jì)周期的70%甚至更多。
[0003]為了對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證，通常采取如下的驗(yàn)證方法:驗(yàn)證人員對數(shù)字電路模塊進(jìn)行仿真，對數(shù)字電路模塊和仿真的數(shù)字電路模塊輸入相同的數(shù)據(jù)，將二者輸出的數(shù)據(jù)做比較。該驗(yàn)證方法需要專門為數(shù)字電路模塊建立專門的測試用例，費(fèi)時(shí)費(fèi)力，延長了開發(fā)周期。

【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的方法和系統(tǒng)，用以實(shí)現(xiàn)對數(shù)字電路模塊進(jìn)行驗(yàn)證，并且不需要專門為該模塊建立專門的驗(yàn)證測試用例，省時(shí)省力，縮短開發(fā)周期。
[0005]本發(fā)明提供一種對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的方法，包括:
[0006]將為與所述數(shù)字電路模塊在同一條數(shù)據(jù)通路中的其他模塊的驗(yàn)證測試用例進(jìn)行編譯，得到機(jī)器碼；
[0007]對所述數(shù)字電路模塊進(jìn)行仿真，將所述機(jī)器碼采用仿真的數(shù)字電路模塊進(jìn)行處理，將處理后的機(jī)器碼保存到存儲器中；
[0008]所述集成電路的中央處理單元經(jīng)由所述數(shù)據(jù)通路從所述存儲器中讀取所述機(jī)器碼并執(zhí)行。
[0009]本發(fā)明還提供一種對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的系統(tǒng)，包括:
[0010]編譯器，用于將為與所述數(shù)字電路模塊在同一條數(shù)據(jù)通路中的其他模塊設(shè)計(jì)的驗(yàn)證測試用例進(jìn)行編譯，得到機(jī)器碼；
[0011]電路模擬器，用于對所述數(shù)字電路模塊進(jìn)行仿真，將所述機(jī)器碼采用仿真的數(shù)字電路模塊進(jìn)行處理，將處理后的機(jī)器碼保存到存儲器中，以便所述集成電路的中央處理單元經(jīng)由所述數(shù)據(jù)通路從所述存儲器中讀取所述機(jī)器碼并執(zhí)行。
[0012]在本發(fā)明實(shí)施例中，采用為同一條數(shù)據(jù)通路中的其他模塊設(shè)計(jì)的驗(yàn)證測試用例來驗(yàn)證數(shù)字電路模塊，不需要專門為數(shù)字電路模塊設(shè)計(jì)測試用例，省時(shí)省力，縮短了開發(fā)周期。
【專利附圖】

【附圖說明】
[0013]圖1為本發(fā)明對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的系統(tǒng)第一實(shí)施例的結(jié)構(gòu)示意圖；
[0014]圖2為本發(fā)明對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的方法第一實(shí)施例的流程示意圖；
[0015]圖3為本發(fā)明對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的系統(tǒng)第二實(shí)施例的結(jié)構(gòu)示意圖；
[0016]圖4為本發(fā)明對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的方法第二實(shí)施例的流程示意圖。
【具體實(shí)施方式】
[0017]下面結(jié)合說明書附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步的描述。
[0018]如圖1所示，為本發(fā)明對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的系統(tǒng)第一實(shí)施例的結(jié)構(gòu)示意圖，該系統(tǒng)可以包括編譯器11和電路模擬器12。
[0019]其中，編譯器11用于將為與數(shù)字電路模塊在同一條數(shù)據(jù)通路中的其他模塊的驗(yàn)證測試用例進(jìn)行編譯，得到機(jī)器碼；電路模擬器12用于對數(shù)字電路模塊進(jìn)行仿真，將機(jī)器碼采用仿真的數(shù)字電路模塊進(jìn)行處理，將處理后的機(jī)器碼保存到存儲器中，以便集成電路的中央處理單元經(jīng)由數(shù)據(jù)通路從存儲器中讀取機(jī)器碼并執(zhí)行。
[0020]其中，各個模塊通過數(shù)據(jù)總線連接形成的數(shù)據(jù)傳送路徑稱為數(shù)據(jù)通路。
[0021]該系統(tǒng)的工作過程如下:如圖2所示，為本發(fā)明對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的方法第一實(shí)施例的流程示意圖，該方法可以包括如下步驟:
[0022]步驟21、編譯器11將為與數(shù)字電路模塊在同一條數(shù)據(jù)通路中的其他模塊的驗(yàn)證測試用例進(jìn)行編譯，得到機(jī)器碼；
[0023]其中，為其他模塊設(shè)計(jì)的驗(yàn)證測試用例可以用c語言編寫；當(dāng)數(shù)據(jù)通路中其他模塊很多時(shí)，驗(yàn)證測試用例的數(shù)量可以有上千個；
[0024]步驟22、電路模擬器12對數(shù)字電路模塊進(jìn)行仿真，將機(jī)器碼采用仿真的數(shù)字電路模塊進(jìn)行處理，將處理后的機(jī)器碼保存到存儲器中；
[0025]可選地，電路模擬器12可以采用verilog語言對數(shù)字電路模塊進(jìn)行仿真；
[0026]步驟23、集成電路的中央處理單元經(jīng)由數(shù)據(jù)通路從存儲器中讀取機(jī)器碼并執(zhí)行；
[0027]如果中央處理單元能夠按照驗(yàn)證測試用例執(zhí)行，說明數(shù)字電路模塊正確，否則說明數(shù)字電路模塊錯誤。
[0028]在本實(shí)施例中，采用為其他模塊設(shè)計(jì)的驗(yàn)證測試用例來驗(yàn)證數(shù)字電路模塊，不需要專門為數(shù)字電路模塊設(shè)計(jì)測試用例，省時(shí)省力，縮短了開發(fā)周期。
[0029]可選地，當(dāng)數(shù)據(jù)通路中還包括加擾模塊時(shí)，圖2所示系統(tǒng)中還可以包括加擾模擬器，與電路模擬器連接，用于對加擾模塊進(jìn)行仿真，將電路模擬器輸出的機(jī)器碼再采用仿真的加擾模塊進(jìn)行加擾處理，將處理后的機(jī)器碼保存到存儲器中。[0030]相應(yīng)地，圖2所示步驟22中“將處理后的機(jī)器碼保存到存儲器中”之前還可以包括:對加擾模塊進(jìn)行仿真，將機(jī)器碼采用仿真的加擾模塊進(jìn)行加擾處理。
[0031]如圖3所示，為本發(fā)明對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的系統(tǒng)第二實(shí)施例的結(jié)構(gòu)示意圖，在本實(shí)施例中，該數(shù)字電路模塊具體可以為加擾模塊，該系統(tǒng)可以包括編譯器11和加擾模擬器13，其中，編譯器11用于將為與加擾模塊在同一條數(shù)據(jù)通路中的其他模塊設(shè)計(jì)的驗(yàn)證測試用例進(jìn)行編譯，得到機(jī)器碼；加擾模擬器13用于對加擾模塊進(jìn)行仿真，將機(jī)器碼采用仿真的加擾模塊進(jìn)行處理，將處理后的機(jī)器碼保存到存儲器中，以便集成電路的中央處理單元經(jīng)由數(shù)據(jù)通路從存儲器中讀取機(jī)器碼并執(zhí)行。
[0032]本實(shí)施例的工作過程如下:如圖4所示，為本發(fā)明對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的方法第二實(shí)施例的流程示意圖，該方法可以包括如下步驟:
[0033]步驟41、編譯器11將為與加擾模塊在同一條數(shù)據(jù)通路中的其他模塊設(shè)計(jì)的驗(yàn)證測試用例進(jìn)行編譯，得到機(jī)器碼；
[0034]步驟42、加擾模擬器13對加擾模塊進(jìn)行仿真，將機(jī)器碼采用仿真的加擾模塊進(jìn)行處理，將處理后的機(jī)器碼保存到存儲器中；
[0035]步驟43、集成電路的中央處理單元經(jīng)由數(shù)據(jù)通路從存儲器中讀取機(jī)器碼并執(zhí)行。
[0036]在本實(shí)施例中，采用為同一條數(shù)據(jù)通路中的其他模塊設(shè)計(jì)的驗(yàn)證測試用例來驗(yàn)證數(shù)字電路模塊，不需要專門為數(shù)字電路模塊設(shè)計(jì)測試用例，省時(shí)省力，縮短了開發(fā)周期。
[0037]可選地，為了提高驗(yàn)證的全面性，圖3所示系統(tǒng)還可以包括隨機(jī)信號發(fā)生器31和系統(tǒng)配置器32。其中，隨機(jī)信號發(fā)生器31用于產(chǎn)生隨機(jī)的加擾參數(shù)；系統(tǒng)配置器32用于采用隨機(jī)的加擾參數(shù)對集成電路中的加擾模塊和仿真的加擾模塊進(jìn)行配置。
[0038]相應(yīng)地，在圖4所示流程示意圖中，還可以包括如下步驟:產(chǎn)生隨機(jī)的加擾參數(shù)，采用隨機(jī)的加擾參數(shù)對集成電路中的加擾模塊和仿真的加擾模塊進(jìn)行配置?？蛇x地，該步驟可以在系統(tǒng)上電時(shí)執(zhí)行，這樣，每次上電時(shí)，產(chǎn)生的加擾參數(shù)不同，從而可以驗(yàn)證不同加擾參數(shù)時(shí)加擾模塊的正確性。
[0039]最后應(yīng)說明的是:以上實(shí)施例僅用以說明本發(fā)明的技術(shù)方案而非限制，盡管參照較佳實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍。
【權(quán)利要求】
1.一種對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的方法，其特征在于，包括: 將為與所述數(shù)字電路模塊在同一條數(shù)據(jù)通路中的其他模塊的驗(yàn)證測試用例進(jìn)行編譯，得到機(jī)器碼； 對所述數(shù)字電路模塊進(jìn)行仿真，將所述機(jī)器碼采用仿真的數(shù)字電路模塊進(jìn)行處理，將處理后的機(jī)器碼保存到存儲器中； 所述集成電路的中央處理單元經(jīng)由所述數(shù)據(jù)通路從所述存儲器中讀取所述機(jī)器碼并執(zhí)行。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述數(shù)據(jù)通路中還包括加擾模塊，所述將處理后的機(jī)器碼保存到存儲器中之前還包括: 對所述加擾模塊進(jìn)行仿真，將所述機(jī)器碼采用仿真的加擾模塊進(jìn)行加擾處理。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述數(shù)字電路模塊具體為加擾模塊，所述仿真的數(shù)字電路模塊具體為仿真的加擾模塊。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，還包括: 產(chǎn)生隨機(jī)的加擾參數(shù)； 采用所述隨機(jī)的加擾參數(shù)對所述集成電路中的所述加擾模塊和所述仿真的加擾模塊進(jìn)行配置。
5.一種對集成電路中的數(shù)字電路模塊進(jìn)行驗(yàn)證的系統(tǒng)，其特征在于，包括: 編譯器，用于將為與所述數(shù)字電路模塊在同一條數(shù)據(jù)通路中的其他模塊設(shè)計(jì)的驗(yàn)證測試用例進(jìn)行編譯，得到機(jī)器碼； 電路模擬器，用于對所述數(shù)字電路模塊進(jìn)行仿真，將所述機(jī)器碼采用仿真的數(shù)字電路模塊進(jìn)行處理，將處理后的機(jī)器碼保存到存儲器中，以便所述集成電路的中央處理單元經(jīng)由所述數(shù)據(jù)通路從所述存儲器中讀取所述機(jī)器碼并執(zhí)行。
6.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于，所述數(shù)據(jù)通路中還包括加擾模塊，所述系統(tǒng)還包括: 加擾模擬器，用于對所述加擾模塊進(jìn)行仿真，將所述機(jī)器碼采用仿真的加擾模塊進(jìn)行加擾處理，將處理后的機(jī)器碼保存到存儲器中。
7.根據(jù)權(quán)利要求5所述的系統(tǒng)，其特征在于，所述數(shù)字電路模塊具體為加擾模塊，所述電路模擬器具體為加擾模擬器，所述仿真的數(shù)字電路模塊具體為仿真的加擾模塊。
8.根據(jù)權(quán)利要求7所述的系統(tǒng)，其特征在于，還包括: 隨機(jī)信號發(fā)生器，用于產(chǎn)生隨機(jī)的加擾參數(shù)； 系統(tǒng)配置器，用于采用所述隨機(jī)的加擾參數(shù)對所述集成電路中的所述加擾模塊和所述仿真的加擾模塊進(jìn)行配置。
【文檔編號】G06F17/50GK103714219SQ201410004970
【公開日】2014年4月9日 申請日期:2014年1月6日 優(yōu)先權(quán)日:2014年1月6日
【發(fā)明者】馮秀麗, 陳世柱 申請人:北京昆騰微電子有限公司