專利名稱：應(yīng)用于集成電路的物理設(shè)計驗證的方法及其裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于集成電路設(shè)計的驗證方法與裝置，尤其是關(guān)于應(yīng)用于集成電路的物 理設(shè)計驗證的方法及其裝置。
背景技術(shù)：
集成電路制造技術(shù)的不斷進步使得集成電路芯片的最小尺寸也一直下降。然于， 在縮小芯片尺寸趨勢的物理設(shè)計中，更需要考慮制造能力(manufacturability)對集成電 路芯片所造成合格率(yield)和可靠性(reliability)的影響。據(jù)此，除了在物理的集成 電路芯片制作完成后的測試及驗證階段，集成電路的物理設(shè)計驗證亦為電路設(shè)計流程中重要的一環(huán)。在各種集成電路的物理設(shè)計驗證中，物理設(shè)計驗證的步驟是確認(rèn)一集成電路設(shè) 計是否符合所有流程規(guī)則。幾何設(shè)計規(guī)則藉由檢查一電路的最終布局的相對位置或語法 (syntax)確保所述電路得以正確地制造。然而，功能正確性檢驗將由可操縱電路作動及其 行為的仿真器(simulator)和驗證器(verifier)協(xié)助完成。電氣規(guī)則檢查(electrical rule check)或設(shè)計規(guī)則檢查(design rule check)則用于處理布局語法及復(fù)雜行為分析。 電氣規(guī)則為一電路的相關(guān)屬性規(guī)定，其可藉由幾何及連接關(guān)系決定。在各種集成電路的物理設(shè)計驗證的軟件或硬件中，布局對比原理圖(layout versus schematic,LVS)軟件是用于對比一集成電路的原始電路網(wǎng)表及所述電路的圖形數(shù) 據(jù)系統(tǒng)是否一致。所述布局對原理圖軟件首先根據(jù)所述電路的圖形數(shù)據(jù)系統(tǒng)產(chǎn)生一布局電 路網(wǎng)表，并針對所述原始電路網(wǎng)表及所述布局電路網(wǎng)表加以對比。若對比結(jié)果不一致，則 電路設(shè)計人員可根據(jù)對比結(jié)果修改所述電路的布局及繞線，亦即產(chǎn)生一更新的圖形數(shù)據(jù)系 統(tǒng)，再重新對比所述原始電路網(wǎng)表及所述更新的圖形數(shù)據(jù)系統(tǒng)。然而，不論是電路設(shè)計人員根據(jù)一集成電路的原始電路網(wǎng)表產(chǎn)生所述集成電路的 布局圖，或是根據(jù)布局對比原理圖軟件所提供的對比結(jié)果修改所述集成電路的布局圖，皆 有可能在布局圖的制作過程中將兩個不同信號網(wǎng)絡(luò)的電路連接在一起，此種錯誤即稱的為 電路短路。常見的電路短路形式包含供電網(wǎng)絡(luò)和接地網(wǎng)絡(luò)的短路，然而電路短路可包含各 種信號網(wǎng)絡(luò)的誤接，而不局限于供電網(wǎng)絡(luò)和接地網(wǎng)絡(luò)的短路。由于集成電路的電路短路是發(fā)生于集成電路的布局圖內(nèi)，故較難以以人工方式尋 找短路所發(fā)生的位置。據(jù)此，為解決集成電路的電路短路，現(xiàn)行存在一種物理設(shè)計驗證的軟 件以尋找集成電路內(nèi)的短路位置。圖1顯示一現(xiàn)有的集成電路的短路位置搜尋方法的流程 圖。在步驟102，根據(jù)使用者設(shè)定的編輯檔案或是電路布局的數(shù)據(jù)文件輸入一集成電路的虛 擬文字，并進入步驟104。在步驟104，根據(jù)所述集成電路內(nèi)的虛擬文字定位所述集成電路 內(nèi)的可能短路位置。圖2顯示一集成電路的電路短路的局部示意圖。如圖2所示，所述集成電路200 包含元件202、204和206，其中所述元件202、204和206各包含四個輸出/入端。所述元 件202、204和206是由一供電網(wǎng)絡(luò)和一接地網(wǎng)絡(luò)串聯(lián)，而一金屬線250是橫跨所述供電網(wǎng)絡(luò)和所述接地網(wǎng)絡(luò)而造成電路短路。若應(yīng)用圖1所示現(xiàn)有的集成電路短路位置的搜尋方法于圖2的集成電路200。在 步驟102，使用者于端點A輸入一供電網(wǎng)絡(luò)VDD，并于端點B輸入一接地網(wǎng)絡(luò)VSS。在步驟 104，根據(jù)所述集成電路200內(nèi)的虛擬文字VDD和VSS定位所述集成電路內(nèi)的可能短路位置。然而，現(xiàn)有的集成電路短路位置的搜尋方法存在許多缺點。首先，使用者可能提供 錯誤的集成電路的虛擬文字而造成所述搜尋方法無法提供正確的電路短路位置。其次，使 用者為避免提供錯誤的集成電路的虛擬文字，可能提供過少的集成電路的虛擬文字，這將 造成現(xiàn)有的集成電路短路位置的搜尋方法耗費大量時間尋找所述短路位置，甚至將難以找 出所述短路位置。據(jù)此，業(yè)界所需要的是一種有效的方法及其裝置，其可大幅壓縮搜尋集成電路的 短路位置時所耗費的時間，以使得整個電路設(shè)計流程能更有效率。

發(fā)明內(nèi)容
本發(fā)明是藉由利用布局對比原理圖的對比結(jié)果標(biāo)示一集成電路內(nèi)的元件的輸出/ 入端的虛擬文字，以達(dá)到廣泛增加集成電路內(nèi)的虛擬文字的目的。通過所述廣泛增加的虛 擬文字可大幅壓縮搜尋集成電路的短路位置時所需的時間。本發(fā)明提供一種應(yīng)用于集成電路的物理設(shè)計驗證的方法，包含下列步驟對比一 集成電路的原始電路網(wǎng)表及所述集成電路的布局資料；以及根據(jù)對比結(jié)果標(biāo)示所述集成電 路內(nèi)的元件的輸出/入端的虛擬文字。本發(fā)明提供另一種應(yīng)用于集成電路的物理設(shè)計驗證的方法，包含下列步驟根據(jù) 一集成電路的原始電路網(wǎng)表及所述集成電路的布局?jǐn)?shù)據(jù)的對比結(jié)果標(biāo)示所述集成電路內(nèi) 的元件的輸出/入端的虛擬文字；以及根據(jù)所述集成電路內(nèi)的虛擬文字定位所述集成電路 內(nèi)的可能短路位置。本發(fā)明提供一種應(yīng)用于集成電路的物理設(shè)計驗證的裝置，包含一對比單元和一標(biāo) 示單元。所述對比單元是對比一集成電路的原始電路網(wǎng)表及所述集成電路的布局資料。所 述標(biāo)示單元是根據(jù)所述對比單元所提供的對比結(jié)果標(biāo)示所述集成電路內(nèi)的元件的輸出/ 入端的虛擬文字。本發(fā)明提供另一種應(yīng)用于集成電路的物理設(shè)計驗證的裝置，包含一標(biāo)示單元和一 定位單元。所述標(biāo)示單元是根據(jù)一集成電路的原始電路網(wǎng)表及所述集成電路的布局?jǐn)?shù)據(jù)的 對比結(jié)果標(biāo)示所述集成電路內(nèi)的元件的輸出/入端的虛擬文字。所述定位單元是根據(jù)所述 標(biāo)示單元所提供的虛擬文字確認(rèn)所述集成電路內(nèi)的可能短路位置。上文已經(jīng)概略地敘述本發(fā)明的技術(shù)特征，俾使下文的詳細(xì)描述得以獲得較佳了 解。構(gòu)成本發(fā)明的權(quán)利要求書權(quán)利要求書的其它技術(shù)特征將描述于下文。本發(fā)明所屬技術(shù) 領(lǐng)域中具有普通技術(shù)人員應(yīng)可了解，下文揭示的概念與特定實施例可作為基礎(chǔ)而相當(dāng)輕易 地予以修改或設(shè)計其它結(jié)構(gòu)或制程而實現(xiàn)與本發(fā)明相同的目的。本發(fā)明所屬技術(shù)領(lǐng)域中普 通技術(shù)人員亦應(yīng)可了解，這類等效的構(gòu)建并無法脫離后附的權(quán)利要求書所提出的本發(fā)明的 精神和范圍。


圖1顯示一現(xiàn)有的集成電路短路位置的搜尋方法的流程圖；圖2顯示一集成電路的電路短路的局部示意圖；圖3顯示本發(fā)明的一實施例的應(yīng)用于集成電路的物理設(shè)計驗證的方法的流程圖；圖4顯示根據(jù)本發(fā)明的一實施例的應(yīng)用于集成電路的物理設(shè)計驗證的方法標(biāo)示 一集成電路的虛擬文字的示意圖；圖5顯示本發(fā)明的另一實施例的應(yīng)用于集成電路的物理設(shè)計驗證的方法的流程 圖；圖6顯示根據(jù)本發(fā)明的另一實施例的應(yīng)用于集成電路的物理設(shè)計驗證的方法搜 尋一集成電路的短路位置的示意圖；圖7顯示根據(jù)本發(fā)明的一實施例的應(yīng)用于集成電路的物理設(shè)計驗證的裝置的示 意圖；及圖8顯示根據(jù)本發(fā)明的另一實施例的應(yīng)用于集成電路的物理設(shè)計驗證的裝置的 示意圖。
具體實施例方式本發(fā)明在此所探討的方向為一種集成電路的天線效應(yīng)的檢查方法及其裝置。為了 能徹底地了解本發(fā)明，將在下列的描述中提出詳盡的步驟及組成。顯然地，本發(fā)明的施行并 未限定于電路設(shè)計的技術(shù)人員所熟悉的特殊細(xì)節(jié)。另一方面，眾所周知的組成或步驟并未 描述于細(xì)節(jié)中，以避免造成本揭露不必要的限制。本發(fā)明的較佳實施例會詳細(xì)描述如下，然 而除了這些詳細(xì)描述之外，本發(fā)明還可以廣泛地施行在其它的實施例中，且本發(fā)明的范圍 不受限定，其以之后的權(quán)利要求書為準(zhǔn)。根據(jù)本發(fā)明的一實施例所提供的應(yīng)用于集成電路的物理設(shè)計驗證的方法是藉由 利用布局對比原理圖的對比結(jié)果標(biāo)示一集成電路內(nèi)的元件的輸出/入端的虛擬文字，以達(dá) 到廣泛增加集成電路內(nèi)的虛擬文字的目的。根據(jù)本發(fā)明的另一實施例所提供的應(yīng)用于集成電路的物理設(shè)計驗證的方法是根 據(jù)本發(fā)明的一實施例所提供的應(yīng)用于集成電路的物理設(shè)計驗證的方法標(biāo)示所欲搜尋的集 成電路內(nèi)的虛擬文字，并藉由所述廣泛增加的虛擬文字可大幅壓縮搜尋集成電路的短路位 置時所需的時間。圖3顯示本發(fā)明的一實施例的應(yīng)用于集成電路的物理設(shè)計驗證的方法的流程圖。 在步驟302，根據(jù)一集成電路的布局?jǐn)?shù)據(jù)產(chǎn)生所述集成電路內(nèi)的元件的輸出/入端的數(shù)據(jù)， 并進入步驟304。在步驟304，對比所述集成電路的原始電路網(wǎng)表及所述集成電路的布局?jǐn)?shù) 據(jù)，并進入步驟306。在步驟306，根據(jù)對比結(jié)果及所述輸出/入端的數(shù)據(jù)標(biāo)示所述集成電 路內(nèi)的元件的輸出/入端的虛擬文字。在本發(fā)明的一實施例中，步驟306是根據(jù)所述原始電路網(wǎng)表中所述對比正確的元 件標(biāo)示其輸出/入端的虛擬文字。在本發(fā)明的另一實施例中，步驟306是根據(jù)所述原始電 路網(wǎng)表中所述對比正確的元件的所有輸出/入端及所述輸出/入端連接的節(jié)點標(biāo)示所述對 比正確的元件內(nèi)的所有輸出/入端的虛擬文字。在本發(fā)明的又一實施例中，步驟302所產(chǎn) 生的所述輸出/入端的數(shù)據(jù)包含所述元件的名稱、所述元件的輸出/入端的名稱、所述元件的輸出/入端的坐標(biāo)及所述元件的輸出/入端所在的階層位置。若在圖2的集成電路200應(yīng)用圖3所示的應(yīng)用于集成電路的物理設(shè)計驗證的方 法。在步驟302，根據(jù)所述集成電路200的布局?jǐn)?shù)據(jù)產(chǎn)生所述集成電路200內(nèi)的元件的輸出 /入端的數(shù)據(jù)，亦即所述元件202、204和206的各四個輸出/入端的數(shù)據(jù)。在步驟304，對 比所述集成電路200的原始電路網(wǎng)表及所述集成電路200的布局?jǐn)?shù)據(jù)，其中對比結(jié)果為所 述元件202、204和206皆為對比正確的元件。在步驟306，根據(jù)對比結(jié)果及所述輸出/入端 的數(shù)據(jù)標(biāo)示所述集成電路200內(nèi)的元件的輸出/入端的虛擬文字。由于所述元件202、204 和206皆為對比正確的元件，故其輸出/入端亦為正確的數(shù)據(jù)。據(jù)此，所述元件202、204和 206的輸出/入端皆標(biāo)示以相應(yīng)的虛擬文字。換言之，步驟306是根據(jù)所述原始電路網(wǎng)表 中所述對比正確的元件202、204和206的輸出/入端C N及所述輸出/入端連接的節(jié)點 VDD和VSS標(biāo)示所述集成電路200內(nèi)的元件的輸出/入端的虛擬文字。圖4顯示根據(jù)上述實施例以標(biāo)示所述集成電路200的虛擬文字的示意圖。如圖4 所示，所述元件202、204和206的輸出/入端C N皆標(biāo)示其相應(yīng)的虛擬文字，亦即所述輸 出/入端C N連接的節(jié)點，其中輸出/入端C H是標(biāo)示VDD，而輸出/入端I N是標(biāo) 示 VSS。圖5顯示本發(fā)明的另一實施例的應(yīng)用于集成電路的物理設(shè)計驗證的方法的流程 圖。在步驟502，根據(jù)一集成電路的布局?jǐn)?shù)據(jù)產(chǎn)生所述集成電路內(nèi)的元件的輸出/入端的數(shù) 據(jù)，并進入步驟504。在步驟504，對比所述集成電路的原始電路網(wǎng)表及所述集成電路的布 局?jǐn)?shù)據(jù)，并進入步驟506。在步驟506，根據(jù)對比結(jié)果及所述輸出/入端的數(shù)據(jù)標(biāo)示所述集 成電路內(nèi)的元件的輸出/入端的虛擬文字，并進入步驟508。在步驟508，根據(jù)所述集成電 路內(nèi)的虛擬文字定位所述集成電路內(nèi)的可能短路位置。如圖5所示，所述應(yīng)用于集成電路的物理設(shè)計驗證的方法是應(yīng)用圖3所示的應(yīng)用 于集成電路的物理設(shè)計驗證的方法以搜尋一集成電路的短路位置。在本發(fā)明的一實施例 中，步驟506是根據(jù)所述原始電路網(wǎng)表中所述對比正確的元件標(biāo)示其輸出/入端的虛擬文 字。在本發(fā)明的另一實施例中，步驟506是根據(jù)所述原始電路網(wǎng)表中所述對比正確的元件 的所有輸出/入端及所述輸出/入端連接的節(jié)點標(biāo)示所述對比正確的元件內(nèi)的所有輸出/ 入端的虛擬文字。在本發(fā)明的又一實施例中，步驟502所產(chǎn)生的所述輸出/入端的數(shù)據(jù)包 含所述元件的名稱、所述元件的輸出/入端的名稱、所述元件的輸出/入端的坐標(biāo)及所述元 件的輸出/入端所在的階層位置。在本發(fā)明的再一實施例中，步驟508是根據(jù)所述輸出/ 入端的虛擬文字及外部輸入的虛擬文字定位所述集成電路內(nèi)的可能短路位置。在本發(fā)明的 再一實施例中，步驟508是根據(jù)一最短路徑算法執(zhí)行。若在圖2的集成電路200應(yīng)用圖5所示的應(yīng)用于集成電路的物理設(shè)計驗證的方 法。在步驟502至506，所述集成電路200所標(biāo)示的虛擬文字是如圖6所示。如圖6所示， 所述元件202、204和206的輸出/入端C N皆標(biāo)示其相應(yīng)的虛擬文字，其中輸出/入端 C H是標(biāo)示VDD，而輸出/入端I N是標(biāo)示VSS。在步驟508，根據(jù)所述集成電路200內(nèi)的虛擬文字定位所述集成電路200內(nèi)的可能 短路位置。如圖6所示，由于所述輸出/入端F、G、L和M皆以標(biāo)示相應(yīng)的虛擬文字，故僅需 由所述輸出/入端F、G、L和M所構(gòu)成的信號網(wǎng)絡(luò)內(nèi)尋找所述集成電路200內(nèi)的短路位置。 相較于圖2所示的集成電路的電路短路的局部示意圖，現(xiàn)有的集成電路短路位置的搜尋方法需于端點A和B之間尋找所述集成電路200內(nèi)的短路位置。據(jù)此，本實施例所提供的應(yīng) 用于集成電路的物理設(shè)計驗證的方法可大幅度縮小尋找范圍，故可大幅度壓縮搜尋集成電 路的短路位置時所需的時間。圖7顯示根據(jù)本發(fā)明的一實施例的應(yīng)用于集成電路的物理設(shè)計驗證的裝置的示 意圖。如圖7所示，所述裝置700包含一搜集單元702、一對比單元704和一標(biāo)示單元706。 所述搜集單元702是根據(jù)一集成電路的布局資料產(chǎn)生所述集成電路內(nèi)的元件的輸出/入端 的數(shù)據(jù)。所述對比單元704是對比所述集成電路的原始電路網(wǎng)表及所述集成電路的布局資 料。所述標(biāo)示單元706根據(jù)所述對比單元704所提供的對比結(jié)果及所述搜集單元702所提 供的所述元件的輸出/入端的數(shù)據(jù)標(biāo)示所述集成電路內(nèi)的元件的輸出/入端的虛擬文字。在本發(fā)明的一實施例中，所述標(biāo)示單元706是根據(jù)所述原始電路網(wǎng)表中所述對比 正確的元件標(biāo)示其輸出/入端的虛擬文字。在本發(fā)明的另一實施例中，所述標(biāo)示單元706 是根據(jù)所述原始電路網(wǎng)表中所述對比正確的元件的所有輸出/入端及所述輸出/入端連接 的節(jié)點標(biāo)示所述對比正確的元件內(nèi)的所有輸出/入端的虛擬文字。在本發(fā)明的又一實施例 中，所述搜集單元702所產(chǎn)生的輸出/入端的數(shù)據(jù)包含所述元件的名稱、所述元件的輸出/ 入端的名稱、所述元件的輸出/入端的坐標(biāo)及所述元件的輸出/入端所在的階層位置。以下示例在圖2的集成電路的電路短路應(yīng)用本發(fā)明的一實施例的應(yīng)用于集成電 路的物理設(shè)計驗證的裝置的局部示意圖。所述搜集單元702首先根據(jù)所述集成電路200的 布局?jǐn)?shù)據(jù)產(chǎn)生所述集成電路200內(nèi)的所述元件204、206及208的輸出/入端C N的數(shù)據(jù)。 其次，所述對比單元704是對比所述集成電路200的原始電路網(wǎng)表及所述集成電路200的 布局資料。接著，所述標(biāo)示單元706即根據(jù)對比結(jié)果及所述輸出/入端C N的數(shù)據(jù)標(biāo)示 所述集成電路200內(nèi)的所述元件204、206及208的輸出/入端C N的虛擬文字。所述標(biāo) 示的結(jié)果即如圖4所示。圖8顯示根據(jù)本發(fā)明的另一實施例的應(yīng)用于集成電路的物理設(shè)計驗證的裝置的 示意圖。如圖8所示，所述裝置800包含一搜集單元802、一對比單元804、一標(biāo)示單元806 和一定位單元808。所述搜集單元802是根據(jù)一集成電路的布局資料產(chǎn)生所述集成電路內(nèi) 的元件的輸出/入端的數(shù)據(jù)。所述對比單元804是對比所述集成電路的原始電路網(wǎng)表及所 述集成電路的布局資料。所述標(biāo)示單元806根據(jù)所述對比單元804所提供的對比結(jié)果及所 述搜集單元802所提供的所述元件的輸出/入端的數(shù)據(jù)標(biāo)示所述集成電路內(nèi)的元件的輸出 /入端的虛擬文字。所述定位單元808是根據(jù)所述標(biāo)示單元806所提供的虛擬文字定位所 述集成電路內(nèi)的可能短路位置。如圖8所示，所述應(yīng)用于集成電路的物理設(shè)計驗證的裝置是應(yīng)用圖7所示的應(yīng)用 于集成電路的物理設(shè)計驗證的裝置以搜尋一集成電路的短路位置。在本發(fā)明的一實施例 中，所述標(biāo)示單元806是根據(jù)所述原始電路網(wǎng)表中所述對比正確的元件標(biāo)示其輸出/入端 的虛擬文字。在本發(fā)明的另一實施例中，所述標(biāo)示單元806是根據(jù)所述原始電路網(wǎng)表中所 述對比正確的元件的所有輸出/入端及所述輸出/入端連接的節(jié)點標(biāo)示所述對比正確的元 件內(nèi)的所有輸出/入端的虛擬文字。在本發(fā)明的又一實施例中，所述搜集單元802所產(chǎn)生 的輸出/入端的數(shù)據(jù)包含所述元件的名稱、所述元件的輸出/入端的名稱、所述元件的輸出 /入端的坐標(biāo)及所述元件的輸出/入端所在的階層位置。在本發(fā)明的再一實施例中，所述定 位單元808是根據(jù)所述標(biāo)示單元806所提供的虛擬文字及外部輸入的虛擬文字定位所述集成電路內(nèi)的可能短路位置。在本發(fā)明的再一實施例中，所述定位單元808是根據(jù)一最短路 徑算法操作。以下示例在圖2的集成電路的電路短路應(yīng)用本發(fā)明的一實施例的應(yīng)用于集成電 路的物理設(shè)計驗證的裝置的局部示意圖。類似于圖7的標(biāo)示集成電路的虛擬文字的裝置， 所述搜集單元802、所述對比單元804和所述標(biāo)示單元806是共同運行以標(biāo)示所述集成電 路200內(nèi)的元件C N的輸出/入端的虛擬文字。所述定位單元808即根據(jù)所述標(biāo)示單元 806所提供的虛擬文字定位所述集成電路200內(nèi)的短路位置250。圖7及圖8所示的裝置皆可以硬件方式實現(xiàn)，亦可以軟件利用一硬件實現(xiàn)。例如， 可藉由一計算機執(zhí)行一軟件程序而實現(xiàn)所述裝置。綜上所述，本發(fā)明的一實施例所提供的應(yīng)用于集成電路的物理設(shè)計驗證的方法及 其裝置是利用布局對比原理圖的對比結(jié)果標(biāo)示一集成電路內(nèi)各元件的輸出/入端的虛擬 文字，其中根據(jù)所述布局對比原理圖的對比結(jié)果所標(biāo)示的各元件的輸出/入端的虛擬文字 的數(shù)量可遠(yuǎn)多于現(xiàn)有技術(shù)的手動輸入集成電路的虛擬文字。再者，本發(fā)明的另一實施例所 提供的應(yīng)用于集成電路的物理設(shè)計驗證的方法及其裝置是根據(jù)本發(fā)明的一實施例所提供 的應(yīng)用于集成電路的物理設(shè)計驗證的方法及其裝置，利用所述集成電路的虛擬文字尋找所 述集成電路的短路位置。由于本發(fā)明可提供遠(yuǎn)較多于現(xiàn)有技術(shù)的集成電路的虛擬文字，故 本發(fā)明的方法及其裝置可大幅度縮減所需尋找短路位置的區(qū)塊，進而達(dá)到大幅度壓縮搜尋 集成電路的短路位置時所需的時間的目的。本發(fā)明的技術(shù)內(nèi)容及技術(shù)特點已揭示如上，然而熟悉本領(lǐng)域的技術(shù)人員仍可能基 于本發(fā)明的教示及揭示而作種種不背離本發(fā)明精神的替換及修飾。因此，本發(fā)明的保護范 圍應(yīng)不限于實施例所揭示的內(nèi)容，而應(yīng)包括各種不背離本發(fā)明的替換及修飾，并為本專利 申請權(quán)利要求所涵蓋。
權(quán)利要求
1.一種應(yīng)用于集成電路的物理設(shè)計驗證的方法，其特征在于包含下列步驟對比一集成電路的原始電路網(wǎng)表及所述集成電路的布局資料；及根據(jù)對比結(jié)果標(biāo)示所述集成電路內(nèi)的元件的輸出/入端的虛擬文字。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，其中所述標(biāo)示步驟是根據(jù)所述原始電路 網(wǎng)表中所述對比正確的元件標(biāo)示所述集成電路輸出/入端的虛擬文字。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，其中所述標(biāo)示步驟是根據(jù)所述原始電路 網(wǎng)表中所述對比正確的元件的所有輸出/入端及所述輸出/入端連接的節(jié)點標(biāo)示所述對比 正確的元件內(nèi)的所有輸出/入端的虛擬文字。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，其進一步包含下列步驟根據(jù)所述集成電路的布局?jǐn)?shù)據(jù)產(chǎn)生所述集成電路內(nèi)的元件的輸出/入端的數(shù)據(jù)；其中所述標(biāo)示步驟是根據(jù)所述對比結(jié)果及所述輸出/入端的數(shù)據(jù)標(biāo)示所述輸出/入端 的虛擬文字。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，其中所述輸出/入端的數(shù)據(jù)包含所述元件 的名稱、所述元件的輸出/入端的名稱、所述元件的輸出/入端的坐標(biāo)及所述元件的輸出/ 入端所在的階層位置。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，其進一步包含下列步驟根據(jù)所述集成電路內(nèi)的虛擬文字定位所述集成電路內(nèi)的可能短路位置。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，其中所述集成電路內(nèi)的虛擬文字包含所 述輸出/入端的虛擬文字及外部輸入的虛擬文字。
8.根據(jù)權(quán)利要求6所述的方法，其特征在于，其中所述定位所述集成電路內(nèi)的可能短 路位置的步驟是根據(jù)一最短路徑算法執(zhí)行。
9.一種應(yīng)用于集成電路的物理設(shè)計驗證的方法，其特征在于包含下列步驟根據(jù)一集成電路的原始電路網(wǎng)表及所述集成電路的布局?jǐn)?shù)據(jù)的對比結(jié)果標(biāo)示所述集 成電路內(nèi)的元件的輸出/入端的虛擬文字；及根據(jù)所述集成電路內(nèi)的虛擬文字定位所述集成電路內(nèi)的可能短路位置。
10.根據(jù)權(quán)利要求9所述的方法，其特征在于，其中所述標(biāo)示步驟所述原始電路網(wǎng)表中 所述對比正確的元件標(biāo)示所述集成電路輸出/入端的虛擬文字。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，其中所述標(biāo)示步驟是根據(jù)原始電路網(wǎng) 表中所述對比正確的元件的所有輸出/入端及所述輸出/入端連接的節(jié)點標(biāo)示所述對比正 確的元件內(nèi)的所有輸出/入端的虛擬文字。
12.根據(jù)權(quán)利要求9所述的方法，其特征在于，其進一步包含下列步驟根據(jù)所述集成電路的布局?jǐn)?shù)據(jù)產(chǎn)生所述集成電路內(nèi)的元件的輸出/入端的數(shù)據(jù)；其中所述標(biāo)示步驟是根據(jù)所述對比結(jié)果及所述輸出/入端的數(shù)據(jù)標(biāo)示所述輸出/入端 的虛擬文字。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，其中所述輸出/入端的數(shù)據(jù)包含所述元 件的名稱、所述元件的輸出/入端的名稱、所述元件的輸出/入端的坐標(biāo)及所述元件的輸出 /入端所在的階層位置。
14.根據(jù)權(quán)利要求9所述的方法，其特征在于，其中所述集成電路內(nèi)的虛擬文字包含所 述輸出/入端的虛擬文字及外部輸入的虛擬文字。
15.根據(jù)權(quán)利要求9所述的方法，其特征在于，其中所述定位所述集成電路內(nèi)的可能短 路位置的步驟是根據(jù)一最短路徑算法執(zhí)行。
16.一種應(yīng)用于集成電路的物理設(shè)計驗證的裝置，其特征在于包含一對比單元，對比一集成電路的原始電路網(wǎng)表及所述集成電路的布局資料；及 一標(biāo)示單元，根據(jù)所述對比單元所提供的對比結(jié)果標(biāo)示所述集成電路內(nèi)的元件的輸出 /入端的虛擬文字。
17.根據(jù)權(quán)利要求16所述的裝置，其特征在于，其中所述標(biāo)示單元是根據(jù)所述原始電 路網(wǎng)表中所述對比正確的元件標(biāo)示所述集成電路輸出/入端的虛擬文字。
18.根據(jù)權(quán)利要求17所述的裝置，其特征在于，其中所述標(biāo)示單元是根據(jù)所述原始電 路網(wǎng)表中所述對比正確的元件的所有輸出/入端及所述輸出/入端連接的節(jié)點標(biāo)示所述對 比正確的元件內(nèi)的所有輸出/入端的虛擬文字。
19.根據(jù)權(quán)利要求18所述的裝置，其特征在于，其進一步包含一搜集單元，根據(jù)所述集成電路的布局資料產(chǎn)生所述集成電路內(nèi)的元件的輸出/入端 的數(shù)據(jù)，以提供所述標(biāo)示單元標(biāo)示所述集成電路內(nèi)的元件的輸出/入端的虛擬文字。
20.根據(jù)權(quán)利要求19所述的裝置，其特征在于，其中所述搜集單元所產(chǎn)生的輸出/入端 的數(shù)據(jù)包含所述元件的名稱、所述元件的輸出/入端的名稱、所述元件的輸出/入端的坐標(biāo) 及所述元件的輸出/入端所在的階層位置。
21.根據(jù)權(quán)利要求16所述的裝置，其特征在于，其進一步包含一定位單元，根據(jù)所述標(biāo)示單元所提供的虛擬文字定位所述集成電路內(nèi)的可能短路位置。
22.根據(jù)權(quán)利要求21所述的裝置，其特征在于，其中所述定位單元是根據(jù)所述標(biāo)示單 元所提供的虛擬文字及外部輸入的虛擬文字定位所述集成電路內(nèi)的可能短路位置。
23.根據(jù)權(quán)利要求21所述的裝置，其特征在于，其中所述定位單元是執(zhí)行一最短路徑。
24.一種應(yīng)用于集成電路的物理設(shè)計驗證的裝置，其特征在于包含一標(biāo)示單元，根據(jù)一集成電路的原始電路網(wǎng)表及所述集成電路的布局?jǐn)?shù)據(jù)的對比結(jié)果 標(biāo)示所述集成電路內(nèi)的元件的輸出/入端的虛擬文字；及一定位單元，根據(jù)所述標(biāo)示單元所提供的虛擬文字定位所述集成電路內(nèi)的可能短路位置。
25.根據(jù)權(quán)利要求M所述的裝置，其特征在于，其中所述標(biāo)示單元是根據(jù)所述原始電 路網(wǎng)表中所述對比正確的元件標(biāo)示所述集成電路輸出/入端的虛擬文字。
26.根據(jù)權(quán)利要求25所述的裝置，其特征在于，其中所述標(biāo)示單元是根據(jù)所述原始電 路網(wǎng)表中所述對比正確的元件的所有輸出/入端及所述輸出/入端連接的節(jié)點標(biāo)示所述對 比正確的元件內(nèi)的所有輸出/入端的虛擬文字。
27.根據(jù)權(quán)利要求M所述的裝置，其特征在于，其進一步包含一搜集單元，根據(jù)所述集成電路的布局資料產(chǎn)生所述集成電路內(nèi)的元件的輸出/入端 的數(shù)據(jù)，以提供所述標(biāo)示單元標(biāo)示所述集成電路內(nèi)的元件的輸出/入端的虛擬文字。
28.根據(jù)權(quán)利要求27所述的裝置，其特征在于，其中所述搜集單元所產(chǎn)生的輸出/入端 的數(shù)據(jù)包含所述元件的名稱、所述元件的輸出/入端的名稱、所述元件的輸出/入端的坐標(biāo) 及所述元件的輸出/入端所在的階層位置。
29.根據(jù)權(quán)利要求M所述的裝置，其特征在于，其中所述定位單元是根據(jù)一最短路徑 算法操作。
全文摘要
本發(fā)明涉及一種應(yīng)用于集成電路的物理設(shè)計驗證的方法及其裝置，所述應(yīng)用于集成電路的物理設(shè)計驗證的方法包含下列步驟對比一集成電路的原始電路網(wǎng)表及所述集成電路的布局資料；以及根據(jù)對比結(jié)果標(biāo)示所述集成電路內(nèi)的元件的輸出/入端的虛擬文字。
文檔編號G06F17/50GK102054081SQ20091021139
公開日2011年5月11日 申請日期2009年10月30日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者顧久予 申請人:新思科技有限公司