一種信息處理方法及電子設(shè)備的制造方法
【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及信息處理領(lǐng)域，特別涉及一種信息處理方法及電子設(shè)備。
【背景技術(shù)】
[0002] 中央處理器為了實(shí)現(xiàn)重復(fù)執(zhí)行某段指令的功能，現(xiàn)有技術(shù)中有兩種實(shí)現(xiàn)方式：
[0003] 第一種方式：引入硬件循環(huán)指令，一般而言，對(duì)于一個(gè)硬件循環(huán)指令，需要預(yù)先設(shè) 定循環(huán)次數(shù)，即將循環(huán)次數(shù)賦給循環(huán)計(jì)數(shù)器，在循環(huán)時(shí)，首先執(zhí)行一次循環(huán)體，然后把循環(huán) 計(jì)數(shù)器減1。
[0004] 第二種方式：如果處理器不支持硬件循環(huán)指令，那么處理器就要通過(guò)一條或者多 條條件判斷指令和一條條件跳轉(zhuǎn)指令，以實(shí)現(xiàn)重復(fù)執(zhí)行某段指令的功能，具體的，處理器每 執(zhí)行一次循環(huán)體，首先需要判斷執(zhí)行結(jié)果是否滿足循環(huán)結(jié)束條件，如果執(zhí)行結(jié)果過(guò)滿足條 件，則跳出循環(huán)體，繼續(xù)執(zhí)行下一條指令，否則處理器再重新執(zhí)行一次循環(huán)體。
[0005] 但是本申請(qǐng)發(fā)明人在實(shí)現(xiàn)本申請(qǐng)實(shí)施例中技術(shù)方案的過(guò)程中，發(fā)現(xiàn)上述現(xiàn)有技術(shù) 中至少存在如下技術(shù)問(wèn)題：
[0006] 對(duì)于第一種方式，需要預(yù)先確定循環(huán)次數(shù)，而一般情況下，循環(huán)次數(shù)并不是固定的 值，而是一個(gè)實(shí)時(shí)動(dòng)態(tài)的值。
[0007] 對(duì)于第二種方式，由于需要額外的指令來(lái)完成下一次循環(huán)體的執(zhí)行，由于指令的 執(zhí)行都需要的時(shí)間，進(jìn)而引入了額外的處理器周期開(kāi)銷。
[0008] 綜上所述，在現(xiàn)有技術(shù)中存在電子設(shè)備不能在實(shí)時(shí)判斷循環(huán)次數(shù)的同時(shí)，實(shí)現(xiàn)處 理器的零周期開(kāi)銷的技術(shù)問(wèn)題。

【發(fā)明內(nèi)容】

[0009] 本申請(qǐng)實(shí)施例提供一種信息處理方法及電子設(shè)備，用于解決在現(xiàn)有技術(shù)中存在的 電子設(shè)備不能在實(shí)時(shí)判斷循環(huán)次數(shù)的同時(shí)，實(shí)現(xiàn)處理器的零周期開(kāi)銷的技術(shù)問(wèn)題。
[0010] 本申請(qǐng)實(shí)施例提供一種信息處理方法，應(yīng)用于電子設(shè)備中，所述方法包括：
[0011] 所述電子設(shè)備中的中央處理器將第一條件編碼存入所述電子設(shè)備的寄存器；
[0012] 所述中央處理器執(zhí)行第一程序N次，N為大于等于1的正整數(shù)，當(dāng)?shù)趇次執(zhí)行完第 一程序的最后一條指令時(shí)，獲得第i次執(zhí)行結(jié)果，其中i為大于等于1且小于等于N的正整 數(shù)；
[0013] 所述電子設(shè)備中的邏輯判斷單元比較所述第i次執(zhí)行結(jié)果與第一條件，獲得第一 判斷結(jié)果；
[0014] 若所述第一判斷結(jié)果表明所述執(zhí)行結(jié)果不滿足所述第一條件，所述中央處理器返 回所述第一程序的第一條指令開(kāi)始第i+ι次執(zhí)行所述第一程序；若所述第一判斷結(jié)果表明 所述執(zhí)行結(jié)果滿足所述第一條件，則所述中央處理器終止執(zhí)行所述第一程序。
[0015] 可選的，所述電子設(shè)備中的中央處理器將第一條件編碼存入所述電子設(shè)備的寄存 器中，具體包括：
[0016] 所述中央處理器執(zhí)行用于表征要開(kāi)始執(zhí)行一循環(huán)程序的循環(huán)體的循環(huán)指令；
[0017] 在所述循環(huán)指令執(zhí)行時(shí)，所述中央處理器將所述循環(huán)指令中的第一條件編碼存入 所述寄存器；
[0018] 其中，所述第一程序?yàn)橐谎h(huán)程序。
[0019] 可選的，所述當(dāng)?shù)趇次執(zhí)行完第一程序的最后一條指令時(shí)，獲得第i次執(zhí)行結(jié)果具 體為：
[0020] 當(dāng)?shù)趇次執(zhí)行完所述循環(huán)體的最后一條指令時(shí)，獲得所述第i次執(zhí)行結(jié)果。
[0021] 可選的，在所述電子設(shè)備中的邏輯判斷單元比較所述第i次執(zhí)行結(jié)果與第一條 件，獲得第一判斷結(jié)果之后，所述方法還包括：
[0022] 所述邏輯判斷單元將所述第一判斷結(jié)果存入所述電子設(shè)備的一輸出寄存器。
[0023] 可選的，所述若所述第一判斷結(jié)果表明所述執(zhí)行結(jié)果不滿足所述第一條件，所述 中央處理器返回所述第一程序的第一條指令開(kāi)始第i + Ι次執(zhí)行所述第一程序；若所述第一 判斷結(jié)果表明所述執(zhí)行結(jié)果滿足所述第一條件，則所述中央處理器終止執(zhí)行所述第一程序 具體為：
[0024] 若所述第一判斷結(jié)果表明所述執(zhí)行結(jié)果不滿足所述第一條件，所述中央處理器返 回所述循環(huán)體的第一條指令開(kāi)始第i + Ι次執(zhí)行所述循環(huán)體；若所述第一判斷結(jié)果表明所述 執(zhí)行結(jié)果滿足所述第一條件，則所述中央處理器終止執(zhí)行所述循環(huán)體。
[0025] 可選的，在所述中央處理器返回所述循環(huán)體的第一條指令開(kāi)始第i + Ι次執(zhí)行所述 循環(huán)體之前，所述方法還包括：
[0026] 所述中央處理器獲取所述第一條指令的第一地址；
[0027] 并將所述第一地址存入所述電子設(shè)備中的程序計(jì)數(shù)器。
[0028] 可選的，所述中央處理器返回所述循環(huán)體的第一條指令開(kāi)始第i + Ι次執(zhí)行所述循 環(huán)體，具體為：
[0029] 所述中央處理器基于所述第一地址從所述電子設(shè)備的內(nèi)存中讀取并執(zhí)行所述第 一條指令，以開(kāi)始第i + Ι次執(zhí)行所述循環(huán)體。
[0030] 可選的，在所述中央處理器終止執(zhí)行所述循環(huán)體之后，所述方法還包括：
[0031] 所述中央處理器將所述電子設(shè)備的內(nèi)存中的與所述循環(huán)指令相鄰的下一條指令 的第二地址存入所述程序計(jì)數(shù)器。
[0032] 可選的，在所述中央處理器將所述電子設(shè)備的內(nèi)存中的與所述循環(huán)指令相鄰的下 一條指令的第二地址存入所述程序計(jì)數(shù)器之后，所述方法還包括：
[0033] 所述中央處理器基于所述第二地址從所述內(nèi)存中讀取并執(zhí)行所述下一條指令。
[0034] 本申請(qǐng)實(shí)施例還提供一種電子設(shè)備，所述電子設(shè)備包括：
[0035] 中央處理器，用于將第一條件編碼存入所述電子設(shè)備的寄存器；所述中央處理器 執(zhí)行第一程序N次，N為大于等于1的正整數(shù)，當(dāng)?shù)趇次執(zhí)行完第一程序的最后一條指令時(shí)， 獲得第i次執(zhí)行結(jié)果，其中i為大于等于1且小于等于N的正整數(shù)；
[0036] 邏輯判斷單元，用于比較所述第i次執(zhí)行結(jié)果與第一條件，獲得第一判斷結(jié)果；
[0037] 所述中中央處理器還用于若所述第一判斷結(jié)果表明所述執(zhí)行結(jié)果不滿足所述第 一條件，返回所述第一程序的第一條指令開(kāi)始第i+Ι次執(zhí)行所述第一程序；若所述第一判 斷結(jié)果表明所述執(zhí)行結(jié)果滿足所述第一條件，則終止執(zhí)行所述第一程序。
[0038] 可選的，所述中央處理器具體用于執(zhí)行用于表征要開(kāi)始執(zhí)行一循環(huán)程序的循環(huán)體 的循環(huán)指令；
[0039] 并在所述循環(huán)指令執(zhí)行時(shí)，所述中央處理器將所述循環(huán)指令中的第一條件編碼存 入所述寄存器；
[0040] 其中，所述第一程序?yàn)橐谎h(huán)程序。
[0041] 可選的，所述中央處理器還用于當(dāng)?shù)趇次執(zhí)行完所述循環(huán)體的最后一條指令時(shí)， 獲得所述第i次執(zhí)行結(jié)果。
[0042] 可選的，所述邏輯判斷單元還用于在比較所述第i次執(zhí)行結(jié)果與第一條件，獲得 第一判斷結(jié)果之后，將所述第一判斷結(jié)果存入所述電子設(shè)備的一輸出寄存器。
[0043] 可選的，所述中央處理器具體用于：若所述第一判斷結(jié)果表明所述執(zhí)行結(jié)果不滿 足所述第一條件，所述中央處理器返回所述循環(huán)體的第一條指令開(kāi)始第i+Ι次執(zhí)行所述循 環(huán)體；若所述第一判斷結(jié)果表明所述執(zhí)行結(jié)果滿足所述第一條件，則所述中央處理器終止 執(zhí)行所述循環(huán)體。
[0044] 可選的，所述中央處理器還用于在返回所述循環(huán)體的第一條指令開(kāi)始第i + Ι次執(zhí) 行所述循環(huán)體之前，獲取所述第一條指令的第一地址；并將所述第一地址存入所述電子設(shè) 備中的程序計(jì)數(shù)器。
[0045] 可選的，所述中央處理器具體用于：基于所述第一地址從所述電子設(shè)備的內(nèi)存中 讀取并執(zhí)行所述第一條指令，以開(kāi)始第i+Ι次執(zhí)行所述循環(huán)體。
[0046] 可選的，所述中央處理器還用于在所述終止執(zhí)行所述循環(huán)體之后，將所述電子設(shè) 備的內(nèi)存中的與所述循環(huán)指令相鄰的下一條指令的第二地址存入所述程序計(jì)數(shù)器。
[0047] 可選的，所述中央處理器還用于在將所述電子設(shè)備的內(nèi)存中的與所述循環(huán)指令相 鄰的下一條指令的第二地址存入所述程序計(jì)數(shù)器之后，基于所述第二地址從所述內(nèi)存中讀 取并執(zhí)行所述下一條指令。
[0048] 本申請(qǐng)實(shí)施例中提供的一個(gè)或多個(gè)技術(shù)方案，至少具有如下技術(shù)效果或優(yōu)點(diǎn)：
[0049] 1、由于本申請(qǐng)通過(guò)在電子設(shè)備中設(shè)置一邏輯判斷單元，在第一程序的運(yùn)行過(guò)程 中，中央處理器將需要進(jìn)行判斷的條件編碼，即第一條件編碼，存入所述電子設(shè)備的寄存 器；當(dāng)執(zhí)行完第一程序的最后一條指令時(shí)，獲得一執(zhí)行結(jié)果，然后通過(guò)邏輯判斷單元比較上 述執(zhí)行結(jié)果與第一條件，獲得第一判斷結(jié)果；然后，在所述第一判斷結(jié)果表明所述執(zhí)行結(jié)果 不滿足第一條件，所述中央處理器返回所述第一程序的第一條指令開(kāi)始下一次執(zhí)行第一程 序；若所述第一判斷結(jié)果表明所述執(zhí)行結(jié)果滿足第一條件，則中央處理器終止執(zhí)行所述第 一程序。一方面，由于采用硬件邏輯判斷單元，代替程序中的一條或者多條條件判斷指令， 由于處理其不需要執(zhí)行條件判斷指令，節(jié)省了處理器周期；另一方面，本申請(qǐng)實(shí)施例中不需 要預(yù)設(shè)規(guī)定程序的執(zhí)行次數(shù)，實(shí)現(xiàn)了循環(huán)次數(shù)的實(shí)時(shí)判斷，進(jìn)而消除了現(xiàn)有技術(shù)中存在的 電子設(shè)備不能在實(shí)時(shí)判斷循環(huán)次數(shù)的同時(shí)，實(shí)現(xiàn)處理器的零周期開(kāi)銷的技術(shù)問(wèn)題，實(shí)現(xiàn)了 電子設(shè)備在實(shí)時(shí)判斷循環(huán)次數(shù)的同時(shí)，實(shí)現(xiàn)了處理器的零周期開(kāi)銷。
[0050] 2、由于本申請(qǐng)通過(guò)采用邏輯判斷單元代替條件判斷指令和條件跳轉(zhuǎn)指令，在一 程序需要多條條件判斷指令才能實(shí)現(xiàn)條件判斷時(shí)，每個(gè)指令的執(zhí)行都需要時(shí)間，因此，與條 件跳轉(zhuǎn)指令相比，采用邏輯判斷單元節(jié)省了多個(gè)指令周期，進(jìn)而提高了處理器的效率，節(jié)約 了處理時(shí)間。
【附圖說(shuō)明】
[0051] 圖1為本申請(qǐng)實(shí)施例一中信息處理方法的流程圖；
[0052] 圖2為本申請(qǐng)實(shí)施例一中信息處理方法中的步驟S104的具體實(shí)現(xiàn)流程圖；
[0053] 圖3為本申請(qǐng)實(shí)施例二中電子設(shè)備的結(jié)構(gòu)方框圖。
【具體實(shí)施方式】
[0054] 本申請(qǐng)實(shí)施例通過(guò)提供一種信息處理方法及電子設(shè)備，解決了現(xiàn)有技術(shù)中存在的 電子設(shè)備不能在實(shí)現(xiàn)實(shí)時(shí)判斷循環(huán)次數(shù)的同時(shí)，實(shí)現(xiàn)處理器的零周期開(kāi)銷。