切換式接口堆疊裸片存儲器架構的制作方法
【專利說明】切換式接口堆疊裸片存儲器架構
[0001]分案申請的相關信息
[0002]本案是分案申請。該分案的母案是申請日為2009年10月29日、申請?zhí)枮?00980148540.1、發(fā)明名稱為“切換式接口堆疊裸片存儲器架構”的發(fā)明專利申請案。
[0003]相關申請案交叉參考
[0004]本專利申請案主張于2008年10月30日提出申請的第12/261，963號美國申請案的優(yōu)先權權益，所述申請案以弓I用方式并入本文中。
技術領域
[0005]本文中所揭示的各種實施例涉及與半導體存儲器相關聯(lián)的設備、系統(tǒng)及方法，其包含切換式接口堆疊裸片存儲器架構。
【背景技術】
[0006]微處理器技術以比半導體存儲器技術快的速率演進。因此，通常在現(xiàn)代主機處理器與所述處理器與其配對以接收指令及數(shù)據(jù)的半導體存儲器子系統(tǒng)之間存在性能不匹配。舉例來說，據(jù)估計，一些高端服務器閑置四個時鐘中的三個時鐘來等待響應于存儲器請求。
[0007]另外，軟件應用及操作系統(tǒng)技術的演進隨著處理器核心及線程數(shù)目不斷增加而增加了對較高密度存儲器子系統(tǒng)的要求。然而，當前技術的存儲器子系統(tǒng)通常在性能與密度之間表現(xiàn)折衷。較高帶寬可限制可連接于系統(tǒng)中的存儲器卡或存儲器模塊的數(shù)目不超過JEDEC電氣技術規(guī)范。
[0008]雖然曾提出擴展JEDEC接口但通?？砂l(fā)現(xiàn)關于未來所預測的存儲器帶寬及密度的不足。缺點包含存儲器功率優(yōu)化的不足及主機處理器與存儲器子系統(tǒng)之間的接口的唯一性。后一缺點可導致當處理器及/或存儲器技術改變時需要重新設計接口。

【發(fā)明內(nèi)容】

[0009]根據(jù)本發(fā)明的一個方面，一種存儲器設備包括存儲器庫，其包含堆疊式存儲器陣列，所述堆疊式存儲器陣列中的每個存儲器陣列包含于堆疊式存儲器陣列裸片中的存儲器陣列裸片中，其中與任一存儲器陣列裸片上的用于形成所述存儲器庫的相連有缺陷存儲器單元區(qū)域相關聯(lián)的地址不重疊任一其它存儲器陣列裸片上的用于形成所述存儲器庫的相連有缺陷存儲器單元區(qū)域相關聯(lián)的任一地址。
【附圖說明】
[0010]圖1是根據(jù)本發(fā)明的各種實例性實施例的存儲器系統(tǒng)的框圖。
[0011]圖2是根據(jù)各種實例性實施例的與邏輯裸片堆疊在一起的堆疊式裸片3D存儲器陣列的剖切概念性視圖。
[0012]圖3及圖4是展示根據(jù)各種實例性實施例的與實例性包相關聯(lián)的字段的包圖。
[0013]圖5是根據(jù)各種實例性實施例的存儲器庫控制器及相關聯(lián)模塊的框圖。
[0014]圖5A是根據(jù)各種實例性實施例的存儲器庫控制器的存儲器庫修復邏輯組件的框圖。
[0015]圖6A及圖6B是圖解說明根據(jù)各種實例性實施例的方法的流程圖。
[0016]圖7A及圖7B是圖解說明根據(jù)各種實例性實施例的方法的流程圖。
[0017]圖8是圖解說明根據(jù)各種實例性實施例的方法的流程圖。
[0018]圖9是圖解說明根據(jù)各種實例性實施例的方法的流程圖。
【具體實施方式】
[0019]圖1是根據(jù)本發(fā)明的各種實例性實施例的存儲器系統(tǒng)100的框圖。一個或一個以上實施例操作以在一個或一個以上發(fā)端裝置(例如，一個或一個以上處理器)與堆疊式陣列存儲器“庫”集合之間大致同時傳送多個命令、地址及/或數(shù)據(jù)出站流?？僧a(chǎn)生增加的存儲器系統(tǒng)密度、帶寬、并行性及可縮放性。
[0020]本文中的多裸片存儲器陣列實施例聚集在先前設計中通常位于每一個別存儲器陣列裸片上的控制邏輯。本文中稱為“存儲器庫”的堆疊式裸片群組的子區(qū)段分用共用控制邏輯。所述存儲器庫架構策略性地分割存儲器控制邏輯以在提供較精細粒度的通電存儲器組時增加能量效率。本文中的實施例還實現(xiàn)標準化的主機處理器/存儲器系統(tǒng)接口。所述標準化接口可減少因存儲器技術演進所致重新設計周期時間。
[0021]圖2是根據(jù)各種實例性實施例的與邏輯裸片202堆疊在一起的堆疊式裸片3D存儲器陣列200的剖切概念性視圖。存儲器系統(tǒng)100并入有一個或一個以上平鋪存儲器陣列堆疊，例如，堆疊式裸片3D存儲器陣列200。多個存儲器陣列(例如，存儲器陣列203)制造于多個堆疊裸片(例如，堆疊裸片204)中的每一者上。
[0022]所述堆疊裸片中的每一者邏輯上劃分成多個“瓦片”(例如，與堆疊裸片204相關聯(lián)的瓦片205A、205B及205C)。每一瓦片(例如，瓦片205C)可包含一個或一個以上存儲器陣列203。在一些實施例中，每一存儲器陣列203可在存儲器系統(tǒng)100中配置為一個或一個以上獨立存儲器組。存儲器陣列203并不限于任一特定存儲器技術且可包含動態(tài)隨機存取存儲器(DRAM)、靜態(tài)隨機存取存儲器(SRAM)、快閃存儲器等。
[0023]堆疊式存儲器陣列瓦片集合208可包含來自堆疊裸片中的每一者的單個瓦片(例如，瓦片212B、212C及212D，其中圖1中看不出基底瓦片)。功率、地址及/或數(shù)據(jù)以及類似共用信號可沿“Z”維度220在本文中稱為“貫穿晶片互連件”(TWI)的導電路徑(例如，導電路徑224)上穿越堆疊式瓦片集合208。因此，將堆疊式裸片3D存儲器陣列200分割成存儲器“庫”集合(例如，存儲器庫230)。每一存儲器庫包含堆疊式瓦片集合，一個瓦片來自多個堆疊裸片中的每一者。所述庫的每一瓦片包含一個或一個以上存儲器陣列(例如，存儲器陣列240)。
[0024]圖1中展示所得存儲器庫集合102。此處所描述的控制、切換及通信邏輯制造于邏輯裸片202上。存儲器系統(tǒng)100包含多個存儲器庫控制器(MVC) 104 (例如，MVC 106)。每一 MVC以一對一關系以通信方式耦合到對應存儲器庫(例如，存儲器庫110)。因此，每一MVC能夠獨立于其它MVC與其相應存儲器庫之間的通信與對應存儲器庫通信。
[0025]在一些實施例中，存儲器庫110可經(jīng)配置以使得用于形成存儲器庫110的個別裸片上的相連有缺陷存儲器單元區(qū)域在裸片之間并不逐地址重疊。存儲器庫110還可與備用存儲器陣列裸片配置在一起。備用裸片上的相連操作存儲器單元區(qū)域可位于與一個或一個以上其它存儲器陣列裸片上的用于形成庫110的相連操作存儲器單元區(qū)域共用的開始存儲器地址處，所述開始存儲器地址包含組地址、行地址或列地址中的至少一者。此配置可因僅需要將存儲器請求地址部分地解碼而促進快速存儲器請求重定向。與存儲器陣列裸片中的每一者相關聯(lián)的有缺陷存儲器單元的壞塊映射圖可形成于與堆疊式存儲器陣列裸片204堆疊在一起的共用邏輯裸片202上。
[0026]存儲器系統(tǒng)100還包含多個可配置經(jīng)串行化通信鏈路接口(SCLI) 112。SCLI 112劃分成出站SCLI群組113 (例如，出站SCLI 114)及入站SCLI群組115。多個SCLI 112中的每一者能夠與其它SCLI 112同時操作。同時，SCLI 112將多個MVC 104以通信方式耦合到一個或一個以上主機處理器114。存儲器系統(tǒng)100將高度抽象的多鏈路高通量接口呈現(xiàn)給主機處理器114。
[0027]存儲器系統(tǒng)100還可包含矩陣開關116。矩陣開關116以通信方式耦合到多個SCLI 112且耦合到多個MVC 104。矩陣開關116能夠?qū)⒚恳?SCLI交叉連接到選定MVC。因此，主機處理器114可跨越多個SCLI 112以大致同時方式存取多個存儲器庫102。此架構可提供現(xiàn)代處理器技術(包含多核技術)所需的處理器到存儲器帶寬。
[0028]存儲器系統(tǒng)100還可包含耦合到矩陣開關116的存儲器構造控制寄存器117。存儲器構造控制寄存器117接收來自配置源的存儲器構造配置參數(shù)且將存儲器系統(tǒng)100的一個或一個以上組件配置成根據(jù)可選擇模式操作。舉例來說，矩陣開關116以及多個存儲器庫102及多個MVC 104中的每一者通?？山?jīng)配置以響應于單獨的存儲器請求而彼此獨立地操作。此配置可由于SCLI 112與存儲器庫102之間的并行性而增強存儲器系統(tǒng)帶寬。
[0029]另一選擇為，存儲器系統(tǒng)100可經(jīng)重新配置經(jīng)由存儲器構造控制寄存器117以致使多個存儲器庫102中的兩者或兩者以上的子集及對應MVC子集響應于單個請求而同步操作。后一配置可用于存取比普通寬的數(shù)據(jù)字以降低等待時間，如下文進一步描述?？赏ㄟ^將選定位模式加載到存儲器