一種晶體振蕩器的停振監(jiān)測(cè)電路的制作方法
【技術(shù)領(lǐng)域】
一種晶體振蕩器的停振監(jiān)測(cè)電路的設(shè)計(jì)方法，涉及集成電路中數(shù)字電路設(shè)計(jì)，屬于微電子技術(shù)與應(yīng)用領(lǐng)域。
【背景技術(shù)】
振蕩器可分為RC振蕩器、LC振蕩器和晶體振蕩器，在芯片中常用的有RC振蕩器和晶體振蕩器。RC振蕩器性能穩(wěn)定，一般不會(huì)出現(xiàn)停振故障，但是精確度低；晶體振蕩器精確度高，但是性能不穩(wěn)定，會(huì)出現(xiàn)停振故障。一般在集成電路設(shè)計(jì)中，晶體振蕩器用作片外振蕩器，RC振蕩器用作片內(nèi)振蕩器，軟件可以選擇使用片外的晶體振蕩器還是片內(nèi)的RC振蕩器。由于晶體振蕩器性能不穩(wěn)定，會(huì)出現(xiàn)停振故障，為了使芯片能夠在晶體振蕩器出現(xiàn)停振故障后仍可以正常工作，需要在芯片內(nèi)設(shè)計(jì)一個(gè)監(jiān)測(cè)電路，監(jiān)測(cè)晶體振蕩器是否工作正常，若正在使用晶體振蕩器時(shí)，晶體振蕩器出現(xiàn)停振現(xiàn)象，監(jiān)測(cè)電路能發(fā)出停振信號(hào)，然后將時(shí)鐘自動(dòng)切換到片內(nèi)RC振蕩器輸出的時(shí)鐘。
[0003]本文所設(shè)計(jì)的電路主要監(jiān)測(cè)晶體振蕩的停振故障，以及晶體振蕩器出現(xiàn)停振故障時(shí)對(duì)時(shí)鐘的處理。

【發(fā)明內(nèi)容】

一種晶體振蕩器的停振監(jiān)測(cè)電路的設(shè)計(jì)方法，包括振蕩器的監(jiān)測(cè)方法、監(jiān)測(cè)電路的啟停條件控制、振蕩器停振后對(duì)系統(tǒng)時(shí)鐘的處理、振蕩器停振后向處理發(fā)出中斷信號(hào)、監(jiān)測(cè)電路發(fā)出的時(shí)鐘失敗信號(hào)。
優(yōu)選的停振監(jiān)測(cè)電路，其特征在于利用片內(nèi)的高頻振蕩器OSCl和片內(nèi)低頻時(shí)鐘0SC2來(lái)監(jiān)測(cè)晶體振蕩器XO是否正常工作，振蕩器OSCl的頻率高于0SC2和晶體振蕩器XO時(shí)鐘頻率的2倍。
在停振監(jiān)測(cè)電路中，利用高頻振蕩器OSCl輸出的時(shí)鐘對(duì)低頻振蕩器0SC2和晶體振蕩器XO的時(shí)鐘進(jìn)行采樣，當(dāng)振蕩器0SC2和晶體振蕩器XO正常振蕩時(shí)，得到跳變的時(shí)鐘沿。在監(jiān)測(cè)電路中設(shè)置一個(gè)寄存器，振蕩器0SC2的時(shí)鐘的上升沿將寄存器設(shè)置為低電平，晶體振蕩器XO的時(shí)鐘下降沿將寄存器設(shè)置為高電平，在0SC2的時(shí)鐘下降沿監(jiān)測(cè)寄存器的值，若此時(shí)寄存器為高電平，則晶體振蕩器運(yùn)行正常，若此時(shí)寄存器為低電平，則晶體振蕩器已經(jīng)停止了振蕩。
優(yōu)選的停振監(jiān)測(cè)電路的啟?？刂?，其特征在于可以由軟件控制監(jiān)測(cè)電路的啟停。只有軟件激活了停振監(jiān)測(cè)電路并且晶體振蕩器輸出時(shí)鐘穩(wěn)定后，監(jiān)測(cè)電路才開(kāi)始監(jiān)測(cè)晶體振蕩器是否工作正常，軟件控制增加了停振監(jiān)測(cè)電路使用的靈活性，不使用晶體振蕩器時(shí)，可以將監(jiān)測(cè)電路關(guān)閉，可以降低功耗。
優(yōu)選的晶體振蕩器XO停振后對(duì)系統(tǒng)時(shí)鐘的處理，其特征在于當(dāng)晶體振蕩器XO停止振蕩后，時(shí)鐘切換模塊將晶體振蕩器XO所提供的時(shí)鐘快速切換到振蕩器OSCl或振蕩器0SC2輸出的時(shí)鐘。 優(yōu)選的晶體振蕩器停振后向處理器發(fā)出的中斷請(qǐng)求，其特征在于:當(dāng)停振信號(hào)變?yōu)楦唠娖胶螽a(chǎn)生CPU中斷申請(qǐng)，CPU進(jìn)行相應(yīng)的中斷處理。
監(jiān)測(cè)電路向外發(fā)出時(shí)鐘失敗事件，該失敗事件可以用于特殊事件的處理。比如在一些含有PWM模塊的芯片中，可以將此時(shí)鐘失敗事件作為PWM的剎車(chē)信號(hào)，避免PWM處于混亂狀態(tài)而導(dǎo)致燒壞其他器件。
【附圖說(shuō)明】
為了更清楚地說(shuō)明本申請(qǐng)實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例或現(xiàn)有技術(shù)描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本申請(qǐng)中記載的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
圖1為本發(fā)明具體實(shí)施例中的時(shí)鐘安全系統(tǒng)框圖；
圖2為本發(fā)明具體實(shí)施例中的晶體振蕩器停振監(jiān)測(cè)電路結(jié)構(gòu)圖；
圖3為本發(fā)明具體實(shí)施例中的晶體振蕩器停止振蕩時(shí)產(chǎn)生中斷申請(qǐng)的電路結(jié)構(gòu)圖；
圖4為本發(fā)明具體實(shí)施例中的晶體振蕩器停止振蕩時(shí)產(chǎn)生時(shí)鐘失敗信號(hào)的電路結(jié)構(gòu)圖；
【具體實(shí)施方式】
晶體振蕩器輸出的時(shí)鐘精確度尚，可以為芯片提供尚精度的時(shí)鐘，但是晶體振蕩器性能不穩(wěn)定，會(huì)出現(xiàn)停振故障，所以在芯片設(shè)計(jì)時(shí)需要增加晶體振蕩器的停振監(jiān)測(cè)電路，當(dāng)晶體振蕩器出現(xiàn)停振故障時(shí)，監(jiān)測(cè)電路發(fā)出停振信號(hào)，芯片將時(shí)鐘切換到備用振蕩器輸出的時(shí)鐘，這樣芯片可以繼續(xù)正常工作。
晶體振蕩器的停振監(jiān)測(cè)電路以及相應(yīng)的時(shí)鐘處理模塊可以統(tǒng)稱(chēng)為時(shí)鐘安全系統(tǒng)，如圖1所示。時(shí)鐘安全系統(tǒng)包括晶體振蕩器XO 100、晶體振蕩器的停振監(jiān)測(cè)電路304、中斷處理模塊301、特殊事件處理模塊305、時(shí)鐘切換模塊303、片內(nèi)高頻振蕩器0SC1302和片內(nèi)低頻振蕩器0SC2306.整個(gè)時(shí)鐘安全系統(tǒng)共同完成晶體振蕩器停振故障的處理。
監(jiān)測(cè)電路如圖2所示，電路由三部分組成:時(shí)鐘沿檢測(cè)電路401、寄存器設(shè)置電路402和停振信號(hào)產(chǎn)生電路403。其中時(shí)鐘沿檢測(cè)電路包括片內(nèi)低頻振蕩器0SC2時(shí)鐘上升沿監(jiān)測(cè)電路501和晶體振蕩器XO時(shí)鐘下降沿監(jiān)測(cè)電路502。在監(jiān)測(cè)電路中設(shè)置一個(gè)寄存器R 503，利用振蕩器OSCl輸出的時(shí)鐘對(duì)0SC2時(shí)鐘和晶體振蕩器XO的時(shí)鐘進(jìn)行采樣，得到晶體振蕩器XO和振蕩器0SC2時(shí)鐘的跳變沿，振蕩器0SC2時(shí)鐘的上升沿將寄存器R設(shè)置為低電平，晶體振蕩器XO的時(shí)鐘下降沿將寄存器R設(shè)置為高電平。403為停振信號(hào)產(chǎn)生信號(hào)，在片內(nèi)低頻振蕩器0SC2時(shí)鐘低電平半周期內(nèi)監(jiān)測(cè)寄存器R 503的值，若此時(shí)寄存器R為低電平，則晶體振蕩器運(yùn)行正常，若此時(shí)寄存器R為高電平，則晶體振蕩器已經(jīng)停止了振蕩，若此時(shí)軟件激活了監(jiān)測(cè)電路，則產(chǎn)生晶體振蕩器XO的停振信號(hào)。
為了更方便的控制監(jiān)測(cè)電路的啟停，增加了軟件開(kāi)關(guān)，若通過(guò)軟件配置寄存器關(guān)閉監(jiān)測(cè)電路，則監(jiān)測(cè)電路不起作用，無(wú)論晶體振蕩器有沒(méi)有停振，監(jiān)測(cè)電路都不會(huì)發(fā)出停振信號(hào)。
若芯片正在使用晶體振蕩器的輸出時(shí)鐘作為時(shí)鐘源，當(dāng)晶體振蕩器出現(xiàn)故障停振時(shí)，芯片中各個(gè)模塊的時(shí)鐘停止振蕩，使用此時(shí)鐘的模塊停止工作，為了使相應(yīng)的模塊能自動(dòng)恢復(fù)工作，監(jiān)測(cè)電路自動(dòng)將相應(yīng)模塊的時(shí)鐘源由晶體振蕩器XO輸出的時(shí)鐘切換至振蕩器OSCl或0C2輸出的時(shí)鐘。
當(dāng)晶體振蕩器XO停振時(shí)，時(shí)鐘切換的具體步驟為:
①監(jiān)測(cè)電路將停振信號(hào)置為有效電平；