50和BLB 52讀取比特單元46的內(nèi)容，其中讀出放大器58根據(jù)位線對(duì)上感測到的相對(duì)電壓，產(chǎn)生數(shù)據(jù)值，并將該數(shù)據(jù)值傳遞到將該數(shù)據(jù)提供為輸出數(shù)據(jù)值Q的輸出驅(qū)動(dòng)器60。
[0038]訪問控制電路42配置為接收訪問請(qǐng)求，在所示示例中，所述訪問請(qǐng)求為讀取訪問請(qǐng)求，其中訪問請(qǐng)求包括所請(qǐng)求的數(shù)據(jù)項(xiàng)目的地址以及芯片使能信號(hào)CE。訪問控制電路42配置為在接收到有效的CE信號(hào)時(shí)直接開始在儲(chǔ)存單元44中的訪問過程(以及在設(shè)置于存儲(chǔ)設(shè)備40內(nèi)的其它儲(chǔ)存單元中)。因此，可以維持這種CE信號(hào)的通用時(shí)序，這樣(這種CE信號(hào)的產(chǎn)生和維持是針對(duì)CPU的關(guān)鍵路徑)發(fā)起讀取訪問請(qǐng)求的時(shí)序不會(huì)受到本技術(shù)的影響。訪問控制電路42配置為引起位線預(yù)充電電路56對(duì)位線BL 50和BLB 52進(jìn)行預(yù)充電，并且實(shí)際上，這可以發(fā)生在接收到訪問請(qǐng)求之前，使得與對(duì)這些位線進(jìn)行預(yù)充電相關(guān)的時(shí)間不會(huì)導(dǎo)致成為訪問延遲的一部分。當(dāng)訪問控制電路42開始訪問過程時(shí)，訪問控制電路42引起字線驅(qū)動(dòng)電路54維持字線48，并且因此字線48的電壓開始上升。訪問控制電路42還產(chǎn)生內(nèi)部時(shí)鐘信號(hào)，該內(nèi)部時(shí)鐘信號(hào)開始在儲(chǔ)存單元44中的訪問過程。這取決于由訪問控制電路42和儲(chǔ)存單元44接收到的針對(duì)所述存儲(chǔ)設(shè)備的外部時(shí)鐘信號(hào)CLK，以便控制并協(xié)調(diào)這些組件的整體時(shí)序。
[0039]一旦字線驅(qū)動(dòng)電路44已經(jīng)將字線44拉升至足夠大的電壓，由這種維持的字線48在比特單元46以及位線BL 50和BLB 52之間引起的親接引起位線開始放電。一旦這種放電過程有時(shí)間迅速進(jìn)展，那么訪問控制電路42配置為維持讀出放大器使能信號(hào)SAE(在該所示實(shí)施例中為高電平有效)，以便通過比較兩個(gè)位線上的相對(duì)電壓來引起讀出放大器58確定存儲(chǔ)在比特單元46中的值。然而，訪問控制單路44還配置為從發(fā)起訪問請(qǐng)求的處理器接收后期停止信號(hào)，并響應(yīng)于該信號(hào)產(chǎn)生傳遞到儲(chǔ)存單元44的停止(KILL)信號(hào)。這種停止信號(hào)KILL向耦接到字線48的門電路68以及耦接到SAE路徑的門電路70 二者提供切換信號(hào)。當(dāng)維持停止信號(hào)時(shí)，字線48和SAE路徑二者被快速下拉至VSS (接地)，使得強(qiáng)制二者處于非激活狀態(tài)。這樣抑制在儲(chǔ)存單元22中的訪問過程。當(dāng)儲(chǔ)存單元44是組相關(guān)緩存的線路時(shí)(如在圖1所示的示例中)，后期停止信號(hào)可以例如是線路預(yù)測信號(hào)。然而，后期停止信號(hào)還可以是對(duì)存儲(chǔ)設(shè)備40中的儲(chǔ)存單元的子集的直接指示，表示應(yīng)該抑制已經(jīng)開始的訪問過程的儲(chǔ)存單元。
[0040]圖3示意性地詳細(xì)示出了組相關(guān)緩存(諸如，在圖1所示的實(shí)施例中的L1緩存16)的配置。組相關(guān)緩存的線路包括標(biāo)簽RAM 80、82、84、86的集合以及數(shù)據(jù)RAM 88、90、92、94的集合。當(dāng)在這種組相關(guān)L1緩存16中開始訪問過程時(shí)，由訪問控制電路22產(chǎn)生索引，將該索引傳遞到標(biāo)簽RAM和數(shù)據(jù)RAM 二者。如果訪問控制電路還沒有接收到后期停止信號(hào)，則從標(biāo)簽RAM 80、82、84、86中的每一個(gè)以及從數(shù)據(jù)RAM 88、90、92、94中的每一個(gè)讀取對(duì)應(yīng)條目。通過比較器96、98、100、102將訪問請(qǐng)求(或其至少一部分)的地址與從標(biāo)簽RAM的每一個(gè)中讀取的條目進(jìn)行比較，將與地址(或其至少一部分)相匹配的條目傳遞到復(fù)用器104，提供為它的選擇信號(hào)。這樣，選擇從數(shù)據(jù)RAM以與提供地址匹配的標(biāo)簽RAM相同的方式讀取的對(duì)應(yīng)條目，以便將其提供作為輸出數(shù)據(jù)。
[0041 ] 然而，當(dāng)已經(jīng)在標(biāo)簽RAM和數(shù)據(jù)RAM中開始訪問過程之后訪問控制電路22接收到后期停止信號(hào)時(shí)，訪問控制電路22配置為在解選擇的線路中維持停止信號(hào)，其中通過對(duì)應(yīng)停止信號(hào)ki 110、ki 111、ki 112、ki 113中的至少一個(gè)來提供該停止信號(hào)。這樣，抑制了在解選擇線路的各個(gè)標(biāo)簽RAM和數(shù)據(jù)RAM中的防問過程。這樣可以實(shí)現(xiàn)為如圖2所示。
[0042]圖4示出了諸如圖2所示的實(shí)施例中的各種信號(hào)的示例時(shí)序。響應(yīng)于芯片使能信號(hào)CE的激活(低電平)，在主時(shí)鐘信號(hào)CLK的上升沿之后，針對(duì)每個(gè)儲(chǔ)存單元產(chǎn)生內(nèi)部時(shí)鐘信號(hào)的上升沿，從而在對(duì)應(yīng)儲(chǔ)存單元中開始訪問過程。適合的字線WL(依賴于訪問請(qǐng)求中表示的地址)開始上升，當(dāng)它到達(dá)足夠大的電壓時(shí)，位線開始放電(圖中僅示出了在一個(gè)位線BL上的電壓)。在訪問控制單元22接收到這種后期停止信號(hào)之后不久，引起在這種儲(chǔ)存單元中維持KILL信號(hào)。維持這種KILL信號(hào)將字線信號(hào)WL和讀出放大器使能信號(hào)SAE 二者下拉至地電壓，因此，抑制在該儲(chǔ)存單元中的訪問過程的進(jìn)一步進(jìn)展。應(yīng)注意的是，實(shí)際上通過維持KILL信號(hào)的點(diǎn)，并沒有維持讀出放大器使能信號(hào)SAE，但是附圖示出了(通過虛線)如何在維持SAE的情況下根本不會(huì)維持KILL信號(hào)。這種對(duì)字線信號(hào)WL的抑制(尤其是對(duì)SAW信號(hào)的激活的抑制)防止消耗另外的動(dòng)態(tài)功率。還應(yīng)注意，由于還沒有維持SAE信號(hào)，不會(huì)發(fā)生輸出驅(qū)動(dòng)器的切換，同時(shí)節(jié)省了動(dòng)態(tài)功率。
[0043]圖5A和5B示出了分別由存儲(chǔ)設(shè)備接收到讀取訪問請(qǐng)求和寫入訪問請(qǐng)求的配置。圖5A示例中的儲(chǔ)存單元(存儲(chǔ)器3-存儲(chǔ)器0)110、112、114、116的集合是出于冗余度的原因?qū)?shù)據(jù)項(xiàng)目存儲(chǔ)在多個(gè)儲(chǔ)存單元中的不同儲(chǔ)存單元，還可以例如是組相關(guān)緩存的線路。在圖5A所示的實(shí)施例中，通過儲(chǔ)存單元110、112、114、116的集合的訪問控制電路118、120、122、124接收到讀取訪問請(qǐng)求。因此，應(yīng)注意在該實(shí)施例中，訪問控制電路形成每個(gè)儲(chǔ)存單元的一部分，而不是作為提供對(duì)所有儲(chǔ)存單元的訪問控制的單個(gè)組件。在無需維持后期停止信號(hào)的情況下，所有儲(chǔ)存單元原理上將輸出256比特的數(shù)據(jù)值(假定由于多個(gè)冗余度(multiple redundancy)將數(shù)據(jù)值存儲(chǔ)在所有四個(gè)儲(chǔ)存單元中)，在這種情況下后期停止信號(hào)是對(duì)應(yīng)該抑制讀取訪問過程的特定儲(chǔ)存單元加以表示的訪問解選擇信號(hào)。然后輸出復(fù)用器126根據(jù)輸出選擇信號(hào)在這些輸出之間進(jìn)行選擇，然后在將這輸出值提供作為最終輸出數(shù)據(jù)值之前將該輸出數(shù)據(jù)值鎖存(latch)在觸發(fā)器(flip-flop) 128中。將后期停止信號(hào)提供給儲(chǔ)存單元中的每個(gè)，作為單獨(dú)的后期停止信號(hào)kill3-kill0，并且當(dāng)維持這些后期停止信號(hào)中的至少一個(gè)時(shí)，抑制在該儲(chǔ)存單元中的讀取訪問過程。相反，在圖5B所示的實(shí)施例中，當(dāng)訪問請(qǐng)求是寫入訪問請(qǐng)求時(shí)，所述寫入訪問請(qǐng)求包括要寫入的256比特?cái)?shù)據(jù)值及其對(duì)應(yīng)存儲(chǔ)地址。寫入訪問請(qǐng)求還可以包括應(yīng)將數(shù)據(jù)值寫入其中的特定儲(chǔ)存單元的指示，或可以省略該指示，從而為了全冗余度而指示應(yīng)將數(shù)據(jù)值寫入所有儲(chǔ)存單元中。然后響應(yīng)于該寫入訪問請(qǐng)求，開始多個(gè)寫入訪問過程，但是響應(yīng)于單個(gè)后期停止信號(hào)kill3-kill0中的至少一個(gè)，抑制寫入訪問請(qǐng)求中的至少一個(gè)。附加地，儲(chǔ)存單元110、112、114、116集合的訪問控制電路118、120、122、124可以配置為如果在已開始的多個(gè)寫入訪問過程的預(yù)定階段之前接收到停止信號(hào)kill3-kill0，則僅作用在kill3-kill0上，以便防止正在寫入的比特單元的內(nèi)容處于不確定狀態(tài)，其中不清楚是否在其比特單元中更新了接收到的數(shù)據(jù)值的比特。
[0044]圖6示出了當(dāng)存儲(chǔ)設(shè)備執(zhí)行讀取訪問請(qǐng)求時(shí)在一個(gè)實(shí)施例的方法中采用的一系列步驟。在步驟130通過所述核發(fā)出讀取訪問請(qǐng)求，并通過一級(jí)緩存接收該讀取訪問請(qǐng)求。然后，在步驟132，一級(jí)緩存在緩存的所有線路中開始讀取過程。接下來，在步驟134，確定是否已完成由所述核執(zhí)行的線路預(yù)測并將其發(fā)信號(hào)到一級(jí)緩存，即是否維持后期停止信號(hào)。如果不是，則流程進(jìn)行到步驟134，其中讀取L1緩存的所有線路的標(biāo)簽RAM和數(shù)據(jù)RAM。在下一步驟137，再次執(zhí)行步驟134的確定(標(biāo)記為“A”)。實(shí)際上，繼續(xù)執(zhí)行這種對(duì)維持后期停止信號(hào)的檢查，因此實(shí)際上可以在任何給定時(shí)刻停止圖6所示的不連續(xù)步驟136和138，但是為了便于說明，將它們示出為不連續(xù)的步驟，在步驟136之前(步驟134)和在步驟138之前(在步驟137)執(zhí)行檢查。如果不維持后期停止信號(hào)，則在步驟138，讀取的標(biāo)簽RAM條目和讀取訪問請(qǐng)求地址之間的匹配確定了將從該數(shù)據(jù)RAM讀取的數(shù)據(jù)項(xiàng)目提供為輸出，并且在步驟14