一種抗高頻干擾的電源電壓塌陷快速響應低電平復位電路的制作方法
【專利摘要】公開了一種抗高頻干擾的電源電壓塌陷快速響應低電平復位電路，用于對CPU進行上電復位和電源電壓塌陷時復位，能夠防止高頻干擾信號引發(fā)誤復位；復位電路包括一個PNP型三極管、一個二端穩(wěn)壓管、一個二極管、一個電容、一個負載電阻、一個磁珠和一個偏置電阻；利用電容的充電獲得適當?shù)膹臀粫r間，利用二極管實現(xiàn)電容在電壓塌陷時的快速放電來實現(xiàn)電壓塌陷時的復位，利用磁珠的高頻大阻抗特性防止誤發(fā)復位。復位電路的線路簡單，功能可靠，性價比高，具有很廣的應用前景。
【專利說明】
一種抗高頻干擾的電源電壓塌陷快速響應低電平復位電路
技術領域
[0001]本實用新型涉及CPU的應用技術領域，尤其涉及一種能對電源電壓塌陷快速響應及防止高頻干擾引發(fā)誤動作的復位電路。
【背景技術】
[0002]現(xiàn)有的電子產(chǎn)品越來越普遍的使用CI3U控制，CPU開機上電和出現(xiàn)電源電壓塌陷時，都需要進行復位操作，CPU復位質量的好壞直接影響到電子產(chǎn)品工作的穩(wěn)定性和可靠性。由于工作電壓的不穩(wěn)定性，若沒有復位電路對CPU進行復位，則在當電源處于波動狀態(tài)工作時，極易造成CPU工作死機或失常。復位是指給CPU的復位引腳在一定時間范圍內提供相反于正常工作電平的復位電平(高或低)，以滿足CPU復位的要求。
[0003]現(xiàn)有技術中，常用的復位電路有簡單的阻容復位電路、三極管復位電路、復位IC等等。其中，三極管復位電路又分為帶電源檢測和不帶電源檢測兩種，可以用一個三極管實現(xiàn)，也可以用兩個或兩個以上的三極管實現(xiàn)。電源檢測是指復位電路可以根據(jù)電源的塌陷情況在設定的條件下給出重新復位信號。簡單的阻容復位電路，沒有對供電電源的檢測，結構雖簡單，但是在電源電壓塌陷后無法給出復位信號，致使系統(tǒng)工作不是十分穩(wěn)定。含一個三極管的復位電路雖然可以防止電源的抖動引起的反復復位，但是對于電源電壓的塌陷則顯得無能為力，電壓的塌陷是指毫秒至幾百毫秒時長的電壓低于正常工作要求?，F(xiàn)有的帶電源檢測的雙管復位電路則器件多、成本高，反應速度慢，性價比較差。專用的復位IC則成本過高;在遇到高頻干擾的情況下，許多常用的復位電路會誤發(fā)復位。
[0004]因此，需要一種簡單實用的復位電路，既能起到檢測電源的變化并在電源電壓塌陷后快速地給出復位信號并同時具備系統(tǒng)上電復位及防止高頻干擾誤發(fā)復位的功能。

【發(fā)明內容】

[0005]本實用新型的目的在于提供一種抗高頻干擾的電源電壓塌陷快速響應低電平復位電路。
[0006]本實用新型的技術方案是，一種抗高頻干擾的電源電壓塌陷快速響應低電平復位電路，用于對CPU進行上電復位和在電源電壓塌陷時復位，并且在受到高頻干擾時不會誤發(fā)復位，包括PNP型三極管、二端穩(wěn)壓管、二極管、電容、偏置電阻、磁珠、負載電阻共7個器件；其中，電源通過磁珠串聯(lián)偏置電阻形成的支路及與該支路并聯(lián)的二極管對電容實現(xiàn)充放電，磁珠串聯(lián)偏置電阻形成的支路及與該支路并聯(lián)的二極管協(xié)同二端穩(wěn)壓管給PNP型三極管提供基極電流;PNP型三極管在電容充電開始后的一段時間內截止，并通過其集電極向CPU的復位弓I腳輸出低電平復位信號。
[0007]各器件的具體連接方式和工作原理描述如下:
[0008]連接方式是:電容的一端與PNP型三極管的發(fā)射極相接后連接到電源，電容的另一端連接二極管的陰極和連接二端穩(wěn)壓管的陽極，二極管的陽極接地，磁珠串聯(lián)偏置電阻形成的支路跨接在二極管的兩端，二端穩(wěn)壓管的陰極連接PNP型三極管的基極，PNP型三極管的集電極經(jīng)負載電阻接地，PNP型三極管的集電極作為輸出連接CPU的復位引腳。
[0009]工作原理是:開機上電后，電容通過磁珠串聯(lián)偏置電阻形成的支路開始充電，充電使電容兩端的電壓差逐漸增大，當電容兩端的電壓差(即施加在PNP型三極管發(fā)射結串聯(lián)二端穩(wěn)壓管上的電壓)較小時，PNP型三極管得不到足夠大的發(fā)射結偏置電壓，PNP型三極管處于截止狀態(tài)，PNP型三極管的集電極輸出低電平，給所述CPU的復位引腳提供低電平的復位信號。當電容充電至電容兩端的電壓差足夠大時，PNP型三極管得到足夠大的發(fā)射結偏置電壓，PNP型三極管進入導通或飽和導通狀態(tài)，PNP型三極管的集電極輸出高電平，SPCPU的復位引腳得到高電平，CPU退出上電復位狀態(tài)。當電容持續(xù)充電至電容兩端的電壓差達到某個值時，流經(jīng)磁珠串聯(lián)偏置電阻形成的支路的電流以及流過二極管的漏電流之和等于流經(jīng)PNP型三極管的基極和二端穩(wěn)壓管的電流時，充電結束。
[0010]當電源電壓塌陷時，當其跌落至預定值時，電容通過磁珠串聯(lián)偏置電阻形成的支路及與該支路并聯(lián)的二極管快速放電，使電容兩端的電壓差迅速變小，進而PNP型三極管得不到足夠大的發(fā)射結偏置電壓，使PNP型三極管由導通或飽和導通變?yōu)榻刂範顟B(tài)，PNP型三極管的集電極輸出低電平，給所述(PU的復位引腳提供低電平的復位信號。
[0011]當遇到高頻干擾甚至大幅度高頻干擾時，由于磁珠的高頻大電阻特性，使得電容無法跟隨高頻干擾作用快速放電，使電容兩端的電壓差不會迅速變小，PNP型三極管可以維持足夠大的發(fā)射結偏置電壓，因此不會引發(fā)誤復位。
[0012]實施本實用新型技術方案的具有如下有益效果:克服了現(xiàn)有技術的不足，采用單個三極管和很少的幾個分立元器件構成復位電路，既可以在CPU開機上電時進行復位，又可以在電源電壓塌陷時進行復位，特別的還能防止高頻干擾時引發(fā)誤復位。提供的復位電路線路簡單，功能可靠，性價比高，具有很廣的應用前景。
【附圖說明】
[0013]圖1是本實用新型的一種抗高頻干擾的電源電壓塌陷快速響應低電平復位電路的結構圖。
【具體實施方式】
[0014]為了使本實用新型的技術方案更加清楚明白，以下結合附圖進一步詳細說明。
[0015]圖1中，VCC為電源，GND為地;Cl為電容;Rl為偏置電阻;R2為負載電阻;Ql為PNP型三極管;DWl為二端穩(wěn)壓管;Dl為二極管;LI為磁珠;RESET為CPU的復位引腳。
[0016]一種抗高頻干擾的電源電壓塌陷快速響應低電平復位電路，包括PNP型三極管(Q1)、二端穩(wěn)壓管(DW1)、二極管(D1)、電容(Cl)、偏置電阻(R1)、磁珠(LI)、負載電阻(R2)共7個器件。連接方式為:電容(Cl)的一端與PNP型三極管(Ql)的發(fā)射極相接后連接到電源(VCC)，電容(Cl)的另一端連接二極管(Dl)的陰極和連接二端穩(wěn)壓管(DWl)的陽極，二極管(Dl)的陽極接地(GND)，磁珠(LI)串聯(lián)偏置電阻(Rl)形成的支路跨接在二極管(Dl)的兩端，二端穩(wěn)壓管(DWl)的陰極連接PNP型三極管(Ql)的基極，PNP型三極管(Ql)的集電極經(jīng)負載電阻(R2)接地(GND)，PNP型三極管(Ql)的集電極作為輸出連接CPU的復位引腳(RESET)。
【主權項】
1.一種抗高頻干擾的電源電壓塌陷快速響應低電平復位電路，其特征在于，該電路由PNP型三極管(QI)、二端穩(wěn)壓管(DWl)、二極管(DI)、電容(Cl)、磁珠(LI)、偏置電阻(Rl)、負載電阻(R2)共7個器件構成;連接方式為:電容(Cl)的一端與PNP型三極管(Ql)的發(fā)射極相接后連接到電源(VCC)，電容(Cl)的另一端連接二極管(DI)的陰極和連接二端穩(wěn)壓管(Dffl)的陽極，二極管(Dl)的陽極接地(GND)，磁珠(LI)串聯(lián)偏置電阻(Rl)形成的支路跨接在二極管(Dl)的兩端，二端穩(wěn)壓管(DWl)的陰極連接PNP型三極管(Ql)的基極，PNP型三極管(Ql)的集電極經(jīng)負載電阻(R2)接地(GND)，PNP型三極管(Ql)的集電極作為輸出連接CPU的復位引腳(RESET)。
【文檔編號】G06F1/24GK205485898SQ201620188922
【公開日】2016年8月17日
【申請日】2016年3月11日
【發(fā)明人】王建華, 張煒雋, 馬正文, 廖曉東
【申請人】福建師范大學