本發(fā)明涉及一種圖像采集和處理系統(tǒng)，特別是一種用于鈔票的圖像采集和和處理系統(tǒng)。

背景技術(shù)：

鈔票作為交換媒介，廣泛應(yīng)用于各種場(chǎng)景的交易行為中，這使得鈔票在流通過程中，必然會(huì)出現(xiàn)磨損、殘缺、穿孔、褶皺等情況，變成殘損幣、殘舊幣。這就使得金融機(jī)構(gòu)必須能夠通過某種機(jī)器將存在問題的鈔票與能夠正常流通的鈔票分揀分開。

然而市場(chǎng)上的鈔票清分機(jī)功能單一、效率低下，難以滿足實(shí)際的需求。傳統(tǒng)的鈔票清分機(jī)器使用數(shù)字信號(hào)處理器處理圖像，控制器進(jìn)行系統(tǒng)控制和圖像采集。這種架構(gòu)下采集到的圖像難以快速發(fā)送到數(shù)字信號(hào)處理器進(jìn)行圖像處理，導(dǎo)致實(shí)際鈔票清分效果差。

因此，設(shè)計(jì)一種可以高速完成圖像采集和圖像處理的鈔票清分系統(tǒng)具有非常高的經(jīng)濟(jì)價(jià)值。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明的目的在于克服現(xiàn)有技術(shù)的缺點(diǎn)與不足，提供了一種可以高速完成圖像采集和圖像處理的鈔票清分系統(tǒng)。

本發(fā)明通過以下的方案實(shí)現(xiàn)：一種鈔票圖像采集和處理系統(tǒng)，包括控制器、數(shù)據(jù)采集器、通信模塊、外部擴(kuò)展內(nèi)存、圖像傳感器CIS、磁強(qiáng)度傳感器、厚度傳感器和第一模擬數(shù)字轉(zhuǎn)換器ADC和第二模擬數(shù)字轉(zhuǎn)換器ADC；所述控制器通過所述通信模塊與所述數(shù)據(jù)采集器和外部擴(kuò)展內(nèi)存連接；所述數(shù)據(jù)采集器通過通信模塊與外部擴(kuò)展內(nèi)存連接；

所述數(shù)據(jù)采集器包括第一驅(qū)動(dòng)與信號(hào)采集模塊、第二驅(qū)動(dòng)與信號(hào)采集模塊、圖像數(shù)據(jù)預(yù)處理模塊、第一寫入模塊、第二寫入模塊和機(jī)械驅(qū)動(dòng)模塊；

所述第一驅(qū)動(dòng)與信號(hào)采集模塊，用于輸出驅(qū)動(dòng)信號(hào)至所述磁強(qiáng)度傳感器、厚度傳感器連接和第一模擬數(shù)字轉(zhuǎn)換器ADC；所述第二驅(qū)動(dòng)與信號(hào)采集模塊，用于輸出驅(qū)動(dòng)信號(hào)至CIS圖像傳感器連接和第二模擬數(shù)字轉(zhuǎn)換器ADC；

所述圖像傳感器CIS用于采集鈔票的圖像信息，通過所述第二模擬數(shù)字轉(zhuǎn)換器ADC轉(zhuǎn)化為數(shù)字信號(hào)，并發(fā)送至所述第二驅(qū)動(dòng)與信號(hào)采集模塊，再發(fā)送至所述圖像數(shù)據(jù)預(yù)處理模塊進(jìn)行排序和格式處理，再通過所述第二寫入模塊將該信息寫入所述外部擴(kuò)展內(nèi)存；

所述磁強(qiáng)度傳感器和厚度傳感器用于采集鈔票的磁強(qiáng)度信息和厚度信息，通過所述第一模擬數(shù)字轉(zhuǎn)換器ADC轉(zhuǎn)化為數(shù)字信號(hào)，并發(fā)送至所述第一驅(qū)動(dòng)和信號(hào)采集模塊，再通過所述第一寫入模塊將該信息寫入所述外部擴(kuò)展內(nèi)存；

所述控制器包括核心控制模塊和數(shù)據(jù)運(yùn)算模塊；所述核心控制模塊用于控制所述數(shù)據(jù)采集器、圖像傳感器CIS、磁強(qiáng)度傳感器、厚度傳感器、第一模擬數(shù)字轉(zhuǎn)換器ADC和第二模擬數(shù)字轉(zhuǎn)換器ADC的工作；所述數(shù)據(jù)運(yùn)算模塊，用于讀取外部擴(kuò)展內(nèi)存中的鈔票信息，并進(jìn)行運(yùn)算處理，將處理結(jié)果反饋至核心控制模塊，由核心控制模塊發(fā)送驅(qū)動(dòng)信息至所述機(jī)械驅(qū)動(dòng)模塊中，以完成鈔票清分工作。

相比于現(xiàn)有技術(shù)，本發(fā)明能夠快速完成鈔票清分工作，具體的先通過數(shù)據(jù)采集器對(duì)鈔票的信息完成圖像等信息的采集，并由控制器完成信息的處理，最后完成對(duì)鈔票的清分工作。因此，本發(fā)明不但能夠鑒別鈔票真?zhèn)危夷軌蚋鶕?jù)實(shí)際情況分揀殘損鈔票，具有鑒別結(jié)果準(zhǔn)確，清分速度快的優(yōu)點(diǎn)。

作為優(yōu)選，所述控制器為雙核ARM處理器；所述數(shù)據(jù)采集器為FPGA可編程處理器；所述外部擴(kuò)展內(nèi)存為DDR3SDRAM；通過符合AXI總線標(biāo)準(zhǔn)的通信模塊，使得FPGA采集到的信息可以通過DDR3內(nèi)存空間和ARM共享。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述第一寫入模塊和第二寫入模塊在將數(shù)字信息寫入所述外部擴(kuò)展內(nèi)存時(shí)，其采用循環(huán)存儲(chǔ)的方式，分別將某張鈔票的數(shù)據(jù)信息，依次存儲(chǔ)到某個(gè)內(nèi)存區(qū)域的不同地址處，鈔票圖像數(shù)據(jù)循環(huán)地存儲(chǔ)到一組特定的內(nèi)存區(qū)域；所述數(shù)據(jù)運(yùn)算模塊從該組地址中依次讀取數(shù)據(jù)，進(jìn)行鈔票清分運(yùn)算，并將運(yùn)算結(jié)果存入緩沖區(qū)，通過軟件中斷的方式，通知核心控制模塊讀取清分運(yùn)算的處理結(jié)果；所述核心控制模塊根據(jù)運(yùn)算結(jié)果和外部擴(kuò)展內(nèi)存中待處理的鈔票圖像數(shù)據(jù)量進(jìn)行采集和處理工作的調(diào)整。

作為本發(fā)明的進(jìn)一步改進(jìn)，還包括FLASH存儲(chǔ)模塊、USB和UART接口；所述UART、USB、FLASH連接到控制器；所述FLASH，用于存儲(chǔ)系統(tǒng)鏡像文件和更新系統(tǒng)鏡像所用的更新程序；當(dāng)需要更新系統(tǒng)時(shí)，控制器跳轉(zhuǎn)到系統(tǒng)更新程序的地址，啟動(dòng)系統(tǒng)更新程序，通過所述UART和USB接口接收命令和新的系統(tǒng)鏡像數(shù)據(jù)，并使用新的系統(tǒng)鏡像覆蓋原始系統(tǒng)鏡像。本發(fā)明可以在清分工作開始前，通過將標(biāo)準(zhǔn)鈔票放入本系統(tǒng)的方式，采集標(biāo)準(zhǔn)的特征參數(shù)。并且實(shí)際工作時(shí)，可以根據(jù)實(shí)際鈔票清分工作完成的情況，通過外部控制接口連接電腦來修改各項(xiàng)參數(shù)，使得圖像采集和處理系統(tǒng)不受鈔票面額、幣種、新舊和污損程度限制，鈔票清分效果更加理想。所述UART接口用于發(fā)送指令，所述USB接口用于圖像數(shù)字信息的發(fā)送?？刂破鳈z測(cè)到UART中斷后，進(jìn)入U(xiǎn)ART中斷子程序處理UART接收到的信息，通過解析信息得到具體的指令，然后執(zhí)行該指令。

作為優(yōu)選，所述數(shù)據(jù)運(yùn)算模塊完成鈔票圖像的運(yùn)算處理后，將該鈔票圖像通過USB接口傳輸至外界PC中進(jìn)行保存。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述Block Memory存儲(chǔ)器用于存儲(chǔ)各個(gè)模塊的運(yùn)行狀態(tài)、錯(cuò)誤狀態(tài)、圖像數(shù)據(jù)量的信息，并實(shí)時(shí)將該信息進(jìn)行更新；所述核心控制模塊和數(shù)據(jù)運(yùn)算模塊根據(jù)該信息調(diào)控系統(tǒng)完成進(jìn)行圖像采集和處理工作。

作為本發(fā)明的進(jìn)一步改進(jìn)，所述圖像傳感器CIS為兩個(gè)，分別獲取鈔票的頂層和底層信息，所獲取的圖像信息包括：頂層和底層圖像的紅、綠、藍(lán)、紅外和紫外信息。更進(jìn)一步的，所述圖像采集和傳感器采集模塊分別裝配于待檢測(cè)鈔票所在平面的上下兩側(cè)，并且彼此分離互不干擾。進(jìn)而可以在待檢測(cè)鈔票通過檢測(cè)區(qū)域時(shí)同時(shí)對(duì)鈔票兩面進(jìn)行圖像采集，并且進(jìn)一步減小裝置的體積。

綜上所述，本發(fā)明基于ARM+FPGA架構(gòu)的鈔票圖像采集和處理系統(tǒng)可以在鈔票清分工作開始前，通過將標(biāo)準(zhǔn)鈔票置入系統(tǒng)的方式，采集標(biāo)準(zhǔn)的特征參數(shù)。并且實(shí)際工作時(shí)，可以根據(jù)工作完成情況，通過外部控制接口(UART、USB)連接電腦來修改各種參數(shù)，使得鈔票圖像采集和處理工作不受鈔票面額、幣種、新舊和污損程度限制，工作效果更加理想。本發(fā)明不但能夠鑒別鈔票真?zhèn)危夷軌蚋鶕?jù)實(shí)際情況分揀殘損鈔票，具有鑒別結(jié)果準(zhǔn)確，清分速度快的優(yōu)點(diǎn)。

為了更好地理解和實(shí)施，下面結(jié)合附圖詳細(xì)說明本發(fā)明。

附圖說明

圖1是本發(fā)明的鈔票圖像采集和處理系統(tǒng)整體連接框圖。

圖2是本發(fā)明的控制器和數(shù)據(jù)采集器的內(nèi)部架構(gòu)示意圖。

圖3a是本發(fā)明的核心控制模塊CPU0的主程序運(yùn)行流程圖。

圖3b是本發(fā)明的核心控制模塊CPU0的中斷子程序的運(yùn)行流程圖。

圖4是本發(fā)明的數(shù)據(jù)運(yùn)算模塊CPU1的程序運(yùn)行流程圖。

圖5是本發(fā)明更新系統(tǒng)鏡像文件的原理圖。

具體實(shí)施方式

下面結(jié)合實(shí)施例及附圖對(duì)本發(fā)明作進(jìn)一步詳細(xì)的描述，但本發(fā)明的實(shí)施方式不限于此。

請(qǐng)參閱圖1，其為本發(fā)明的鈔票圖像采集和處理系統(tǒng)的整體連接框圖。

本發(fā)明提供了一種鈔票圖像采集和處理系統(tǒng)，包括控制器1、數(shù)據(jù)采集器2、通信模塊3、外部擴(kuò)展內(nèi)存4、圖像傳感器5、第一模擬數(shù)字轉(zhuǎn)換器6、磁強(qiáng)度傳感器7、厚度傳感器8、第二模擬數(shù)字轉(zhuǎn)換器9和Flash存儲(chǔ)模塊10。所述控制器1通過所述通信模塊與所述數(shù)據(jù)采集器2和外部擴(kuò)展內(nèi)存4連接；所述數(shù)據(jù)采集器2通過通信模塊與外部擴(kuò)展內(nèi)存4連接。

具體的在本實(shí)施例中，所述通訊模塊符合AXI總線標(biāo)準(zhǔn)；所述控制器為XILINX的Zynq-7000雙核ARM處理器；所述數(shù)據(jù)采集器為FPGA可編程處理器；所述外部擴(kuò)展內(nèi)存為DDR3SDRAM；通過符合AXI總線標(biāo)準(zhǔn)的內(nèi)部通信模塊，使得FPGA采集到的信息可以通過DDR3內(nèi)存空間和ARM共享。

請(qǐng)同時(shí)參閱圖2，其為本發(fā)明的控制器和數(shù)據(jù)采集器的內(nèi)部架構(gòu)示意圖。

在本實(shí)施例中，所述數(shù)據(jù)采集器采用的是FPGA可編程處理器2，該FPGA內(nèi)具體包括第一驅(qū)動(dòng)與信號(hào)采集模塊21、第二驅(qū)動(dòng)與信號(hào)采集模塊22、圖像數(shù)據(jù)預(yù)處理模塊23、第一寫入模塊24(即Write_DDR3模塊)、第二寫入模塊25(即Write_DDR3模塊)、機(jī)械驅(qū)動(dòng)模塊26和存儲(chǔ)器Block Memory27。

所述第一驅(qū)動(dòng)與信號(hào)采集模塊21，用于輸出驅(qū)動(dòng)信號(hào)至所述磁強(qiáng)度傳感器7、厚度傳感器8連接和第一模擬數(shù)字轉(zhuǎn)換器6；所述第二驅(qū)動(dòng)與信號(hào)采集模塊22，用于輸出驅(qū)動(dòng)信號(hào)至CIS圖像傳感器5和第二模擬數(shù)字轉(zhuǎn)換器9。

所述CIS圖像傳感器5用于采集鈔票的圖像信息，通過所述第二模擬數(shù)字轉(zhuǎn)換器9轉(zhuǎn)化為數(shù)字信號(hào)，并發(fā)送至所述第二驅(qū)動(dòng)與信號(hào)采集模塊22，再發(fā)送至所述圖像數(shù)據(jù)預(yù)處理模塊23進(jìn)行排序和格式處理，再通過所述第二寫入模塊26將該信息寫入所述外部擴(kuò)展內(nèi)存DDR3中。

作為優(yōu)選方式，所述圖像傳感器CIS為兩個(gè)，分別獲取鈔票的頂層和底層信息，所獲取的圖像信息包括：頂層和底層圖像的紅、綠、藍(lán)、紅外和紫外信息。更進(jìn)一步的，所述圖像采集和傳感器采集模塊分別裝配于待檢測(cè)鈔票所在平面的上下兩側(cè)，并且彼此分離互不干擾。進(jìn)而可以在待檢測(cè)鈔票通過檢測(cè)區(qū)域時(shí)同時(shí)對(duì)鈔票兩面進(jìn)行圖像采集，并且進(jìn)一步減小裝置的體積。

所述磁強(qiáng)度傳感器7和厚度傳感器8用于采集鈔票的磁強(qiáng)度信息和厚度信息，通過所述第一模擬數(shù)字轉(zhuǎn)換器6轉(zhuǎn)化為數(shù)字信號(hào)，并發(fā)送至所述第一驅(qū)動(dòng)和信號(hào)采集模塊21，再通過所述第一寫入模塊24將該信息寫入所述外部擴(kuò)展內(nèi)存DDR3中。

所述控制器1包括核心控制模塊CPU0和數(shù)據(jù)運(yùn)算模塊CPU1。所述核心控制模塊CPU0用于控制所述數(shù)據(jù)采集器2、圖像傳感器CIS4、磁強(qiáng)度傳感器7、厚度傳感器8、第一模擬數(shù)字轉(zhuǎn)換器6和第二模擬數(shù)字轉(zhuǎn)換器9的工作。所述數(shù)據(jù)運(yùn)算模塊CPU1，用于讀取外部擴(kuò)展內(nèi)存DDR3中的鈔票信息，并進(jìn)行運(yùn)算處理，將處理結(jié)果反饋至核心控制模塊CPU0，由核心控制模塊CPU0發(fā)送驅(qū)動(dòng)信息至所述機(jī)械驅(qū)動(dòng)模塊26中，以完成鈔票清分工作。

進(jìn)一步，在本實(shí)施例中，所述第一寫入模塊24和第二寫入模塊25在將數(shù)字信息寫入所述外部擴(kuò)展內(nèi)存時(shí)，其采用循環(huán)存儲(chǔ)的方式，分別將某張鈔票的數(shù)據(jù)信息，依次存儲(chǔ)到某個(gè)內(nèi)存區(qū)域的不同地址處，鈔票圖像數(shù)據(jù)循環(huán)地存儲(chǔ)到一組特定的內(nèi)存區(qū)域；所述數(shù)據(jù)運(yùn)算模塊CPU1從該組地址中依次讀取數(shù)據(jù)，進(jìn)行鈔票清分運(yùn)算，將運(yùn)算結(jié)果發(fā)送到緩沖區(qū)并通知核心控制模塊CPU0。所述核心控制模塊CPU0根據(jù)運(yùn)算結(jié)果和外部擴(kuò)展內(nèi)存DDR3中待處理的鈔票圖像數(shù)據(jù)量進(jìn)行采集和處理工作的調(diào)整。

進(jìn)一步，所述核心控制器1分別與FLASH存儲(chǔ)模塊10、USB和UART接口連接。所述FLASH，用于存儲(chǔ)系統(tǒng)鏡像文件和更新系統(tǒng)鏡像所用的更新程序；當(dāng)需要更新系統(tǒng)時(shí)，控制器跳轉(zhuǎn)到系統(tǒng)更新程序的地址，啟動(dòng)系統(tǒng)更新程序，通過所述UART和USB接口接收命令和新的系統(tǒng)鏡像數(shù)據(jù)，并使用新的系統(tǒng)鏡像覆蓋原始系統(tǒng)鏡像。本發(fā)明可以在清分工作開始前，通過將標(biāo)準(zhǔn)鈔票放入本系統(tǒng)的方式，采集標(biāo)準(zhǔn)的特征參數(shù)。并且實(shí)際工作時(shí)，可以根據(jù)實(shí)際鈔票清分工作完成的情況，通過外部控制接口連接電腦來修改各項(xiàng)參數(shù)，使得圖像采集和處理系統(tǒng)不受鈔票面額、幣種、新舊和污損程度限制，鈔票清分效果更加理想。

所述UART接口用于發(fā)送指令，所述USB接口用于圖像數(shù)字信息的發(fā)送。控制器檢測(cè)到UART中斷后，進(jìn)入U(xiǎn)ART中斷子程序處理UART接收到的信息，通過解析信息得到具體的指令，然后執(zhí)行該指令。UART傳輸?shù)臄?shù)據(jù)，指令幀開始和指令幀結(jié)束是一個(gè)字節(jié)的特殊8位數(shù)據(jù)，這兩個(gè)字節(jié)用來判斷指令傳輸?shù)拈_始和結(jié)束。指令幀開始字節(jié)之后的4個(gè)字節(jié)是指令幀長(zhǎng)度，表示整個(gè)指令幀的總長(zhǎng)度。再之后的一個(gè)字節(jié)為指令幀類型，該字節(jié)有兩個(gè)值可選，分別表示數(shù)據(jù)由PC發(fā)送到控制器和控制器發(fā)送到PC。指令幀數(shù)據(jù)的長(zhǎng)度未定，其第一個(gè)字節(jié)表示的是具體指令，其后若干字節(jié)是執(zhí)行指令需要的數(shù)據(jù)。指令幀校驗(yàn)是對(duì)指令幀數(shù)據(jù)進(jìn)行校驗(yàn)運(yùn)算得到的兩個(gè)字節(jié)的校驗(yàn)碼。

進(jìn)一步，當(dāng)所述數(shù)據(jù)運(yùn)算模塊完成鈔票圖像的運(yùn)算處理后，還可以將該鈔票圖像通過USB接口傳輸至外界PC中進(jìn)行保存。

進(jìn)一步，所述Block Memory存儲(chǔ)器用于存儲(chǔ)各個(gè)模塊的運(yùn)行狀態(tài)、錯(cuò)誤狀態(tài)、圖像數(shù)據(jù)量的信息，并實(shí)時(shí)將該信息進(jìn)行更新；所述核心控制模塊和數(shù)據(jù)運(yùn)算模塊根據(jù)該信息調(diào)控系統(tǒng)完成進(jìn)行圖像采集和處理工作。

請(qǐng)參閱圖3a和3b，其分別為本發(fā)明的核心控制模塊CPU0的主程序運(yùn)行流程圖和中斷子程序的運(yùn)行流程圖。

本實(shí)施例中，所述核心控制模塊CPU0在啟動(dòng)后運(yùn)行的流程包括以下步驟：

S11：CPU0程序啟動(dòng)。

S12：初始化UART、USB和Flash等外設(shè)。

具體的，CPU1依次初始化UART、USB和FLASH，然后配置UART和USB的中斷子程序，UART和USB為系統(tǒng)與PC的通信接口，系統(tǒng)通過該接口完成指令接收和圖像上傳；FLASH存儲(chǔ)系統(tǒng)的鏡像和配置信息，系統(tǒng)正常工作時(shí)允許PC通過特殊指令修改FLASH中的配置信息和系統(tǒng)鏡像，完成系統(tǒng)軟硬件模塊的更新和系統(tǒng)升級(jí)。

S13：設(shè)定CPU1軟件中斷子程序。

CPU0完成硬件初始化后，配置FPGA的軟件中斷和CPU1的軟件中斷，當(dāng)FPGA中發(fā)送狀態(tài)錯(cuò)誤等情況時(shí)，F(xiàn)PGA通過PL-PS interrupt上報(bào)CPU0。

S14：?jiǎn)?dòng)CPU1。

當(dāng)CPU0完成各項(xiàng)初始化后，啟動(dòng)CPU1，然后進(jìn)入循環(huán)狀態(tài)，等待中斷發(fā)生并處理中斷。CPU1每處理完一張鈔票的圖像信息后將處理結(jié)果存入緩沖區(qū)，通過CPU1-CPU0軟件中斷通知CPU0讀取圖像處理結(jié)果和把該圖像信息通過USB發(fā)送到PC存檔。

S15：?jiǎn)?dòng)CPU0Watchdog

S16：更新CPU0Watchdog寄存器值。

S17：結(jié)束CPU0程序。

進(jìn)一步，請(qǐng)同時(shí)參閱圖4，其為本發(fā)明的CPU1程序運(yùn)行的流程圖。

在本實(shí)施例中，所述CPU1在運(yùn)行時(shí)包括以下步驟：

S21；CPU1啟動(dòng)；

S22：初始化CPU1Watchdog

S23：判斷DDR3中是否有圖像需要處理。若有，則調(diào)用算法處理圖像，并將運(yùn)算結(jié)果發(fā)送給CPU0，并更新CPU1Watchdog寄存器值。若無，則直接更新更新CPU1Watchdog寄存器值。

S24：結(jié)束CPU1程序。

請(qǐng)參閱圖5，其為本發(fā)明的更新系統(tǒng)鏡像文件的原理圖。以下具體介紹本發(fā)明中更新系統(tǒng)鏡像文件的基本原理。

本系統(tǒng)通過在FLASH中某個(gè)地址處的Image_Update程序，提供系統(tǒng)升級(jí)功能。正常啟動(dòng)系統(tǒng)時(shí)，啟動(dòng)程序Bootloader最先運(yùn)行。通過在啟動(dòng)程序Bootloader中修改程序指針的值，使得啟動(dòng)程序跳過Image_Update程序，而去啟動(dòng)系統(tǒng)鏡像。當(dāng)需要更新系統(tǒng)時(shí)，Bootloader檢測(cè)更新系統(tǒng)按鍵的狀態(tài)，判斷是否需要跳轉(zhuǎn)到Image_Update程序處，摁下更新系統(tǒng)按鍵，則啟動(dòng)Image_Update程序更新系統(tǒng)。本系統(tǒng)還可以通過將Image_Update程序的地址保存到重啟時(shí)不丟失內(nèi)容的寄存器中，重啟系統(tǒng)時(shí)Bootloader讀取該地址并跳轉(zhuǎn)到該地址的方式啟動(dòng)系統(tǒng)更新程序。系統(tǒng)更新程序啟動(dòng)會(huì)，系統(tǒng)通過UART接口接收PC發(fā)送的指令，通過USB接口接收PC發(fā)送過來的新系統(tǒng)鏡像，校驗(yàn)無誤后覆蓋原來的系統(tǒng)鏡像文件，完成系統(tǒng)升級(jí)。CPU0在啟動(dòng)后依次初始化UART、USB的中斷子程序，其中UART和USB為系統(tǒng)與PC的通信接口，系統(tǒng)通過該接口完成指令接收和圖像上傳。本系統(tǒng)中FLASH存儲(chǔ)系統(tǒng)的鏡像和配置信息，系統(tǒng)正常工作時(shí)允許PC通過指令修改FLASH中的配置信息和系統(tǒng)鏡像，完成系統(tǒng)軟硬件模塊的更新和系統(tǒng)升級(jí)。CPU0完成硬件初始化后，配置PL-PS軟件中斷和CPU1-CPU0的軟件中斷。CPU0完成各項(xiàng)初始化后，啟動(dòng)CPU1，然后進(jìn)入循環(huán)狀態(tài)，等待中斷發(fā)送并處理中斷。當(dāng)FPGA中發(fā)生狀態(tài)錯(cuò)誤時(shí)，F(xiàn)PGA通過觸發(fā)PL-PS中斷信號(hào)上報(bào)CPU0；CPU1每處理完一張鈔票的圖像信息，將處理結(jié)果寫入緩沖區(qū)，然后觸發(fā)CPU1-CPU0中斷信號(hào)通知CPU0，CPU0讀取緩沖區(qū)中圖像處理結(jié)果，并將該圖像信息通過USB發(fā)送到PC存檔。

綜上所述，本發(fā)明基于ARM+FPGA架構(gòu)的鈔票圖像采集和處理系統(tǒng)可以在鈔票清分工作開始前，通過將標(biāo)準(zhǔn)鈔票置入系統(tǒng)的方式，采集標(biāo)準(zhǔn)的特征參數(shù)。并且實(shí)際工作時(shí)，可以根據(jù)工作完成情況，通過外部控制接口(UART、USB)連接電腦來修改各種參數(shù)，使得鈔票圖像采集和處理工作不受鈔票面額、幣種、新舊和污損程度限制，工作效果更加理想。本發(fā)明不但能夠鑒別鈔票真?zhèn)?，而且能夠根?jù)實(shí)際情況分揀殘損鈔票，具有鑒別結(jié)果準(zhǔn)確，清分速度快的優(yōu)點(diǎn)。

上述實(shí)施例為本發(fā)明較佳的實(shí)施方式，但本發(fā)明的實(shí)施方式并不受上述實(shí)施例的限制，其他的任何未背離本發(fā)明的精神實(shí)質(zhì)與原理下所作的改變、修飾、替代、組合、簡(jiǎn)化，均應(yīng)為等效的置換方式，都包含在本發(fā)明的保護(hù)范圍之內(nèi)。