專利名稱：利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，為一種通過對存儲器的輸出、入接腳進行至少75％數(shù)據(jù)變化率的運作，借以確實檢測出弱化存儲器的測試方法。
請參考圖8所示，是為一CMOS結(jié)構(gòu)的反相器，主要由一級反相器(11)及一級緩沖器(13)所構(gòu)成，該CMOS反相器的供給電源VDD、VSS以及輸出、入電壓關(guān)系如圖9所示，由圖中可知無論供給電源VDD或VSS其中一者有噪聲信號產(chǎn)生時，該CMOS反相器的輸出波形即受到干擾而有錯誤的輸出狀態(tài)產(chǎn)生，此種不正常的錯誤輸出，極易導(dǎo)致存儲器損壞或弱化。
針對存儲器弱化或不穩(wěn)定的問題，以現(xiàn)今存儲器測試方式而論，一般存儲器測試程序為通過對存儲器的指令接腳、位址接腳、輸出、輸入接腳進行復(fù)雜的狀態(tài)設(shè)定及復(fù)雜的數(shù)據(jù)存取，借以檢測出存儲器各元件的好壞。以下僅提出目前常見的幾種存儲器測試方法，

圖10所示是在單一存儲庫(bank)的例子中，依照時鐘脈沖的先后順序，依序送入啟動存儲庫(bank active)、輸入讀寫指令(write or read)以及預(yù)充電(pre-charge)等控制指令的步驟。
又請參考圖11及圖12所示，是顯示啟動多個存儲庫進行指令輸出、輸入動作，在圖10中是啟動兩個存儲庫(Bank#0，Bank#1)進行指令輸出、輸入，而在圖12則顯示啟動及交錯存取四個存儲庫的方法，雖然啟動較多的存儲庫進行測試，相較于圖9所示的測試方式可獲得較高的準(zhǔn)確率，但依據(jù)此種方式可測出弱化存儲器的比率仍然偏低。
本發(fā)明的另一目的在于提供一種利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，此檢測方法除可應(yīng)用于一般DRAM之外，也可通用于DDR-DRAM、RDRAM、SRAM及FLASH等，以提供一較寬廣的應(yīng)用領(lǐng)域。
為達成前述目的，本發(fā)明的利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，其主要是針對存儲器的輸出、輸入(I/O)接腳進行連續(xù)性的輸出、入動作，且輸出、入的數(shù)據(jù)變化率須高達75％以上以確實檢測出弱化存儲器。
為進一步了解本發(fā)明的方法、特征及其他目的，配合附圖詳細說明如后。
圖8是一CMOS結(jié)構(gòu)電路圖；圖9是圖8所示CMOS的輸出、輸入波形圖；圖10是一常用的存儲器測試方法時序圖；圖11是另一常用的存儲器測試方法時序圖；圖12是又一常用的存儲器測試方法時序圖。
有關(guān)本發(fā)明的具體實施方式
，請參考圖1，其為本發(fā)明的一實施例的時序動作圖，是僅啟動單一存儲庫(bank#0)的狀態(tài)下，對存儲器的輸出、輸入接腳(I/O#0-#3)進行連續(xù)不斷地輸出、入動作，在本實施例中僅以四支輸出、輸入接腳作為說明，其中接腳I/O#0-#2的輸出、輸入數(shù)據(jù)都相同，即各接腳是跟隨時鐘脈沖變動而連續(xù)地呈現(xiàn)高、低不同電壓的數(shù)據(jù)變化，在圖面上所示的“0”、“1”即為二進制的表式方法，分別代表低電位與高電位。而接腳I/O#3則是無任何數(shù)據(jù)變化，即固定維持在“0”。由上述說明中可知，本實施例是具有四支輸出、輸入接腳，但僅需針對其中三支接腳進行連續(xù)不斷地數(shù)據(jù)輸出、輸入測試，其整體數(shù)據(jù)變化率高達75％，故符合本發(fā)明存儲器測試方法的基本概念，從而確實可提高篩選出弱化存儲器的比率。
請參考圖2所示，為本發(fā)明的另一實施例，本實施例大致與圖1所示雷同，兩者相異之處在于輸出、輸入接腳上的數(shù)據(jù)狀態(tài)，本實施例雖然仍是僅對接腳I/O#0-#2進行數(shù)據(jù)輸出、輸入，而接腳I/O#3仍是維持不變，然而接腳I/O#1的數(shù)據(jù)型態(tài)恰與接腳I/O#0、I/O#2的數(shù)據(jù)型態(tài)互補，即當(dāng)I/O#1的數(shù)據(jù)狀態(tài)為“1”時，I/O#0、I/O#2的數(shù)據(jù)狀態(tài)即為“0”。然而就整體上來看，此實施例仍具有四分之三的輸出、輸入接腳持續(xù)不斷地進行數(shù)據(jù)變化，故仍舊保有75％的數(shù)據(jù)變化率。
又請參閱圖3所示，為本實用新型的又一實施例，在此實施例中輸出、輸入接腳I/O#0-#3都具有數(shù)據(jù)輸入的動作，整體的輸出、輸入數(shù)據(jù)雖無一定順序，然而就任一區(qū)段來看，數(shù)據(jù)的變化率仍至少保有75％的變化率。舉例而言，在區(qū)段“a”中，接腳I/O#0-#3的數(shù)據(jù)狀態(tài)首先是由“0100”轉(zhuǎn)換為“1010”，并再次由“1010”轉(zhuǎn)換為“0001”。在首次轉(zhuǎn)換時，第1至第3接腳I/O#-#2改變了數(shù)據(jù)狀態(tài)，而第4接腳I/O#3維持不變；而在第二次轉(zhuǎn)換時，接腳I/O#0、I/O#2-#3產(chǎn)生數(shù)據(jù)狀態(tài)改變，而I/O#1則是保持不變，所以，任何時候，仍具有四分之三的輸出、輸入接腳進行數(shù)據(jù)的變換，使得數(shù)據(jù)變化率仍然具有75％的變動比率。同理，于區(qū)段“b”及“c”中仍是可看出數(shù)據(jù)變化率至少在75％。
本發(fā)明可配合同時啟動多個存儲庫進行數(shù)據(jù)檢測的動作，請參閱圖4所示本發(fā)明的再一實施例，同時啟動兩個存儲庫(Bank#0、Bank#1)進行數(shù)據(jù)的輸出、輸入檢測動作。也可如圖5所示，將各個存儲庫(Bank #0-Bank #3)都啟動而進行輸出、輸入檢測動作。
請參考圖6-1、圖6-2所示，為本發(fā)明應(yīng)用于RDRAM的時序圖，其分別顯示進行寫入及讀出的動作，不同處僅在于是以“封包”(PACKET)為單位進行數(shù)據(jù)的輸出、輸入作業(yè)，讓至少75％的數(shù)據(jù)封包(DATA PACKET)進行數(shù)據(jù)變換。
請參閱圖7所示，是依據(jù)本發(fā)明利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法其測試結(jié)果曲線圖，圖面的x軸方向是代表輸出、輸入的數(shù)據(jù)變化率，而y軸方向則代表弱化存儲器的檢出比率，由曲線圖上可知數(shù)據(jù)變化率與檢出比率幾乎在75％為一臨界點，一旦數(shù)據(jù)變化率高于75％時，弱化存儲器的檢出比率即大幅上升，而確實達到檢測目的。
綜上所述，本發(fā)明較佳實施例的具體說明非用于限制本發(fā)明的申請專利范圍。
權(quán)利要求
1.一種利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，其特征在于，它包括一為使存儲器呈連續(xù)存取數(shù)據(jù)的步驟，其中該連續(xù)性的數(shù)據(jù)至少具有75％的變化率。
2.如權(quán)利要求1所述的利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，其特征在于所述的連續(xù)性的數(shù)據(jù)呈高、低不同電位的變化。
3.如權(quán)利要求1所述的利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，其特征在于所述的連續(xù)存取為針對存儲器的輸入接腳。
4.如權(quán)利要求1所述的利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，其特征在于所述的連續(xù)存取為針對存儲器的輸出接腳。
5.如權(quán)利要求1所述的利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，其特征在于所述的連續(xù)存取為針對存儲器的輸出及輸入接腳。
6.如權(quán)利要求2、3、4或5所述的利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，其特征在于所述的至少占該存儲器總接腳75％數(shù)目，而構(gòu)成具有至少75％的數(shù)據(jù)變化率。
7.如權(quán)利要求2、3、4或5所述的利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，其特征在于所述的至少對該存儲器總數(shù)的75％進行存取，而構(gòu)成具有至少75％的數(shù)據(jù)變化率。
8.如權(quán)利要求2、3、4或5所述的利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，其特征在于所述的至少對該存儲器分頁(bank)總數(shù)量的75％進行存取，而構(gòu)成具有至少75％的數(shù)據(jù)變化率。
9.如權(quán)利要求1所述的利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，其特征在于所述的存儲器可為SDRAM、DDR-DRAM、RDRAM、SRAM、FLASH。
全文摘要
本發(fā)明涉及一種利用連續(xù)數(shù)據(jù)變化檢測存儲器的方法，尤指一種對存儲器的輸出、輸入接腳進行連續(xù)不斷的數(shù)據(jù)輸出、輸入動作，用于檢測存儲器是否弱化或損壞，其中該用于檢測存儲器的輸出、輸入數(shù)據(jù)，至少具備有75％的數(shù)據(jù)變化率，從而可確實篩檢出已呈現(xiàn)弱化的存儲器。
文檔編號G11C29/00GK1450565SQ0210619
公開日2003年10月22日 申請日期2002年4月8日 優(yōu)先權(quán)日2002年4月8日
發(fā)明者李成材 申請人:華邦電子股份有限公司